KR100246184B1 - Flash memory managing method using reed-solomon error correction code - Google Patents

Flash memory managing method using reed-solomon error correction code Download PDF

Info

Publication number
KR100246184B1
KR100246184B1 KR19970030578A KR19970030578A KR100246184B1 KR 100246184 B1 KR100246184 B1 KR 100246184B1 KR 19970030578 A KR19970030578 A KR 19970030578A KR 19970030578 A KR19970030578 A KR 19970030578A KR 100246184 B1 KR100246184 B1 KR 100246184B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
solomon
memory
code
managing
correction
Prior art date
Application number
KR19970030578A
Other languages
Korean (ko)
Other versions
KR19990008565A (en )
Inventor
류재걸
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

본 발명은 호스트 시스템과 리드-솔로몬 에러 정정 코드부 및 프레쉬 메모리 드라이브로 구성되어 있는 프레쉬 메모리 시스템에 관한 것으로 특히, 상기 리드-솔로몬 에러 정정 코드부에서 수행하는 워아우트 레벨 알고리즘을 호스트 시스템에 구비시키고, 상기 호스트 시스템에서 프레쉬 메모리 드라이브를 구동하는 경우 메모리 셀 내구력에 의존하는 워아우트 레벨 카운터를 삭제동작 발생시 소정치 증가시키는 제1과정과, 상기 제1과정을 통하여 증가한 카운팅 값이 기설정된 최대값의 범위를 벗어낫는가를 판단하는 제2과정, 및 상기 제2과정에서 카운팅 값이 기설정된 최대값의 범위를 벗어나지 않았다고 판단되면 상기 리드-솔로몬 에러 정정 코드부의 동작없이 호스트 시스템에서 프레쉬 메모리 드라이브를 구동하는 제3과정을 포함하는 것을 특 The present invention is a host system and a lead-relates to-Solomon error correction code portion and Fresh Fresh memory system that is composed of the memory drive in particular, the lead-in and having a war outro level algorithm performed by the Solomon error correction code portion to the host computer , of the first process, and the maximum count value is pre-set up via the first process of in the host system Fresh case of driving the memory drive increased memory delete Wars outro level counter which depends on cell endurance behavior in case the predetermined value If determined that leaving the second process, and the range of the maximum value of count value at the second step, predetermined for determining natneunga out of range of the lead-to drive the fresh memory drive on the host computer without motion Solomon error correction code portion the Patent in that it comprises a third step 으로 하는 리드-솔로몬(Reed-Solomon) 에러 정정 코드를 이용한 프레쉬 메모리 시스템의 운영 방법에 관한 것이다. The lid of - relates to a fresh operating method of the memory system using Solomon (Reed-Solomon) error correction code.

Description

리드-솔로몬 에러 정정 코드를 이용한 프레쉬 메모리 시스템의 운영 방법 Reed-way operation of the fresh memory system using Solomon error correction code

본 발명은 프레쉬 메모리 시스템에 관한 것으로 특히, 리드-솔로몬(Reed-Solomon)에서 정정 코드를 워(Wear) 레벨 카운트를 이용해서 안정적이고 신뢰성 있는 데이터를 얻으면서도 효율적으로 사용할 수 있도록 하기 위한 리드-솔로몬(Reed-Solomon) 에러 정정 코드를 이용한 프레쉬 메모리 시스템에 관한 것이다. The present invention relates to a fresh memory system in particular, Reed-Solomon (Reed-Solomon) lead to make efficient use of yet to obtain the data that is stable and reliable use of Words (Wear) level counts the correct code-Solomon (Reed-Solomon) relates to a fresh memory system using error correction codes.

일반적으로, 프레쉬 메모리 시스템을 운영하는 방식은 크게 두가지로 구분되는데, 하나는 리드-솔로몬(Reed-Solomon) 에러 정정 코드를 이용하여 프레쉬 메모리 시스템에서 읽기 운영시 생기는 에러를 정정하는 방법이며, 다른 하나는 메모리 셀 신뢰성에 관한 기술로서 프레쉬 메모리안의 모든 섹터를 균등하게 사용하는 방법이다. In general, fresh way to operate the memory system are classified largely into two, one of the lead-A method of using Solomon (Reed-Solomon) error correction code to correct the error produced when the read operation from the fresh memory system, and the other is a method that as a technique related to the memory cell reliability using an equal all the sectors in the fresh memory.

이 기술을 워 레벨 혹은 워 경영이라고 부른다. Whoa level of technology or business is called a war.

일반적인 프레쉬 메모리 시스템(100)은 첨부한 제1도에 도시되어 있는 바와같이, 호스트 시스템(101), 리드-솔로몬 에러 정정 코드(이하 RS-ECC로 칭함; 102) 및 프레쉬 메모리 드라이브(103)로 구성되어 있다. A and fresh memory drive 103; Solomon error correction codes (102 or less RS-ECC to quot;) - a typical fresh memory system 100 includes a host system 101, a lead as shown in the FIG. 1 attached Consists of.

상기 RS-ECC(102)는 첨부한 제2(a)도와 제2(b)도에 도시되어 있는 바와같이, RS-ECC 엔코더(200)과 RS-ECC 디코더(300)으로 구성되어 있다. The RS-ECC (102) is composed of the appended claim 2 (a) help claim 2 (b), RS-ECC encoder 200 and the RS-ECC decoder 300 as shown in FIG.

상기 RS-ECC 엔코더(200)는 균등 체크 디지트(파리티 chech digit)를 발생시키는 부분으로서, 첨부한 제3도에 도시되어 있는 바와같이, 갈리스 필드 가산기(Galis Field Adder; 202)와, 갈리스 필드 승산기(Galois Field Multiplier; 203) 및 균등 체크 디지트를 저장할 수 있는 레지스터(201)들로 구성되어 있다. As part of the RS-ECC encoder 200 generates the equivalent check digit (Paris tea chech digit), Gal-less field adders as shown in the accompanying FIG. 3 (Galis Field Adder; 202) with, going It is composed of; (Galois field multiplier 203) and a register 201 for storing the field-less evenly check digit multiplier.

또한, 상기 RS-ECC 디코더(300)는 첨부한 제4도에 도시되어 있는 바와같이 하드웨어(H/W)와 소프트웨어(S/W)로 구성되어 있으며, H/W는 신드룸(Syndrome) 발생기(301)를 포함하고 있다. In addition, the RS-ECC decoder 300 as shown in FIG. 4 attached consists of a hardware (H / W) and software (S / W), H / W is Syndrome (Syndrome) generator ( It contains a 301). 또한, S/W는 에러 정정 프로그램(302)과 갈리스 필드 연산 프로그램(303)으로 구성되어 있다. In addition, S / W is composed of an error correction program 302 and go to the field-less operation program 303. 이때, 각 섹터의 시어아우트(Searout) 레벨은 워아우트(wearout) 레벨 카운트를 이용한 알고리즘으로 구성되어 있다. At this time, the shear outro (Searout) level of each sector is composed of the algorithm using a war outro (wearout) level count.

그러므로, RS-ECC(102)의 하드웨어는 파리티 발생과 신드룸발생을 할 수 있으며, 파리티 발생은 RS-ECC 엔코더(200)에서 수행되며 신드룸 발생은 RS-ECC 디코더(300)에서 수행된다. Therefore, the hardware of the RS-ECC (102) may be a fly T occurs and Syndrome occurs, Paris tea generation is performed in RS-ECC encoder 200, Syndrome generation is performed in RS-ECC decoder 300.

따라서, 한 섹터내에서 라이트 오퍼레이션이 수행될 때 프레쉬 메모리는 삭제 오퍼레이션을 먼저 수행한다. Thus, a fresh memory is performed to remove the first operation when the write operation performed in the one sector. 이때, 워 레벨 카운트를 이용하여 각 섹터를 균등하게 사용하도록 워 레벨 알고리즘이 사용된다. At this time, the Words Level algorithm to use the Words Level count using an equal each sector are used. 상기 삭제 오퍼레이션 동작시 첨부한 제5도에 도시되어 있는 바와같이 구성되는 워아우트(wearout) 레벨 레지스터중 워 레벨 카운트가 적혀 있는 부분(104)을 먼저 읽어 가장 낮은 숫자에 대응하는 섹터에 데이터를 쓰게 하면 프레쉬 메모리 안의 모든 섹터를 균등하게 사용할 수 있게 된다. Write data to a sector corresponding to the read Wars outro (wearout) level register section 104, which stated the war level count of the configured first lowest number as shown in FIG. 5 the attachment when the remove operation action If it is possible to evenly use all the sectors in fresh memory.

이 방법은 특정 섹터를 계속해서 억세스하여 라이트 함으로써 발생하는 메모리 셀 워아우트를 최소화 할 수 있는 방법이다. This is a method that minimizes the memory cell Wars outro caused by light to continue to access a particular sector.

이렇게 호스트에서 발생하는 논리적인 어드레스를 물리적인 어드레스로 바꾼 다음 인포메이션 데이터를 파리티 발생기(200)으로 주어 파리티를 발생시켜 프레쉬 메모리(103)에 쓴다. So given the following information data replacing the logical address generated by the host to a physical address in Paris tea generator 200 generates a fresh tea Paris writes to memory 103. 따라서, 첨부한 제1도에서 알 수 있듯이 인포메이션 데이터는 프레쉬 메모리(103)에 직접 쓰여진다. Thus, as can be seen from the accompanying Fig. 1 Information data is written directly to a fresh memory 103.

반면에, 리드 오퍼레이션에서는 역으로 바뀌어진 물리적인 어드레스를 워 레벨 알고리즘을 이용하여 찾은 다음 프레쉬 메모리(103)로 부터 인포메이션 데이터 호스트(101)로 인포메이션 데이터와 파리티는 신드룸 발생기(301)으로 넣어 신드룸 연산을 한다. On the other hand, the read operation in the found to war level using the algorithm the physical address the changed inversely from the following fresh memory 103 to the information data, the host 101, information data and Paris tea Syndrome put into Syndrome generator 301 and the operation.

신드룸 연산 후 그 결과가 “0”이면 호스트(101)로 들어간 인포메이션 데이터를 그대로 읽어내고 “0”이 아니면 S/W를 이용하여 정정된 데이터를 호스트(101)로 보내어 리드 오퍼레이션을 수행하게 한다. After Syndrome operation makes the result is "0" out as it reads the information data entered by the host 101 is not "0" by sending the data correction by using the S / W to the host 101 performs the read operation.

그러나, 상술한 바와 같은 종래의 방식에서는 라이트와 리드 오퍼레이션시 모든 데이터 경로가 RS-ECC(102)를 거치게 되므로 라이트 동작과 리드 동작에 따른 퍼포먼스(Performance)를 떨어뜨리는 요인이 된다. However, this is in the conventional manner, so that all data paths during write and read operations go through a RS-ECC (102) to drop the performance (Performance) of the write operation and the read operation factors as described above. 왜냐하면, 첨부한 제5도의 워아우트 레벨 레지스터는 프레쉬 메모리(103)의 여분의 영역을 이용하기 때문이다. Because, Wars accompanying claim 5 degrees outro level register is that using the spare area of ​​the fresh memory 103.

더욱이, 코러스 프로젝트(Chorus Project)와 관련한 스피드 검사에서는 (N,K,T)에 의한 스펙에서 하나의 블럭(N)을 리드할 때 에러가 없을 경우 1.5μs, 에러가 있을 경우 5.5μs가 소요된다는 문제점이 발생되었다. Further, in the speed check with respect to the chorus project (Project Chorus) If there is no error when the read one block (N) in the specifications of the (N, K, T) 1.5μs, 5.5μs, if there is an error that takes this problem has occurred.

상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 리드-솔로몬(Reed-Solomon) 에러 정정 코드를 워(Wear) 레벨 카운트를 이용해서 안정적이고 신뢰성 있는 데이터를 얻으면서도 효율적으로 사용할 수 있도록 하기 위한 리드-솔로몬(Reed-Rolomon) 에러 정정 코드를 이용한 프레쉬 메모리 시스템을 제공하는 데 있다. An object of the present invention for solving the above problems is a lead-lead for allowing efficient use while Solomon (Reed-Solomon) to get the data in an error correction code for Words (Wear) by using a level count stable and reliable -Solomon (Reed-Rolomon) to provide a fresh memory system using error correction codes.

제1도는 일반적인 프레쉬 메모리 시스템의 간략 구성 예시도. The simplified configuration example of a typical fresh memory system 1 to turn also.

제2(a)도와 제2(b)도는 RS-ECC의 구성을 나타내기 위한 간략 구성 예시도. Claim 2 (a) is also configured to help briefly illustrated for showing the configuration of the RS-ECC turn 2 (b).

제3도는 제2(a)도에 도시되어 있는 RS-ECC 엔코더의 간략 구성 예시도. The third turning of claim 2 (a) illustrates a simplified configuration of the RS-ECC encoder shown in FIG.

제4도는 제2(b)도에 도시되어 있는 RS-ECC 디코더의 간략 구성 예시도. The fourth turning claim 2 (b) a simplified configuration example of FIG. RS-ECC decoder shown in.

제5도는 워아우트(wearout) 레벨 레지스터의 포맷 예시도. The fifth example of the format is also turning Wars outro (wearout) level register.

제6도는 본 발명에 따른 리드-솔로몬(Reed-solomon) 에러 정정 코드를 이용한 운영 방법을 적용한 프레쉬 메모리 시스템의 간략 구성 예시도. Sixth turn lead according to the present invention a simplified configuration example of the fresh memory system according to the operating method using Solomon (Reed-solomon) error correction code.

상기 목적을 달성하기 위한 본 발명의 특징은, 호스트 시스템과 리드-솔로몬 에러 정정 코드부 및 프레쉬 메모리 드라이브로 구성되어 있는 프레쉬 메모리 시스템에 있어서, 상기 리드-솔로몬 에러 정정 코드부에서 수행하는 워아우트 레벨 알고리즘을 호스트 시스템에 구비시키고, 상기 호스트 시스템에서 프레쉬 메모리 드라이브를 구동하는 경우 메모리 셀 내구력에 의존하는 워아우트 레벨 카운터를 삭제동작 발생시 소정치 증가시키는 제1과정과, 상기 제1과정을 통하여 증가한 카운팅 값이 기설정된 최대값의 범위를 벗어낫는가를 판단하는 제2과정, 및 상기 제2과정에서 카운팅 값이 기설정된 최대값의 범위를 벗어나지 않았다고 판단되면 상기 리드-솔로몬 에러 정정 코드부의 동작없이 호스트 시스템에서 프레쉬 메모리 드라이브를 구동하는 제3 Feature of the present invention for achieving the above object, the host system and the Reed-Solomon error correction encoding unit and fresh in fresh memory system that is composed of the memory drive, wherein the lead-ary outro level performed by the Solomon error correction code portion and provided with an algorithm in the host computer, up-counting by the first process and the first process of in the host system Fresh case of driving the memory drive increased memory delete Wars outro level counter which depends on cell endurance behavior in case the predetermined value a second step, and the second process when the count value is a group determined that departing from the scope of the maximum set of the lead in to determine natneunga out of the range of the maximum value is predetermined - without motion Solomon error correction code portion host system for driving the fresh memory drive in the third 과정을 포함하는 데 있다. It is to include the process.

상기 목적을 달성하기 위한 본 발명의 부가적인 특징은, 상기 제2과정에서 카운팅 값이 기설정된 최대값의 범위를 벗어났다고 판단되면 상기 리드-솔로몬 에러 정정 코드부의 중계동작에 따라 호스트 시스템에서 프레쉬 메모리 드라이브를 구동하는 제4과정을 더 포함하는 데 있다. Additional features of the present invention for achieving the above object, it is determined at the second step, this count value group is beyond the range of the maximum value set in the lead-in on the host system in accordance with the relay operation Solomon error correction code portion Fresh memory drive having a further comprising a fourth step of driving.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세히 설명하면 다음과 같다. Described in detail the preferred embodiments of the following, the present invention will be described with reference to the accompanying drawings as follows.

첨부한 제6도는 본 발명에 따른 리드-솔로몬(Reed-Solomon) 에러 정정 코드를 이용한 운영 방법을 적용한 프레쉬 메모리 시스템의 간략 구성 예시도로서, 호스트 시스템(101)과 프레쉬 메모리 드라이버(103)로 구성되어 있다. Consists Solomon (Reed-Solomon) a brief configuration example of the fresh memory system according to the operating method using the error correcting code is also the host system 101 and the fresh memory driver 103-lead according to a sixth turn attached the invention It is. 이때, 상기 호스트 시스템(101)은 첨부한 제1도에서의 RS-ECC(102)가 포함하고 있는 워 레벨 알고리즘을 포함하고 있다. At this time, and the host system 101 comprises a war level algorithm which includes a RS-ECC (102) of the first attachment FIG.

상기와 같이 구성되는 본 발명에 따른 프레쉬 메모리 시스템의 동작을 살펴보면, 라이트 오퍼레이션 동작시 워레벨 알고리즘은 호스트(101)에서 발생한 논리적인 어드레스를 물리적인 어드레스로 바꾸어 준다. Looking at the fresh operation of the memory system according to the present invention constituted as described above, during operation light operation Wars level algorithm, it turns the logical addresses generated by the host 101 to the physical address. 이때, 발생되는 데이터는 첨부한 제5도의 워아우트(wearout) 레벨 레지스터에 저장된다. At this time, the data generated is stored in a war claim 5 degrees accompanying outro (wearout) level register.

상기 제5도에 도시되어 있는 워아우트(wearout) 레벨 레지스터의 워아우트 레벨 카운터(104)는 삭제동작이 수행될 때마다 증가하도록 되어 있다. Words outro level counter 104 of War outro (wearout) level register shown in the FIG. 5 is to be increased each time a delete operation is performed. 메모리 셀의 내구력(Endurance)에 대한 신뢰할 만한 통계값을 가지고 있다면 워아우트 레벨 카운터(104)를 내구력에 대응하는 적절한 값으로 세팅할 수 있다. Can be set to an appropriate value corresponding to the you have a statistical value Wars outro level counter 104 is reliable in the durability of the durable (Endurance) of the memory cell.

이 값에 도달하기 전까지 종래 구성중 RS-ECC(102)의 동작을 홀드(Hold)시킨다면 프레쉬 메모리 시스템을 효율적으로 사용할 수 있다. Until this value is reached the hold (Hold) the operation of the RS-ECC (102) of the conventional structure sikindamyeon Fresh it can efficiently use the memory system. 따라서, 첨부한 제5도에 도시되어 있는 워아우트 레벨 레지스터에서 워아우트 레벨 카운터(104)의 카운터값이 세팅된 최대값(maximum) 보다 작으면 RS-ECC 동작이 홀딩되고 그 이상이 되면 정상적인 RS-ECC 동작을 시킨다. Thus, less than Words outro level counter 104 is the maximum value (maximum) of the counter value is set in the war outro level register which is shown in accompanying FIG. 5 is RS-ECC operation is held when the above normal RS thereby the -ECC operation.

또한, 일단 RS-ECC가 동작하기 시작하면 종래 기술의 동작과 동일하게 수행하게 된다. In addition, once the RS-ECC is started to operate it is conventionally performed in the same manner as in the operations described.

상기와 같이 동작하는 본 발명에 따른 리드-솔로몬(Reed-Solomon) 에러 정정 코드를 이용한 프레쉬 메모리 시스템의 운영 방법을 제공하면, 메모리 셀 내구력에 의존하는 워아우트 레벨 카운터를 이용하여 일정시간(예:10만 wearout count) 이후에 RS-ECC가 동작하게 함으로써 프레쉬 메모리의 효율을 증가시킬 수 있다. Lead according to the present invention which operates as described above - Providing a fresh operating method of the memory system using Solomon (Reed-Solomon) error correction code, Wars predetermined time using the outro level counter depending on the memory cell endurance (e.g. by the RS-ECC is operated after the wearout 100,000 count) Fresh can increase the efficiency of the memory. 또한, 리딩 오퍼레이션 동작시 H/W에 의한 신드룸 발생시간과 S/W에 의한 에러 정정시간이 RS-ECC가 동작하기 전에는 없으므로 프레쉬 메모리를 매우 효율적으로 쓸 수 있다는 효과가 있다. In addition, the Syndrome occurrence time and error correction time of the S / W by H / W during reading operation because the operation until the RS-ECC is operated there is an effect that can write a fresh memory very efficiently.

Claims (2)

  1. 호스트 시스템과 리드-솔로몬 에러 정정 코드부 및 프레쉬 메모리 드라이브로 구성되어 있는 프레쉬 메모리 시스템에 있어서, 상기 리드-솔로몬 에러 정정 코드부에서 수행하는 워아우트 레벨 알고리즘을 호스트 시스템에 구비시키고, 상기 호스트 시스템에서 프레쉬 메모리 드라이브를 구동하는 경우 메로리 셀 내구력에 의존하는 워아우트 레벨 카운터를 삭제동작 발생시 소정치 증가시키는 제1과정과; In the Solomon error correction code portion and Fresh Fresh memory system that is composed of the memory drive, wherein the lead-host system and lead to war outro level algorithm performed by the Solomon error correction code portion and provided to the host system, at the host system a first step of increasing merori delete Wars outro level counter which depends on cell endurance operation occurs when a predetermined value to drive the fresh memory and drive; 상기 제1과정을 통하여 증가한 카운팅 값이 기설정된 최대값의 범위를 벗어낫는가를 판단하는 제2과정; A second step of determining off natneunga the range of the maximum count value is increased through the first process, a predetermined; 및 상기 제2과정에서 카운팅 값이 기설정된 최대값의 범위를 벗어나지 않았다고 판단되면 상기 리드-솔로몬 에러 정정 코드부의 동작없이 호스트 시스템에서 프레쉬 메모리 드라이브를 구동하는 제3과정을 포함하는 것을 특징으로 하는 리드-솔로몬(Reed-Solomon) 에러 정정 코드를 이용한 프레쉬 메모리 시스템의 운영 방법. Lead comprising a third step for driving the fresh memory drive in Solomon error correction host system without a code portion operation-and when determined that departing from the scope of the maximum value of the count value at the second step, a predetermined said lead -Solomon (Reed-Solomon) method operating in the fresh memory system using error correction codes.
  2. 제1항에 있어서, 상기 제2과정에서 카운팅 값이 기설정된 최대값이 범위를 벗어났다고 판단되면 상기 리드-솔로몬 에러 정정 코드부의 중계동작에 따라 호스트 시스템에서 프레쉬 메모리 드라이브를 구동하는 제4과정을 더 포함하는 것을 특징으로 하는 리드-솔로몬(Reed-Solomon) 에러 정정 코드를 이용한 프레쉬 메모리 시스템의 운영 방법. The method of claim 1, wherein, when the maximum count value is pre-set at the second step is determined is beyond the scope of the lead-the fourth process of driving a fresh memory drive on the host computer according to the relaying operations Solomon error correction code portion Fresh method of operating a memory system using Solomon (Reed-Solomon) error correction code-lead, characterized in that it comprises.
KR19970030578A 1997-07-02 1997-07-02 Flash memory managing method using reed-solomon error correction code KR100246184B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR19970030578A KR100246184B1 (en) 1997-07-02 1997-07-02 Flash memory managing method using reed-solomon error correction code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR19970030578A KR100246184B1 (en) 1997-07-02 1997-07-02 Flash memory managing method using reed-solomon error correction code

Publications (2)

Publication Number Publication Date
KR19990008565A true KR19990008565A (en) 1999-02-05
KR100246184B1 true KR100246184B1 (en) 2000-03-15

Family

ID=19513151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR19970030578A KR100246184B1 (en) 1997-07-02 1997-07-02 Flash memory managing method using reed-solomon error correction code

Country Status (1)

Country Link
KR (1) KR100246184B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7844879B2 (en) 2006-01-20 2010-11-30 Marvell World Trade Ltd. Method and system for error correction in flash memory
US8055979B2 (en) 2006-01-20 2011-11-08 Marvell World Trade Ltd. Flash memory with coding and signal processing
US8583981B2 (en) 2006-12-29 2013-11-12 Marvell World Trade Ltd. Concatenated codes for holographic storage
US8850291B2 (en) 2010-10-13 2014-09-30 Electronics And Telecommunications Research Institute Data input and output method of NAND flash memory and embedded system using the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7844879B2 (en) 2006-01-20 2010-11-30 Marvell World Trade Ltd. Method and system for error correction in flash memory
US8055979B2 (en) 2006-01-20 2011-11-08 Marvell World Trade Ltd. Flash memory with coding and signal processing
US8473812B2 (en) 2006-01-20 2013-06-25 Marvell World Trade Ltd. Method and system for error correction in flash memory
US8677215B2 (en) 2006-01-20 2014-03-18 Marvell World Trade Ltd. Method and system for error correction in flash memory
US8856622B2 (en) 2006-01-20 2014-10-07 Marvell World Trade Ltd. Apparatus and method for encoding data for storage in multi-level nonvolatile memory
US9053051B2 (en) 2006-01-20 2015-06-09 Marvell World Trade Ltd. Multi-level memory controller with probability-distribution-based encoding
US8583981B2 (en) 2006-12-29 2013-11-12 Marvell World Trade Ltd. Concatenated codes for holographic storage
US8850291B2 (en) 2010-10-13 2014-09-30 Electronics And Telecommunications Research Institute Data input and output method of NAND flash memory and embedded system using the same

Similar Documents

Publication Publication Date Title
US5603001A (en) Semiconductor disk system having a plurality of flash memories
US7234074B2 (en) Multiple disk data storage system for reducing power consumption
US5020060A (en) Error code correction device having a galois arithmetic unit
US6779148B2 (en) Error detection and correction method in a computer system and main memory controller of the same
US20030023924A1 (en) Data storage method for use in a magnetoresistive solid-state storage device
US5432748A (en) Solid state peripheral storage device
US20080155191A1 (en) Systems and methods for providing heterogeneous storage systems
US20070266291A1 (en) Semiconductor memory device
US20100281340A1 (en) Adaptive endurance coding of non-volatile memories
US6295619B1 (en) Method and apparatus for error management in a solid state disk drive
US6553536B1 (en) Soft error correction algebraic decoder
US6625748B1 (en) Data reconstruction method and system wherein timing of data reconstruction is controlled in accordance with conditions when a failure occurs
US20050086575A1 (en) Generalized parity stripe data storage array
US20070005615A1 (en) File system having inverted hierarchical structure
US20070180346A1 (en) Method Of Arranging Data In A Multi-Level Cell Memory Device
US6158038A (en) Method and apparatus for correcting data errors
US20070050543A1 (en) Storage of computer data on data storage devices of differing reliabilities
US20080195900A1 (en) Flash memory system and method for controlling the same
US7162678B2 (en) Extended error correction codes
US7707481B2 (en) System and method for efficient uncorrectable error detection in flash memory
US8335977B2 (en) Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated BCH codes and/or designation of “first below” cells
US5896493A (en) Raid algorithm using a multimedia functional unit
US20030023911A1 (en) Method for error correction decoding in an MRAM device (historical erasures)
US5712861A (en) Error correcting method and decoder with improved reliability
US20050086429A1 (en) Method, apparatus and program for migrating between striped storage and parity striped storage

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee