KR100246173B1 - 전전자 교환기 내 비트 에러율 측정 장치 - Google Patents

Abstract

본 발명은 전전자 교환기 내 호 처리 성능 테스트에 관한 것으로, 특히 호 처리에 필요한 데이타의 스위칭 경로상에 발생되는 에러율을 비트 단위로 검증하여 시스템의 신뢰성을 향상시킨 전전자 교환기 내 비트 에러율 측정 장치에 관한 것이다.

종래에는 디지탈화된 데이타의 일시적 오류에서 발생하는 호 접속 실패를 감지할 수 없고 시그널링(Signaling) 데이타와 같은 패킷의 신뢰성 테스트를 만족시킬 수 없는 문제점이 있었다.

본 발명에 의해 호 처리에 필요한 데이타의 스위칭 경로상에 발생되는 에러율을 DTA를 직접 접속하여 비트 단위로 검증하므로써 디지탈화된 데이타의 일시적 오류에서 발생하는 호 접속 실패의 감지뿐만 아니라 시그널링 데이타와 같은 패킷의 신뢰성 테스트를 할 수 있다.

Description

전전자 교환기 내 비트 에러율 측정 장치

본 발명은 전전자 교환기 내 호 처리 성능 테스트에 관한 것으로, 특히 호 처리에 필요한 데이타의 스위칭 경로상에 발생되는 에러율을 비트 단위로 검증하여 시스템의 신뢰성을 향상시킨 전전자 교환기 내 비트 에러율 측정 장치에 관한 것이다.

일반적으로, 호처리 성능 테스트를 위한 전전자 교환기 내의 장치는 도 1에 도시된 바와 같이, 일반 전화와 정합하여 PCM 데이타를 송수신하고 아날로그 신호로 변환하는 가입자 정합부(11)와, 호 처리에 관련된 데이타를 생성시켜 해당 가입자 정합부(11)를 통해 전송하고 송신 데이타를 통하여 호 처리 완료율을 검증하는 LCS(Local Call Simulater; 12)와, 직렬 데이타를 시분할 다중화하여 8비트 단위의 병렬 데이타를 스위칭하고 해당 병렬 데이타를 역다중화하여 해당 직렬 데이타로 스위칭하는 TSW(Time Switch; 13)와, 공간적으로 분리된 해당 TSW(13)를 데이타 링크를 통하여 스위칭시켜 주는 SSW(Space Switch; 14)와, 해당 TSW(13)와 SSW(14)의 송신 경로 설정을 제어하는 프로세서(15)를 포함하여 이루어졌다.

상술한 바와 같은 종래의 구성으로 다음과 같이 동작한다.

전전자 교환기 내의 말단부에 위치한 가입자 정합부(11)의 입력 포트에 LCS(12)로 발생한 일반 음성 데이타를 수신하여 TSW(13)에 정합될 수 있는 TS(Time Slot) 단위의 2.048(Mbps) 전송 속도를 갖는 PCM 데이타를 인가하고, 해당 LCS(12)는 호 처리에 관련된 데이타를 생성시켜 해당 가입자 정합부(11)를 통해 전송한다.

이에, 상기 가입자 정합부(11)를 통해 수신된 PCM 데이타는 상기 TSW(13)와 정합하는 프로세서(15)에 의해서 입출력 방향이 결정되어 SSW(14)로 데이타 링크를 통하여 송신되는데, 상기 TSW(13)는 상기 가입자 정합부(11)를 통해 수신된 직렬 PCM 데이타를 시분할 다중화하여 8비트 단위의 병렬 데이타를 스위칭하고 해당 SSW(14)는 상기 프로세서(15)의 제어에 따라 공간적으로 분리된 상기 TSW(13)를 데이타 링크를 통하여 스위칭시켜 준다. 즉, 상기 SSW(14)에 수신된 데이타는 상기 프로세서(15)에 의해서 송신 경로가 설정되어져 상기 TSW(13)로 송신된다.

이렇게 상기 TSW(13)에 수신된 PCM 데이타는 8.192(Mbps)의 전송률에 병렬 8비트 단위의 TS 형태를 가지면서 프레임(Frame)이라는 주기적 형태이고, 상기 TSW(13)에서 상기 TS를 스위칭시켜 상기 가입자 정합부(11)와 정합하기 위한 2.048(Mbps) 전송 속도의 직렬 데이타로 변환하여 송신된다.

이에, 상기 가입자 정합부(11)에서는 다시 수신된 데이타를 상기 LCS(12)로 송신하기 위하여 PCM 데이타를 아날로그 신호로 처리하고, 상기 LCS(12)는 상기 가입자 정합부(11)로부터 송신되는 아날로그 신호를 통하여 호 처리 완료율을 검증한다.

이와 같이, 종래에는 LCS(12)에 의한 전전자 교환기의 호 처리 완료율 테스트로 교환기 통화로의 경로 전반에 대한 성능을 검증하는데 적절하다고 볼 수 있으나, 디지탈화된 데이타의 일시적 오류에서 발생하는 호 접속 실패를 감지할 수 없고 시그널링(Signaling) 데이타와 같은 패킷의 신뢰성 테스트를 만족시킬 수 없는 문제점이 있었다.

상기한 문제점을 해결하기 위해, 본 발명은 호 처리에 필요한 데이타의 스위칭 경로상에 발생되는 에러율을 비트 단위로 검증하여 디지탈화된 데이타의 일시적 오류에서 발생하는 호 접속 실패의 감지뿐만 아니라 시그널링 데이타와 같은 패킷의 신뢰성 테스트를 할 수 있도록 한 전전자 교환기 내 비트 에러율 측정 장치를 제공하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명은 직렬 데이타를 시분할 다중화하여 8비트 단위의 병렬 데이타를 스위칭하고 해당 병렬 데이타를 역다중화하여 해당 직렬 데이타로 스위칭하는 TSW와, 공간적으로 분리된 해당 TSW를 데이타 링크를 통하여 스위칭시켜 주는 SSW와, 해당 TSW와 SSW의 송신 경로 설정을 제어하는 프로세서를 구비하는 전전자 교환기 내 비트 에러율 측정 장치에 있어서, 인가되는 8.192(KHz)의 클럭에 동기화 처리하여 8.192(Kbps)의 8비트 임의의 직렬 데이타를 생성하고, 송수신한 데이타를 비교하여 에러율을 검증하는 DTA와; 상기 DTA로부터 임의의 직렬 데이타를 동축 케이블을 통하여 수신하는 버퍼 수신부와; 상기 버퍼 수신부를 통해 인가되는 데이타를 상기 TSW와 정합할 수 있는 2.048(Mbps)의 데이타 비율로 변환하고, 추출 데이타를 인가받아 8.192(KHz)에 동기화가 이루어 동기화된 데이타를 인가하는 TS율 변환부와; 데이타 검출에 필요한 8.192(KHz)의 클럭과 상기 TS율 변환부로부터 인가되는 동기화된 데이타를 연속적으로 동축 케이블을 통하여 상기 DTA에 전송하는 버퍼 송신부와; 상기 TSW에 정합하는 SHW 케이블 라인의 FS에 의한 특정 TS 위치 번호에 대한 삽입과 추출을 제어하는 TS 지정부와; 상기 TS 지정부의 제어에 따라 상기 특정 TS 위치 번호를 상기 TS율 변환부로부터 인가되는 변환 데이타에 삽입하는 TS 삽입부와; 상기 TS 삽입부로부터 인가되는 프레임 단위로 삽입된 데이타를 RS 485 방식으로 상기 TSW에 전송하고, 상기 TSW로부터의 직렬 데이타를 전송하는 라인 전송부와; 상기 TS 지정부의 제어에 따라 상기 라인 전송부로부터 수신된 직렬 데이타에서 최초의 테스트 패턴 데이타를 추출하여 상기 추출 데이타를 인가하는 TS 추출부를 더 포함하여 이루어진 것을 특징으로 한다.

도 1은 종래 전전자 교환기 내 호 처리 성능 테스트 장치를 나타낸 구성 블록도.

도 2는 본 발명의 실시예에 따른 전전자 교환기 내 비트 에러율 측정 장치를 나타낸 구성 블록도.

* 도면의 주요부분에 대한 부호의 설명 *

21 : DTA(Digital Transmission Analyer)

22 : 버퍼 수신부 23 : TS(Time Slot)율 변환부

24 : TS 삽입부 25 : TS 지정부

26 : 라인 전송부 27 : TSW(Time Switch)

28 : SSW(Space Switch) 29 : 프로세서

30 : TS 추출부 31 : 버퍼 송신부

본 발명의 실시예에 따른 전전자 교환기 내 비트 에러율 측정 장치는 도 2에 도시된 바와 같이, DTA(Digital Transmission Analyer; 21)와, 버퍼 수신부(22)와, TS율 변환부(23)와, TS 삽입부(24)와, TS 지정부(25)와, 라인 전송부(26)와, TSW(27)와, SSW(28)와, 프로세서(29)와, TS 추출부(30)와, 버퍼 송신부(31)를 포함하여 이루어진다.

상기 DTA(21)는 8.192(KHz)의 클럭에 동기화 처리하여 8.192(Kbps)의 8비트 임의의 직렬 데이타를 생성하고, 송수신한 데이타를 비교하여 에러율을 검증한다.

상기 버퍼 수신부(22)는 상기 DTA(21)로부터 임의의 직렬 데이타를 동축 케이블을 통하여 수신한다.

상기 TS율 변환부(23)는 상기 버퍼 수신부(22)를 통해 인가되는 데이타를 상기 TSW(27)와 정합할 수 있는 2.048(Mbps)의 데이타 비율로 변환하고, 추출 데이타를 인가받아 8.192(KHz)에 동기화가 이루어 동기화된 데이타를 인가한다.

상기 TS 지정부(25)는 상기 TSW(27)에 정합하는 SHW(Sub-highway) 케이블 라인의 FS(Frame Signal)에 의한 특정 TS 위치 번호에 대한 삽입과 추출을 제어한다.

상기 TS 삽입부(24)는 상기 TS 지정부(25)의 제어에 따라 상기 TS율 변환부(23)로부터 인가되는 변환 데이타에 상기 특정 TS 위치 번호를 삽입한다.

상기 라인 전송부(26)는 상기 TS 삽입부(24)로부터 인가되는 프레임 단위로 삽입된 데이타를 RS 485 방식으로 상기 TSW(27)에 전송하고, 상기 TSW(27)로부터의 직렬 데이타를 전송한다.

상기 TS 추출부(30)는 상기 TS 지정부(25)의 제어에 따라 상기 라인 전송부(26)로부터 수신된 직렬 데이타에서 최초의 테스트 패턴 데이타를 추출하여 상기 추출 데이타를 인가한다.

상기 버퍼 송신부(31)는 데이타 검출에 필요한 8.192(KHz)의 클럭과 상기 TS율 변환부(23)로부터 인가되는 동기화된 데이타를 연속적으로 동축 케이블을 통하여 상기 DTA(21)에 전송한다.

그리고, 상기 TSW(27)와, SSW(28)와, 프로세서(29)는 종래와 동일한 구성이므로 그 설명을 생략한다.

본 발명의 실시예에 따른 전전자 교환기 내 비트 에러율 측정 장치의 동작을 다음과 같이 설명한다.

먼저, DTA(21)를 통해서 발생한 직렬 8.192(Kbps)의 임의의 데이타를 버퍼 수신부(22)에서 동축 케이블을 통해 수신하여 TS율 변환부(23)에 인가하고, 해당 TS율 변환부(23)는 TSW(27)와 정합할 수 있는 데이타 비율로 변환시킨다.

이때 8.192(Kbps) 데이타는 DTA(21)가 수신한 8.192(KHz)의 클럭에 동기화 처리가 된 것이며 2.048(Mbps)로 비율이 엎되어져 TS 삽입부(24)로 인가된다.

이에, 상기 TS 삽입부(24)는 상기 TSW(27)에 정합하는 SHW 케이블 라인에 FS에 의한 특정 TS 위치 번호를 TS 지정부(25)의 제어를 받아서 삽입한다. 그리고 프레임 단위로 삽입된 데이타는 RS 485 방식의 라인 전송부(26)에서 상기 TSW(27)로 보내진다.

이에 따라, 상기 TSW(27)는 상위 소프트웨어 제어를 통한 프로세서(15)의 정합을 통해서 테스트 패턴 데이타의 경로를 지정받아 스위칭을 일으킨다. 그리고, 스위칭된 데이타는 SSW(28)에서 다시 상위의 제어를 통해서 경로를 할당받아서 TSW(27)로 송신되고 TSW(27)와 SSW(28) 간의 데이타 전송은 데이타 링크를 통하여 이루어지는데, 이때 전송률은 8.192(Mbps) 이상을 갖는다.

한편, 상술한 역과정으로 상기 SSW(28)에서 수신된 데이타는 상기 TSW(27)에서 역다중화 과정을 거치면서 비트율이 2.048(Mbps)가 된다.

그리고, 상기 라인 전송부(26)에서 상기 TSW(27)로 SHW 케이블을 통하여 수신된 데이타는 TS 단위의 다중화 과정을 통하여 8.192(Mbps)의 비율을 가지게 되므로 상기 TSW(27)가 상기 라인 전송부(26)로 데이타를 전송하기 위해서 역다중화 과정을 꼭 거쳐야 한다.

이러한 데이타의 경로에서 에러율 측정을 위한 데이타가 필요한 변환 과정을 거치면서 최종으로 상기 라인 전송부(26)를 통해 인가되어 2.048(Mbps)가 되어지고 RS 485 방식에 의한 SHW 케이블을 통한 데이타 수신을 이루게 되며 수신된 직렬 데이타를 TS 추출부(30)에서 상기 TS 지정부(25)의 제어된 TS 번호에 의해서 최초의 테스트 패턴 데이타를 추출해 내게 된다.

해당 추출된 데이타는 상기 TS율 변환부(23)를 통하여 8.192(KHz)에 동기화가 이루어져 상기 버퍼 송신부(31)로 넘겨지고, 해당 버퍼 송신부(31)는 상기 DTA(21)로의 전송시 데이타 검출에 필요한 8.192(KHz)의 클럭과 해당 동기화된 데이타를 연속적으로 동축 케이블을 통하여 전송하게 된다.

이렇게 하여 상기 DTA(21)는 상기 동축 케이블을 통하여 8.192(KHz)의 클럭과 동기화된 데이타를 연속적으로 인가받아 분석하여 비트 단위의 에러율을 검증할 수 있다. 즉, 종래 LCS에 의한 시스템 신뢰성 테스트에서 발견할 수 없는 호 경로상의 비트 에러율을 상기 DTA(21)를 통하여 측정할 수 있다.

이상과 같이, 본 발명에 의해 호 처리에 필요한 데이타의 스위칭 경로상에 발생되는 에러율을 DTA를 직접 접속하여 비트 단위로 검증하므로써 디지탈화된 데이타의 일시적 오류에서 발생하는 호 접속 실패의 감지뿐만 아니라 시그널링 데이타와 같은 패킷의 신뢰성 테스트를 할 수 있다.

Claims (1)

1. 직렬 데이타를 시분할 다중화하여 8비트 단위의 병렬 데이타를 스위칭하고 해당 병렬 데이타를 역다중화하여 해당 직렬 데이타로 스위칭하는 TSW(27)와, 공간적으로 분리된 해당 TSW(27)를 데이타 링크를 통하여 스위칭시켜 주는 SSW(28)와, 해당 TSW(27)와 SSW(28)의 송신 경로 설정을 제어하는 프로세서(29)를 구비하는 전전자 교환기 내 비트 에러율 측정 장치에 있어서, 인가되는 8.192(KHz)의 클럭에 동기화 처리하여 8.192(Kbps)의 8비트 임의의 직렬 데이타를 생성하고, 송수신한 데이타를 비교하여 에러율을 검증하는 DTA(21)와; 상기 DTA(21)로부터 임의의 직렬 데이타를 동축 케이블을 통하여 수신하는 버퍼 수신부(22)와; 상기 버퍼 수신부(22)를 통해 인가되는 데이타를 상기 TSW(27)와 정합할 수 있는 2.048(Mbps)의 데이타 비율로 변환하고, 추출 데이타를 인가받아 8.192(KHz)에 동기화가 이루어 동기화된 데이타를 인가하는 TS율 변환부(23)와; 데이타 검출에 필요한 8.192(KHz)의 클럭과 상기 TS율 변환부(23)로부터 인가되는 동기화된 데이타를 연속적으로 동축 케이블을 통하여 상기 DTA(21)에 전송하는 버퍼 송신부(31)와; 상기 TSW(27)에 정합하는 SHW 케이블 라인의 FS에 의한 특정 TS 위치 번호에 대한 삽입과 추출을 제어하는 TS 지정부(25)와; 상기 TS 지정부(25)의 제어에 따라 상기 특정 TS 위치 번호를 상기 TS율 변환부(23)로부터 인가되는 변환 데이타에 삽입하는 TS 삽입부(24)와; 상기 TS 삽입부(24)로부터 인가되는 프레임 단위로 삽입된 데이타를 RS 485 방식으로 상기 TSW(27)에 전송하고, 상기 TSW(27)로부터의 직렬 데이타를 전송하는 라인 전송부(26)와; 상기 TS 지정부(25)의 제어에 따라 상기 라인 전송부(26)로부터 수신된 직렬 데이타에서 최초의 테스트 패턴 데이타를 추출하여 상기 추출 데이타를 인가하는 TS 추출부(30)를 포함하여 이루어진 것을 특징으로 하는 전전자 교환기 내 비트 에러율 측정 장치.