KR100233996B1 - Light path apparatus with advanced via contact - Google Patents
Light path apparatus with advanced via contact Download PDFInfo
- Publication number
- KR100233996B1 KR100233996B1 KR1019960064442A KR19960064442A KR100233996B1 KR 100233996 B1 KR100233996 B1 KR 100233996B1 KR 1019960064442 A KR1019960064442 A KR 1019960064442A KR 19960064442 A KR19960064442 A KR 19960064442A KR 100233996 B1 KR100233996 B1 KR 100233996B1
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- conductive material
- forming
- active matrix
- optical path
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
Abstract
광학적인 화상투영 시스템에 사용되는 박막형 광로조절 장치에서 포토리쏘그래피 공정의 적용이 불필요하며 도전성 재료의 접착성과 두께의 균일성을 향상시킨 개선된 비어콘택 형성방법이 개시되어 있다. 광로조절 장치는, 화상신호가 인가되는 액티브매트릭스를 마련한 후, 인가된 화상신호에 의해서 작동되는 액츄에이터를 형성하고, 액티브매트릭스에 인가되는 화상신호를 액츄에이터로 전달하기 위한 비어콘택을 형성함으로써 제조된다. 비어콘택은, 하부전극을 패터닝한 후, 액츄에이터의 지지부에서 멤브레인, 식각방지층 및 보호층을 순차적으로 식각하여 비어홀을 형성하고, 전기도금법 또는 무전해도금법을 이용하여 비어홀 내에 도전성 재료, 바람직하게는 구리(Cu) 또는 니켈(Ni)을 도금하여 액티브매트릭스의 금속성 드레인패드와 하부전극을 전기적으로 연결함으로써 형성된다. 비어콘택을 형성한 후에는, 리프트-오프(lift-off) 방법을 이용하여 변형부와 상부전극을 순차적으로 증착시킨다.An improved via contact forming method is disclosed which eliminates the application of a photolithography process in a thin film type optical path control device used in an optical image projection system and improves the adhesion and thickness uniformity of a conductive material. The optical path control apparatus is manufactured by providing an active matrix to which an image signal is applied, forming an actuator operated by the applied image signal, and forming a via contact for transferring the image signal applied to the active matrix to the actuator. The via contact is formed by sequentially etching the membrane, the etch stop layer and the protective layer at the support of the actuator to form a via hole after patterning the lower electrode, and a conductive material, preferably copper, in the via hole using an electroplating method or an electroless plating method. It is formed by plating (Cu) or nickel (Ni) to electrically connect the metallic drain pad and the lower electrode of the active matrix. After forming the via contact, the strain portion and the upper electrode are sequentially deposited using a lift-off method.
Description
본 발명은 광학적인 화상투영 시스템에 사용되는 광로조절 장치(Thin film Micromirror Array-actuated; TMA)의 개선된 비어콘택(via contact) 형성방법에 관한 것이며, 특히 복잡한 사진식각 기술인 포토리쏘그래피(photolithography) 공정의 적용이 불필요하며 도전성 재료의 접착성과 두께의 균일성을 향상시킨 개선된 비어콘택의 형성방법에 관한 것이다.FIELD OF THE INVENTION The present invention relates to an improved via contact formation method of a thin film micromirror array-actuated (TMA) for use in an optical projection system, and in particular, photolithography, a complex photolithography technique. A process for the application of an improved via contact that eliminates the application of a process and improves the adhesion and thickness uniformity of a conductive material.
일반적으로, 광학에너지(optical energy)를 스크린 상에 투영하기 위한 장치인 공간적인 광모듈레이터(spatial light modulator)는 광학적인 커뮤니케이션, 화상처리 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 통상적으로, 이러한 장치들은 광학에너지를 스크린 상에 표시하는 방법에 따라서 직시형 화상표시 장치와 투사형 화상표시 장치로 구분된다.In general, spatial light modulators, which are devices for projecting optical energy onto a screen, can be applied to various fields such as optical communication, image processing, and information display devices. Typically, such devices are classified into a direct view type image display device and a projection type image display device according to a method of displaying optical energy on a screen.
직시형 화상표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는 데, 이러한 CRT는 소위 브라운관으로 불리는 것으로서 화질은 우수하지만 화면의 대형화가 곤란하다. 즉, 화면을 크게 함에 따라서 CRT의 중량 및 용적이 증가하고, 이에 따라 제조 비용이 상승하는 등의 문제가 있다.An example of the direct view type image display apparatus is a CRT (Cathode Ray Tube), which is called a CRT, which is excellent in image quality but difficult to enlarge a screen. That is, as the screen is enlarged, there is a problem that the weight and volume of the CRT increase, and thus the manufacturing cost increases.
투사형 화상표시 장치로는 액정표시 장치(Liquid Crystal Display; LCD), 디포머블 미러 디바이스(Deformable Mirror Device; DMD) 및 액츄에이티드 미러 어레이(Actuated Mirror Array; AMA)를 들 수 있다.Projection type image display devices include a liquid crystal display (LCD), a deformable mirror device (DMD), and an actuated mirror array (AMA).
이러한 투사형 화상표시 장치는 다시 그들의 광학적인 특성에 따라서 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 모듈레이터(transmissive spatial light modulators)로 분류될 수 있는데 반해서, DMD 및 AMA는 반사 광 모듈레이터(reflective spatial light modulators)로 분류될 수 있다.These projection image display apparatuses can be further divided into two groups according to their optical characteristics. That is, devices such as LCDs can be classified as transmissive spatial light modulators, while DMD and AMA can be classified as reflective spatial light modulators.
전술한 바와 같은 전송 광 모듈레이터는 매우 간단한 광학 장치이지만, 빛의 극성으로 인하여 광효율이 낮으며, 액정재료에 고유하게 존재하는 문제, 예를 들면 느린 반응 및 과열과 같은 결점을 갖는다. 또한, 현존하는 전송 광 모듈레이터의 최대 광효율은 1 내지 2% 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다.The transmission optical modulator as described above is a very simple optical device, but has low light efficiency due to the polarity of light and has problems inherent in the liquid crystal material such as slow reaction and overheating. In addition, the maximum light efficiency of existing transmission optical modulators is limited to a range of 1-2% and requires dark room conditions to provide acceptable display quality.
DMD 및 AMA와 같은 광로조절 장치는 위와 같은 LCD 타입의 광로조절 장치가 안고 있는 문제점들을 해결하기 위해서 개발되었다. DMD는 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생한다. 또한, DMD에서는 매우 복잡하고 값비싼 구동 회로가 요구된다. 이에 비해서, AMA는 압전식으로 구동하는 미러 어레이로서, 단순한 구조와 작동 원리를 가지며, 10% 이상의 높은 광효율을 제공한다. 또한, 보통의 실온 광 조건하에서 밝고 선명한 화상을 제공하기에 충분한 콘트라스트 비를 제공한다. 게다가, AMA는 빛의 극성에 의해서 영향을 받지 않을 뿐만 아니라, 빛의 극성에 영향을 끼치지 않는다. 그러므로, AMA는 LCD 장치보다 효율적이다. 또한, AMA의 반사 특성은 온도에 상대적으로 덜 민감하기 때문에, AMA는 고 전력의 광원에 의해서 쉽게 영향을 받는 다른 장치들에 비해서 스크린의 밝기를 향상시키는 장점을 제공한다.Optical path control devices such as DMD and AMA have been developed to solve the problems of the LCD type optical path control device. DMD shows relatively good light efficiency, but serious fatigue problems are caused by the hinge structure employed in the DMD. In addition, very complex and expensive driving circuits are required in DMD. In contrast, AMA is a piezoelectrically driven mirror array, which has a simple structure and principle of operation, and provides high optical efficiency of 10% or more. It also provides a sufficient contrast ratio to provide bright and clear images under normal room temperature light conditions. In addition, AMA is not only affected by the polarity of light, but also does not affect the polarity of light. Therefore, AMA is more efficient than LCD devices. In addition, since the reflective properties of the AMA are relatively less sensitive to temperature, AMA offers the advantage of improving the brightness of the screen over other devices that are easily affected by high power light sources.
이와 같은 AMA는 개발 초기에 디스플레이 장치로서 활용되었는데, 주로 수직한 두 형태소의 구조물로 이루어진 마이크로액츄에이터(microactuator)로 사용되었다. 즉, 결합된 수직의 벌크(bulk) 압전구조물인 "벌크형 AMA"로 사용되었다. 이러한 벌크형 AMA는 1992년 12월 29일자로 그레고리 엄(Gregory Um)등에게 허여된 미합중국 특허 제5,175,465호에 개시된 바 있다. 벌크형 AMA는 2개의 압전층들 사이에 중앙 전극을 구비한다. 중앙 전극은 신호 전압을 위한 도전성 에폭시를 갖는 액티브매트릭스에 연결된다. 벌크형 AMA의 상부에는 거울층이 위치하는데, 이 거울층은 최대 30 볼트의 전압 하에서 +/-0.25도의 경사각을 갖는다. 이로 인하여, 이러한 벌크형 AMA는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되고, 구조물의 조립에 있어서도 많은 어려움이 있었다.This AMA was used as a display device at the beginning of development, and was mainly used as a microactuator composed of two vertical morphological structures. That is, it was used as a "bulk-type AMA", which is a combined vertical bulk piezoelectric structure. Such bulk AMAs were disclosed in US Pat. No. 5,175,465, issued December 31, 1992 to Gregory Um et al. Bulk AMA has a central electrode between two piezoelectric layers. The center electrode is connected to an active matrix with a conductive epoxy for the signal voltage. At the top of the bulk AMA is a mirror layer, which has an inclination angle of +/- 0.25 degrees under a voltage of up to 30 volts. For this reason, such a bulk AMA requires very high precision in design and manufacture, and there are many difficulties in assembling the structure.
그러므로, 최근에는 미러 어레이들의 질을 완전하게 하기 위해서 박막형 광로조절 장치(TMA)가 새롭게 개발되었다. 예를 들면, 본 출원인에 의해서 1995년 5월 26일에 출원된 바 있는 한국특허출원 제95-13358호에는 이러한 박막형 광로조절 장치가 개시되어 있다.Therefore, recently, a thin film type optical path control device (TMA) has been newly developed to complete the quality of mirror arrays. For example, Korean Patent Application No. 95-13358, filed on May 26, 1995 by the present applicant, discloses such a thin film type optical path control device.
박막형 광로조절 장치(TMA)는 반도체 산업 분야에서 널리 알려진 박막 공정을 이용하여 제조된다. 박막형 광로조절 장치는 보통의 실내 조명 조건하에서 디지탈 화상을 고 휘도(high brightness)와 고 콘트라스트(high contrast)로 디스플레이 하기에 충분한 빛을 스크린 상에 전송하기 위하여 개발된 것이다. 박막형 광로조절 장치는 현미경적인 미러들과 관련된 박막 압전액츄에이터(thin film piezo-electric actuators)를 이용하는 반사형 광모듈레이터이다. 박막형 광로조절 장치는 고콘트라스트를 제공하기 위한 향상된 경사각 및 고휘도를 제공하기 위한 충분한 광효율을 얻도록 개발되어 왔다. 또한, 단일 패널로 이루어진 미러의 300,000개 이상의 화소(pixel)에 걸쳐서 대규모 집적의 균등도를 갖도록 개발되어 왔다.Thin film type optical path control devices (TMAs) are manufactured using thin film processes well known in the semiconductor industry. Thin film type light path control devices have been developed to transmit enough light on the screen to display digital images at high brightness and high contrast under normal room lighting conditions. Thin-film optical path control devices are reflective optical modulators using thin film piezo-electric actuators associated with microscopic mirrors. Thin-film optical path control devices have been developed to obtain sufficient light efficiency to provide improved tilt angle and high brightness to provide high contrast. In addition, it has been developed to have a uniform degree of large-scale integration over more than 300,000 pixels of a mirror consisting of a single panel.
박막형 광로조절 장치는 각각 적색, 녹색 및 청색을 나타내는 640×480 화소의 패널들로 구성된다. 박막형 광로조절 장치의 개별적인 화소의 크기는 예를 들어 100㎛×100㎛이다. 이러한 화소의 크기는 고화질 TV에 요구되는 해상도를 만족시키기 위해서 50㎛×50㎛로 쉽게 축소할 수 있다. 일반적으로, 단일 박막형 광로조절장치 모듈을 만들기 위해서 4인치의 실리콘 웨이퍼 상에 640×480 화소들이 조립된다. 다중의 박막형 광로조절 장치 모듈은 양호한 생산성 및 낮은 생산비를 위해서 필요한 거울 화소 크기로 축소한 6인치 또는 8인치의 웨이퍼 상에 조립될 수 있다. 화소들은 광효율을 높이도록 거울 표면적을 최대화하기 위해서 캔틸레버(cantilever) 구조물로 고안된다. 캔틸레버 구조물들은 미세기계가공 및 박막 제조기술을 사용하여 만들어진다.The thin film type optical path control device is composed of panels of 640 x 480 pixels representing red, green and blue, respectively. The size of the individual pixels of the thin film optical path control device is, for example, 100 µm x 100 µm. The size of such a pixel can be easily reduced to 50 µm x 50 µm in order to satisfy the resolution required for high-definition TV. In general, 640 x 480 pixels are assembled on a 4-inch silicon wafer to make a single thin film optical path control module. Multiple thin film optical path control device modules can be assembled on a 6 inch or 8 inch wafer down to the mirror pixel size required for good productivity and low production costs. The pixels are designed as cantilever structures to maximize the mirror surface area to increase light efficiency. Cantilever structures are made using micromachining and thin film fabrication techniques.
도 4 및 도 6에는 캔틸레버 구조물의 형태로 제작된 종래의 광로조절 장치(10)가 도시되어 있다. 광로조절 장치(10)는 크게 화상신호가 인가되는 액티브매트릭스(12) 및 인가된 신호에 의해서 작동되는 액츄에이터(40)를 포함한다. 액츄에이터(40)는 멤브레인(membrane)(20), 하부전극(22), 압전층인 변형부(24) 및 상부전극(26)을 포함한다.4 and 6 show a conventional optical path control device 10 manufactured in the form of a cantilever structure. The optical path control apparatus 10 includes an active matrix 12 to which an image signal is largely applied, and an actuator 40 operated by the applied signal. The actuator 40 includes a membrane 20, a lower electrode 22, a deformable portion 24, which is a piezoelectric layer, and an upper electrode 26.
도 5 및 도 6을 참조하여 종래의 광로조절 장치(10)의 제조 과정을 간단하게 설명하면 다음과 같다.5 and 6, the manufacturing process of the conventional optical path control apparatus 10 will be described briefly as follows.
먼저, 액티브매트릭스(12) 위에 포스포실리케이트글래스(Phosphosilicate Glass; PSG)로 이루어진 보호층(14)을 약 1㎛ 내지 2㎛의 두께로 형성한다. 다음에는, 보호층(14) 위에 질화규소(Si3N4)층인 식각방지층(16)을 약 1,000 내지 2,000Å정도의 두께로 증착시킨다. 식각방지층(16)이 증착된 후에는, 고농도의 PSG로 이루어진 희생층(18)을 약 1㎛ 내지 3㎛의 두께로 증착시킨다. 한편, 희생층(18)은 액티브매트릭스(12)의 표면을 덮고 있으므로, 표면의 평탄도가 매우 불량하다. 따라서, 통상의 스핀 온 글래스(Spin on Glass; SOG) 층을 이용하는 공정이나 화학기계적연마(Chemical Mechanical Polishing; CMP)를 이용하여 희생층(18) 표면을 평탄화하는데, 바람직하게는 CMP 공정을 이용하여 희생층(18) 표면을 평탄화시킨 후 스크러빙(scrubbing)처리를 한다.First, a protective layer 14 made of Phosphosilicate Glass (PSG) is formed on the active matrix 12 to a thickness of about 1 μm to 2 μm. Next, the etch stop layer 16, which is a silicon nitride (Si 3 N 4 ) layer, is deposited on the protective layer 14 to a thickness of about 1,000 to 2,000 kPa. After the etch stop layer 16 is deposited, a sacrificial layer 18 made of a high concentration of PSG is deposited to a thickness of about 1 μm to 3 μm. On the other hand, since the sacrificial layer 18 covers the surface of the active matrix 12, the surface flatness is very poor. Accordingly, the surface of the sacrificial layer 18 is planarized by using a conventional spin on glass (SOG) layer or chemical mechanical polishing (CMP), preferably by using a CMP process. The surface of the sacrificial layer 18 is planarized and then scrubbed.
다음으로는, 건식식각 공정 또는 습식식각 공정을 이용하여 희생층(18)을 패터닝하여 지지부의 형성 위치를 만든다. 그런 후에는, 질화규소(SixNy)로 이루어진 멤브레인(20)을 약 0.1㎛∼1.0㎛ 정도의 두께로 형성한다. 멤브레인(20)을 형성한 후에는, 완충된 산화물 식각제(Bufferd Oxide Etchant)를 사용하여 멤브레인(20) 표면을 세정한다. 다음에는, 스퍼터링(sputtering) 공정을 이용하여 백금(Pt) 또는 백금(Pt)/탄탈륨(Ta)을 멤브레인(20)상에 약 500 내지 2,000Å의 두께만큼 증착 시킨다. 그 결과, 신호전극인 하부전극(22)이 형성된다.Next, the sacrificial layer 18 is patterned using a dry etching process or a wet etching process to form a formation position of the support. Thereafter, the membrane 20 made of silicon nitride (Si x N y ) is formed to a thickness of about 0.1 µm to 1.0 µm. After the membrane 20 is formed, the surface of the membrane 20 is cleaned using a buffered oxide etchant. Next, platinum (Pt) or platinum (Pt) / tantalum (Ta) is deposited on the membrane 20 by a thickness of about 500 to 2,000 kW using a sputtering process. As a result, the lower electrode 22, which is a signal electrode, is formed.
하부전극(22)을 형성한 후에는, 하부전극(22)을 각각의 화소별로 분리하기 위하여 패터닝한다. 그런 후에, 졸-겔(sol-gel)법, 스퍼터링 또는 화학기상증착 공정(Chemical Vapor Deposition; CVD)을 이용하여 PZT(Pb(Zr, Ti)O3)를 약 0.1 내지 1.0㎛, 바람직하게는 0.4㎛의 두께로 적층하여 변형부(24)를 형성한다. 다음에는, RTA(Rapid Thermal Annealing) 방법을 이용하여 열처리하여 변형부(24)를 상변이시킨다. 그런 후에, 스퍼터링 공정 또는 증착(evaporation) 공정을 이용하여 변형부(24)의 표면 상에 반사도가 좋은 알루미늄(Al)이나 백금(Pt)을 약 500 내지 2,000Å의 두께로 증착시킨다. 그 결과, 공통 전극인 상부전극(26)이 형성된다.After the lower electrode 22 is formed, the lower electrode 22 is patterned to separate the pixels. Thereafter, PZT (Pb (Zr, Ti) O 3 ) is about 0.1 to 1.0 mu m, preferably using a sol-gel method, sputtering or chemical vapor deposition (CVD). The deformation part 24 is formed by laminating | stacking in thickness of 0.4 micrometer. Next, the deformation part 24 is phase-shifted by heat treatment using a rapid thermal annealing (RTA) method. Thereafter, aluminum or platinum (Pt) having good reflectivity is deposited on the surface of the deformable portion 24 using a sputtering process or an evaporation process to a thickness of about 500 to 2,000 Pa. As a result, the upper electrode 26 which is a common electrode is formed.
이와 같은 단계를 거친 후, 상부전극(26), 변형부(24), 하부전극(22) 및 멤브레인(20)을 화소 형상으로 순차적으로 패터닝한다. 다음에는, 액티브매트릭스(12)의 드레인패드(32)와 하부전극(22)을 전기적으로 연결시키기 위한 비어콘택(via contact)(30)을 형성하기 위해서, 멤브레인(20), 식각방지층(16) 및 보호층(14)을 식각한다. 식각이 끝나면, 비어홀(28)이 형성된다. 비어홀(28)을 형성한 후에는 리프트-오프(lift-off) 방법을 이용하여 비어콘택(30)을 형성한다. 즉, 비어홀(28)의 내부에 도전성 재료(36), 예를 들면 텅스텐(W)이나 티타늄(Ti)을 충전하여 드레인패드(32)와 하부전극(22)을 전기적으로 연결시킨다.After this step, the upper electrode 26, the deformable portion 24, the lower electrode 22 and the membrane 20 are sequentially patterned in a pixel shape. Next, in order to form a via contact 30 for electrically connecting the drain pad 32 and the lower electrode 22 of the active matrix 12, the membrane 20 and the etch stop layer 16 are formed. And the protective layer 14 are etched. After etching, the via hole 28 is formed. After the via hole 28 is formed, the via contact 30 is formed using a lift-off method. That is, the drain pad 32 and the lower electrode 22 are electrically connected to each other by filling the conductive material 36, for example, tungsten (W) or titanium (Ti), in the via hole 28.
다음에는, 스퍼터링 공정을 이용하여 반도체 기판의 뒷면, 즉 액티브매트릭스(12)의 하면에 Pt/Ta 등의 금속 박막을 형성한다. 이에 의해, 오믹콘택(ohmic contact)을 형성한다. 다음에는, 추후의 TCP(Tape Carrier Package) 본딩(bonding)을 위하여 실리콘 기판을 원하는 형상으로 잘라낸다. 그후, TCP 연결을 위한 패널패드(panel pad)를 노출시키기 위해서, 패드 부위의 희생층(18), 식각방지층(16) 및 보호층(14)을 건식식각 한다. 이 때, 희생층(18) 제거 시에는 장치에 손상을 주지 않도록 포토레지스트(PR)를 도포한다. 그런 후에, 불화수소(HF) 증기를 이용하여 희생층(18)을 제거한 후, 헹굼/건조(rinse/dry) 처리를 수행한다. 끝으로, 박막형 광로조절 장치가 형성된 기판을 원하는 형상으로 완전히 잘라낸 후, TCP 본딩을 하여 박막 광로조절 장치 모듈을 제조한다.Next, a metal thin film such as Pt / Ta is formed on the back surface of the semiconductor substrate, that is, the bottom surface of the active matrix 12 using a sputtering process. This forms an ohmic contact. Next, the silicon substrate is cut into a desired shape for later TCP (Tape Carrier Package) bonding. Thereafter, in order to expose a panel pad for TCP connection, the sacrificial layer 18, the etch stop layer 16, and the protective layer 14 of the pad portion are dry etched. At this time, when removing the sacrificial layer 18, a photoresist PR is applied so as not to damage the device. Thereafter, after the sacrificial layer 18 is removed using hydrogen fluoride (HF) vapor, a rinse / dry process is performed. Finally, the substrate on which the thin film type optical path control device is formed is completely cut out into a desired shape, and then the thin film optical path control device module is manufactured by TCP bonding.
한편, 전술한 바와 같은 광로조절 장치(10)의 제조 과정에 있어서, 비어콘택(30)을 형성하기 위하여 도전성 재료의 스퍼터링 증착을 수행하는 경우에는, 통상적으로 광로조절 장치(10)를 보호하기 위해서 비어홀(28) 내에 포토레지스트(PR)(34)를 도포한 후(도 6 참조), 스퍼터링 공정을 수행한다. 그런데, 비어홀(28)내에 도포되는 포토레지스트(PR)(34)는 상부보다는 하부쪽이 깊게 파인 형태로 도포되어야 한다. 즉, 포토레지스트(PR)(34)는 도면에 도시된 바와 같은 네가티브 슬로프(Sn)를 가져야 한다. 왜냐하면, 스퍼터링 증착 후에 식각 용액을 이용하여 포토레지스트(PR)(34)를 제거하는 경우, 포토레지스트(PR)(34)에 의해서 보호되어야 할 비어홀(28) 근처의 박막의 끝부분이 원형으로 식각되어 없어지는 언더컷(undercut) 현상을 방지하려는 것이다.On the other hand, in the manufacturing process of the optical path control device 10 as described above, in the case of sputter deposition of the conductive material to form the via contact 30, in order to protect the optical path control device 10 typically After the photoresist (PR) 34 is applied to the via hole 28 (see FIG. 6), a sputtering process is performed. By the way, the photoresist (PR) 34 to be applied in the via hole 28 should be applied in a form that is deeply dug in the lower side than the top. That is, the photoresist (PR) 34 should have a negative slope (S n ) as shown in the figure. Because, when the photoresist (PR) 34 is removed using an etching solution after sputter deposition, the end of the thin film near the via hole 28 to be protected by the photoresist (PR) 34 is etched in a circle. This is to prevent undercuts that disappear.
그러므로, 원하는 패턴으로 식각을 진행시키기 위해서는, 통상적으로 포토레지스트(PR)(34)를 열처리하여 상변이시킨다. 그러면, 포토레지스트(PR)(34)의 표면이 경화되기 때문에, 포토레지스트(PR)(34)의 윗부분은 식각이 잘 안되고 아랫부분은 식각이 잘 이루어진다. 그 결과, 네가티브 슬로프(Sn)를 갖는 포토레지스트(PR)(34)를 제공할 수가 있으므로, 원하는 패턴으로의 식각을 달성할 수 있다.Therefore, in order to proceed with etching in a desired pattern, the photoresist (PR) 34 is typically subjected to a phase change by heat treatment. Then, since the surface of the photoresist PR 34 is hardened, the upper portion of the photoresist PR 34 is hardly etched and the lower portion is well etched. As a result, it can provide a photoresist (PR) (34) having a negative slope (S n), it is possible to achieve etching of a desired pattern.
네가티브 슬로프(Sn)를 갖는 포토레지스트(PR)(34)를 도포한 후에는, 앞서 설명한 바와 같이 비어홀(28)의 내부에 도전성 재료(36)인 텅스텐(W)이나 티타늄(Ti)을 충전하여 드레인패드(32)와 하부전극(22)을 전기적으로 연결시킴으로써 비어콘택(30)을 형성한다.After applying the photoresist (PR) 34 having a negative slope (S n ), the conductive material 36, tungsten (W) or titanium (Ti), is filled into the via hole 28 as described above. Thus, the via contact 30 is formed by electrically connecting the drain pad 32 and the lower electrode 22.
그런데, 위에서 언급한 바와 같은 비어콘택(30)의 형성 단계에 있어서, 원하는 패턴으로의 식각을 목적으로 포토레지스트(PR)(34)에 네가티브 슬로프(Sn)를 부여하기 위해서는 포토레지스트(PR)(34)를 경화시켜야 하는데, 이를 위한 조건을 마련하기가 용이하지 않다. 또한, 비어홀(28) 내에 도전성 재료를 수직으로 스퍼터링해야 하므로, 비어홀(28) 내에서 측면 쪽에 적층되는 도전성 금속의 두께가 상대적으로 얇다. 따라서, 적층의 두께가 불균일해질 수 있으며, 도전성 재료(36)가 비어홀(28)내에 제대로 고착되지 않기 때문에 하부전극(22)과 드레인패드(32) 간의 전기적인 연결이 단락될 수 있다.However, in the formation of the via contact 30 as described above, in order to impart a negative slope (S n ) to the photoresist (PR) 34 for the purpose of etching into a desired pattern, the photoresist (PR) (34) has to be cured, but it is not easy to prepare the conditions for it. In addition, since the conductive material must be vertically sputtered in the via hole 28, the thickness of the conductive metal laminated on the side surface in the via hole 28 is relatively thin. Therefore, the thickness of the stack may be uneven, and the electrical connection between the lower electrode 22 and the drain pad 32 may be shorted because the conductive material 36 does not properly adhere in the via hole 28.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 광로조절 장치의 제조과정에서 포토리쏘그래피 공정의 적용이 불필요하며 도전성 재료의 접착성과 두께의 균일성을 향상시킨 개선된 비어콘택의 형성방법을 제공하는 것이다.The present invention has been made to solve the above-mentioned conventional problems, the object of the present invention is to eliminate the need to apply a photolithography process in the manufacturing process of the optical path control device and to improve the adhesion and thickness uniformity of the conductive material It is to provide an improved method of forming a via contact.
제1도는 본 발명에 따라 형성된 비어홀을 보여주는 광로조절 장치의 단면도이다.1 is a cross-sectional view of an optical path control device showing a via hole formed in accordance with the present invention.
제2도는 본 발명에 따라 형성된 비어콘택을 보여주는 광로조절 장치의 단면도이다.2 is a cross-sectional view of an optical path control device showing a via contact formed in accordance with the present invention.
제3도는 본 발명에 따른 광로조절 장치의 단면도이다.3 is a cross-sectional view of the optical path control apparatus according to the present invention.
제4도는 종래의 광로조절 장치의 사시도이다.4 is a perspective view of a conventional optical path control device.
제5도는 제4도의 장치를 V-V선을 따라 도시한 단면도이다.5 is a cross-sectional view of the apparatus of FIG. 4 along the line V-V.
제6도는 비어홀 내에 도전성 재료를 증착시키기전 포토레지스트(PR)가 도포되는 상태를 보여주기 위하여 상부전극과 변형부를 제거하여 나타낸 종래의 광로조절 장치의 확대 단면도이다.6 is an enlarged cross-sectional view of a conventional optical path control apparatus in which the upper electrode and the deformable part are removed to show a state in which photoresist PR is applied before depositing a conductive material in the via hole.
〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
10,100 : 광로조절 장치 12,112 : 액티브매트릭스10,100: optical path control device 12,112: active matrix
14,114 : 보호층 16,116 : 식각방지층14,114: protective layer 16,116: etch stop layer
18,118 : 희생층 20,120 : 멤브레인18,118: sacrificial layer 20,120: membrane
22,122 : 하부전극 24,124 : 변형부22,122: lower electrode 24,124: deformation part
26,126 : 상부전극 28,128 : 비어홀26,126: upper electrode 28,128: via hole
30,130 : 비어콘택 32,132 : 드레인패드30,130: Beer contact 32,132: Drain pad
34 : 포토레지스트(PR) 36,136 : 도전성 재료34 photoresist 36,136 conductive material
40,140 : 액츄에이터40,140: Actuator
상술한 목적을 달성하기 위해서, 본 발명은, 광학적인 화상 투영 시스템에 사용되는 광로조절 장치에 있어서, MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드를 갖는 액티브 매트릭스를 제공하는 단계, 상기 액티브 매트릭스 상에 보호층 및 식각방지층을 형성하는 단계, 상기 식각방지층의 상부에 멤브레인, 하부전극, 변형부 및 상부전극을 갖는 액츄에이터를 형성하는 단계, 상기 변형부, 상기 하부전극, 상기 멤브레인, 상기 식각방지층 및 상기 보호층의 일부를 식각하여 상기 변형부의 일측으로부터 상기 드레인패드까지 비어홀을 형성하는 단계, 및 전기 도금법 또는 무전해 도금법을 이용하여 상기 비어홀 내에 도전성 재료를 충전시켜 상기 하부전극과 상기 드레인패드를 연결하는 단계를 포함하는 것을 특징으로 하는 광로조절 장치의 비어콘택 형성방법을 제공한다.In order to achieve the above object, the present invention provides an active matrix in an optical path control apparatus for use in an optical image projection system, the method comprising the steps of: providing an active matrix having a drain pad embedded therein and extending from the drain of the transistor; Forming a protective layer and an etch stop layer on the active matrix, forming an actuator having a membrane, a lower electrode, a deformation part and an upper electrode on the etch stop layer, the deformation part, the bottom electrode, the membrane, the Etching a portion of the etch stop layer and the protective layer to form a via hole from one side of the deformable part to the drain pad, and filling a conductive material in the via hole by using an electroplating method or an electroless plating method to form the lower electrode and the drain. Connecting the pads; It provides a method of forming a contact via the optical path adjusting device for a.
이상에서 설명한 바와 같이, 본 발명에 따른 광로조절 장치에서는, 하부전극을 패터닝하고, 화소의 지지부에서 멤브레인, 식각방지층 및 보호층을 순차적으로 식각하여 비어홀을 형성한다. 비어홀을 형성한 후에는, 비어홀 내부에 포토레지스트(PR)를 도포함이 없이, 하부전극의 재료로 쓰인 백금(Pt) 또는 구리(Cu)를 전기도금법이나 무전해 도금법을 이용하여 비어홀 내부에 도금함으로써, 비어콘택을 형성한다. 비어콘택을 형성한 후에는, 리프트-오프(lift-off) 방법을 이용하여 변형부와 상부전극을 순차적으로 증착시킨다.As described above, in the optical path control apparatus according to the present invention, the lower electrode is patterned, and the membrane, the etch stop layer, and the protective layer are sequentially etched at the support of the pixel to form via holes. After the via hole is formed, platinum (Pt) or copper (Cu) used as a material of the lower electrode is plated inside the via hole by electroplating or electroless plating without coating photoresist PR inside the via hole. By doing this, a via contact is formed. After forming the via contact, the strain portion and the upper electrode are sequentially deposited using a lift-off method.
따라서, 포토레지스트(PR)에 네가티브 슬로프를 주기 위한 포토리쏘그래피 공정이 불필요해지므로, 박막형 광로조절 장치의 전체적인 제조 공정을 단순화 할 수 있다. 또한, 크기가 작은 비어홀 내부에 증착되는 도전성 재료의 접착성 및 전기적인 접촉성이 향상된다.Therefore, since the photolithography process for giving a negative slope to the photoresist PR becomes unnecessary, the overall manufacturing process of the thin film type optical path control apparatus can be simplified. In addition, the adhesion and electrical contact of the conductive material deposited inside the small via hole are improved.
이하, 첨부된 도면들을 참조로 하여 본 발명에 따른 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 3에는 본 발명에 따른 광로조절 장치(100)가 개략적으로 도시되어 있다. 상기 광로조절 장치(100)는 액티브매트릭스(112) 및 액츄에이터(140)를 포함한다. 액티브매트릭스(112)는 MOS(Metal Oxide Semiconductor) 스위치 어레이가 만들어지는 반도체 웨이퍼이며, LCD 패널 상에 사용되는 액티브매트릭스와 유사하다. 각각의 거울 화소는 이러한 스위치 어레이에 있어서 대응되는 트랜지스터 스위치를 갖는다. 즉, 액티브매트릭스(112)는 M×N(M, N은 정수) 개의 트랜지스터를 내장하고 있다. 또한, 액티브매트릭스(112)의 표면에는 각각의 트랜지스터의 드레인 영역으로부터 연장되어 전기적으로 연결된 드레인패드(132)가 형성된다.1 to 3 schematically show the optical path control device 100 according to the present invention. The optical path control device 100 includes an active matrix 112 and an actuator 140. The active matrix 112 is a semiconductor wafer on which a metal oxide semiconductor (MOS) switch array is made, similar to the active matrix used on the LCD panel. Each mirror pixel has a corresponding transistor switch in this switch array. In other words, the active matrix 112 contains M × N transistors (where M and N are integers). In addition, a drain pad 132 is formed on the surface of the active matrix 112 to extend from the drain region of each transistor.
액츄에이터(140)는 멤브레인(120), 하부전극(122), 압전층인 변형부(124) 및 상부전극(126)을 포함한다. 액츄에이터(140)의 경사각은 인가된 전압에 따라서 선형적으로 변하며, 거의 순간적인 주파수 반응특성을 갖는다. 액츄에이터(140)는 10V의 최대 전압이 인가되는 경우에 3도의 최대 경사각을 갖는다. 바람직하게는, 액츄에이터(140)는 5도의 최대 경사각을 갖는다.The actuator 140 includes a membrane 120, a lower electrode 122, a deformable portion 124 that is a piezoelectric layer, and an upper electrode 126. The inclination angle of the actuator 140 varies linearly according to the applied voltage, and has an almost instantaneous frequency response characteristic. Actuator 140 has a maximum inclination angle of 3 degrees when a maximum voltage of 10V is applied. Preferably, actuator 140 has a maximum tilt angle of 5 degrees.
도면들을 참조하여 본 발명에 따른 광로조절 장치(100)의 제조과정을 상세히 설명하면 다음과 같다.The manufacturing process of the optical path control device 100 according to the present invention with reference to the drawings in detail as follows.
먼저, 집적도를 높일 수 있는 특징을 가지며 반도체 기억 소자로서 대규모 집적 회로에 널리 쓰이는 MOS인 액티브매트릭스(112)를 제공한다. 다음에는, 바람직하게 P-타입의 MOS가 형성된 실리콘 웨이퍼 위에 보호층(114)을 약 1 내지 2㎛정도의 두께로 형성한다. 보호층(114)은 실리콘 산화막(SiO2)의 표면에 인을 확산하여 만든 패시베이션 포스포실리케이트 글래스로 이루어진다.First, the active matrix 112, which is a MOS that is characterized by increasing the degree of integration and is widely used in a large scale integrated circuit as a semiconductor memory device, is provided. Next, the protective layer 114 is preferably formed on the silicon wafer on which the P-type MOS is formed to a thickness of about 1 to 2 m. The protective layer 114 is made of a passivation phosphosilicate glass made by diffusing phosphorus on the surface of the silicon oxide film (SiO 2 ).
다음에는, 보호층(114) 위에 질화규소(Si3N4)층인 식각방지층(116)을 약 1,000 내지 2,000Å 정도의 두께로 증착 시킨다. 식각방지층(116)은 박막을 증착시키는 저압화학기상증착(Low Pressure CVD; LPCVD) 공정을 이용하여 증착시킨다. 즉, 저압(200∼700mTorr)의 반응용기 내에서 열 에너지에 의한 화학 반응을 이용하여 보호층(114) 위에 질화물 층을 증착시킴으로써 식각방지층(116)을 형성한다.Next, the etch stop layer 116, which is a silicon nitride (Si 3 N 4 ) layer, is deposited on the protective layer 114 to a thickness of about 1,000 to 2,000 kPa. The etch stop layer 116 is deposited using a low pressure chemical vapor deposition (LPCVD) process in which a thin film is deposited. That is, the etch stop layer 116 is formed by depositing a nitride layer on the protective layer 114 using a chemical reaction by thermal energy in a low pressure (200 to 700 mTorr) reaction vessel.
식각방지층(116)이 증착된 후에는, 희생층(118)을 증착 시킨다. 희생층(118)은 박막형 광로조절 장치 모듈을 형성하기 위한 적층을 용이하게 하는 기능을 수행하며, 적층이 완료된 후에는 플루오르화 수소(HF) 용액에 의해서 제거된다. 희생층(118)은 고농도의 PSG이며, 대기압화학기상증착(Atmospheric Pressure CVD; APCVD) 공정을 이용하여 약 1 내지 3㎛ 정도의 두께로 형성된다. 즉, 대기압(760mmTorr)하의 반응 용기 내에서 열 에너지에 의한 화학 반응을 이용하여 희생층(118)을 증착시킨다. 한편, 희생층(118)은 P-MOS가 형성된 액티브매트릭스(112)의 표면을 덮고 있으므로, 표면의 평탄도가 매우 안 좋다. 따라서, 알코올-기지 솔벤트에 혼합된 실록산 또는 실리케이트로 이루어진 스핀 온 글래스(SOG)를 이용하여 희생층(118) 표면을 평탄화하거나, 또는 화학기계적연마(CMP)를 이용하여 희생층(118) 표면을 평탄화한다. 바람직하게는, CMP 공정을 이용하여 희생층(118) 표면을 평탄화시킨 후 스크러빙 처리를 수행한다.After the etch stop layer 116 is deposited, the sacrificial layer 118 is deposited. The sacrificial layer 118 serves to facilitate lamination for forming the thin film type optical path control device module, and is removed by hydrogen fluoride (HF) solution after lamination is completed. The sacrificial layer 118 is a high concentration of PSG, and is formed to a thickness of about 1 to 3 μm using an Atmospheric Pressure CVD (APCVD) process. That is, the sacrificial layer 118 is deposited using a chemical reaction by thermal energy in a reaction vessel under atmospheric pressure (760 mmTorr). Meanwhile, since the sacrificial layer 118 covers the surface of the active matrix 112 on which the P-MOS is formed, the surface flatness is very poor. Accordingly, the surface of the sacrificial layer 118 may be planarized using spin on glass (SOG) made of siloxane or silicate mixed with an alcohol-based solvent, or the surface of the sacrificial layer 118 may be cleaned using chemical mechanical polishing (CMP). Flatten. Preferably, the surface of the sacrificial layer 118 is planarized using a CMP process, and then scrubbing is performed.
다음으로는, 건식식각 공정 또는 습식식각 공정을 이용하여 희생층(118)을 패터닝하여 지지부 형성 위치를 만든다. 즉, 예를 들어 플루오르화 수소(HF) 용액과 같은 에칭 용액을 이용하여 희생층(118)을 식각하거나, 또는 플라즈마나 이온빔을 이용하여 희생층(118)을 식각하여 지지부의 형성 위치를 만든다.Next, the sacrificial layer 118 is patterned using a dry etching process or a wet etching process to form a support forming position. That is, the sacrificial layer 118 is etched using an etching solution such as, for example, hydrogen fluoride (HF) solution, or the sacrificial layer 118 is etched using plasma or an ion beam to form a formation position of the support.
그런 후에는, 질화규소로 이루어진 멤브레인(120)을 약 0.1∼1.0㎛ 정도의 두께로 형성한다. 멤브레인(120)은 식각방지층(116)의 형성 방법과 유사하게 저압화학기상증착(LPCVD) 공정을 이용하여 증착시킨다. 이때, 저압의 반응용기 내에서 반응성 가스의 비(ratio)를 시간별로 변화시키면서 멤브레인(120)을 형성함으로써, 박막형 광로조절 장치의 스트레스(stress)를 조절한다.Thereafter, the membrane 120 made of silicon nitride is formed to a thickness of about 0.1 to 1.0 mu m. The membrane 120 is deposited using a low pressure chemical vapor deposition (LPCVD) process similar to the method of forming the etch stop layer 116. At this time, by forming the membrane 120 while changing the ratio of the reactive gas by time in the low-pressure reaction vessel, the stress of the thin film type optical path control device is controlled.
멤브레인(120)을 형성한 후에는, NH4F와 HF가 혼합된 화학물질로서 산화물 식각에 주로 사용되는 완충된 산화물 식각제를 사용하여 멤브레인(120) 표면을 세정한다. 다음에는, 고온 스퍼터링 공정을 이용하여 백금(Pt) 또는 백금(Pt)/탄탈륨(Ta)을 멤브레인(120)상에 약 500 내지 2,000Å의 두께만큼 증착 시킨다. 그 결과, 신호전극인 하부전극(122)이 형성된다.After the membrane 120 is formed, the surface of the membrane 120 is cleaned using a buffered oxide etchant, which is mainly used for etching oxides, as a mixed chemical of NH 4 F and HF. Next, platinum (Pt) or platinum (Pt) / tantalum (Ta) is deposited on the membrane 120 by a thickness of about 500 to 2,000 mW using a high temperature sputtering process. As a result, the lower electrode 122, which is a signal electrode, is formed.
하부전극(122)을 형성한 후에는, 하부전극(122)을 각각의 화소별로 분리하기 위해서, 포토레지스트(134)를 도포하여 하부전극(122)을 건식 에칭한 후 패터닝한다. 하부전극(122)을 패터닝한 후에는, 멤브레인(120)을 화소 형상으로 패터닝 한다.After the lower electrode 122 is formed, in order to separate the lower electrode 122 by each pixel, a photoresist 134 is applied to dry-etch the lower electrode 122 and then patterned. After the lower electrode 122 is patterned, the membrane 120 is patterned into a pixel shape.
이와 같이 패터닝이 완료된 후에는, 완전한 비어홀(128)을 형성하기 위하여 비어홀(128)의 형성 위치에서, 멤브레인(120), 식각방지층(116) 및 보호층(114)을 상기와 같은 방식으로 순차적으로 식각한다. 식각이 종료되어 비어홀(128)이 형성되면, 비어홀(128) 내부에 포토레지스트(PR)를 도포함이 없이, 통상적인 전기 도금법(electroplating)이나 무전해 도금법(electroless plating)을 이용하여 비어홀(128) 내부를 도금한다.After the patterning is completed, the membrane 120, the etch stop layer 116, and the protective layer 114 are sequentially disposed in the same manner as described above at the position where the via holes 128 are formed to form the complete via holes 128. Etch it. When the etching is completed and the via hole 128 is formed, the via hole 128 may be formed using conventional electroplating or electroless plating without including photoresist PR inside the via hole 128. ) Plate inside.
먼저, 전기 도금법을 이용하는 경우에 대하여 설명한다.First, the case where the electroplating method is used is demonstrated.
전기 도금법을 이용하는 경우에는, 비어홀(128)을 형성시킨 실리콘 웨이퍼(이하, 실리콘 웨이퍼라 칭함)를 전해욕 내에 침지한 후에 텅스텐(W) 재질의 드레인패드(132)를 도금 음극으로 취하고, 전해욕 내에 구리(Cu) 또는 니켈(Ni)을 침지하여 도금 양극으로 취한 후에, 상기 도금 음극과 상기 도금 양극에 전류를 인가하여 구리(Cu) 또는 니켈(Ni)을 이온화시켜서 비어홀(128) 내부에 전착시킨다.In the case of using the electroplating method, after immersing a silicon wafer (hereinafter referred to as a silicon wafer) on which the via hole 128 is formed in an electrolytic bath, the drain pad 132 made of tungsten (W) is taken as a plating cathode, and the electrolytic bath is used. After immersing copper (Cu) or nickel (Ni) in the plating anode and taking it as a plating anode, current is applied to the plating cathode and the plating anode to ionize copper (Cu) or nickel (Ni) to electrodeposit the inside of the via hole 128. Let's do it.
이 때, 비어홀(128) 내에서 균일 전착성을 제공하고 피복력을 증대시키기 위해서, 도금 양극과 도금 음극과의 거리를 일정하게 유지한다. 즉, 비어홀(128) 내의 움푹한 곳은 보조 양극을 사용하고 예각부는 보조 음극 또는 차폐를 행하여, 비어홀(128) 내의 전류 밀도를 고르게 유지한다. 한편, 도금 양극으로 사용되는 구리(Cu) 또는 니켈(Ni)은 균일해야 하고 슬러지 생성이 적어야 하며, 전류 효율이 좋고 양극 용해에 대한 전류 밀도가 커야 한다.At this time, the distance between the plated anode and the plated cathode is kept constant to provide uniform electrodeposition in the via hole 128 and to increase the covering force. That is, the depression in the via hole 128 uses an auxiliary anode, and the acute portion performs an auxiliary cathode or shielding to maintain the current density evenly in the via hole 128. On the other hand, copper (Cu) or nickel (Ni) used as a plated anode should be uniform, have low sludge production, good current efficiency and high current density for anode melting.
다음으로, 무전해 도금법(화학 도금법)을 이용하는 경우에 대하여 설명한다. 통상적으로, 무전해 도금법은 형상이 불규칙한 면에 도금을 균일하게 수행할 수 있다. 무전해 도금법은 위에서 언급한 전기 도금법과는 달리, 전원을 이용하지 않고 전기 화학적인 산화환원 작용을 이용하여, 비어홀(128) 내에 구리(Cu) 또는 니켈(Ni)을 환원 석출시킨다.Next, the case where the electroless plating method (chemical plating method) is used is demonstrated. In general, the electroless plating method can uniformly perform plating on the irregular surface. The electroless plating method, unlike the electroplating method mentioned above, reduces and precipitates copper (Cu) or nickel (Ni) in the via hole 128 by using an electrochemical redox effect without using a power source.
이를 보다 상세하게 설명하면, 비어홀(128) 내에 도금하려는 구리(Cu) 또는 니켈(Ni)의 밀착도를 향상시키기 위해서, 기계적인 방법과 화학적인 방법을 이용하여 실리콘 웨이퍼의 표면 상태를 거칠게 만든다. 그런 후에는, 실리콘 웨이퍼를 감수성부여 처리(sensitizing) 용액 내에 침지하여 비어홀(128) 내에 환원제로 쓰이는 소정의 금속 이온을 흡착시킨다. 예를 들어, 감수성 부여 처리 용액으로 널리 통용되고 있는 염화 제1주석 용액(SnCl2) 내에 실리콘 웨이퍼를 침지하여 비어홀(128) 내에 환원제인 Sn2+이온을 흡착시킨다. 다음에는, 실리콘 웨이퍼를 구리(Cu) 또는 니켈(Ni)의 염 용액 내에 침지시킨다. 그러면, 비어홀(128) 내에 흡착되어 있던 Sn2+이온에 의해서, 구리(Cu) 또는 니켈(Ni)이 비어홀(128) 내에 환원 석출된다.In more detail, in order to improve the adhesion of copper (Cu) or nickel (Ni) to be plated in the via hole 128, the surface state of the silicon wafer is roughened using a mechanical method and a chemical method. Thereafter, the silicon wafer is immersed in a sensitizing solution to adsorb predetermined metal ions used as reducing agents in the via holes 128. For example, a silicon wafer is immersed in a stannous chloride solution (SnCl 2 ), which is commonly used as a solution for imparting sensitivity, to adsorb Sn 2+ ions as a reducing agent in the via hole 128. Next, the silicon wafer is immersed in a salt solution of copper (Cu) or nickel (Ni). Then, copper (Cu) or nickel (Ni) is reduced and precipitated in the via hole 128 by Sn 2+ ions adsorbed in the via hole 128.
이와 같이, 전기 도금법 또는 무전해 도금법을 이용하여 비어홀(128) 내에 도전성 재료(136)로서 구리(Cu) 또는 니켈(Ni)을 충전시킴으로써, 드레인패드(132)와 하부전극(122)이 전기적으로 연결된다. 드레인패드(132)와 하부전극(122)을 전기적으로 연결시키는 비어콘택(130)을 형성한 후에는, 리프트-오프(lift-off) 방법을 이용하여 변형부(124)를 증착시킨다. 즉, 포토레지스트(PR)를 도포한 후, 졸-겔(Sol-Gel)법, 스퍼터링 또는 화학기상증착(CVD) 방법을 이용하여 압전 세라믹 또는 전왜 세라믹을 약 0.1 내지 1㎛의 두께로 적층하여 변형부(124)를 형성한다. 예를 들면, 압전 세라믹인 BaTiO3, Pb(Zr, Ti)O3또는 (Pb, La)(Zr, Ti)O3를 증착시키거나, 전왜 세라믹인 Pb(Mg, Nb)O3를 증착시킨다. 바람직하게는, PZT(Pb(Zr, Ti)O3)를 약 0.4㎛의 두께로 적층하여 변형부(124)를 형성한다.As such, by filling the via hole 128 with copper (Cu) or nickel (Ni) using the electroplating method or the electroless plating method, the drain pad 132 and the lower electrode 122 are electrically connected to each other. Connected. After forming the via contact 130 that electrically connects the drain pad 132 and the lower electrode 122, the deformable portion 124 is deposited using a lift-off method. That is, after the photoresist (PR) is applied, the piezoelectric ceramic or electro-distortion ceramic is laminated to a thickness of about 0.1 to 1㎛ by using a sol-gel method, sputtering or chemical vapor deposition (CVD) method Deformation portion 124 is formed. For example, BaTiO 3 , Pb (Zr, Ti) O 3 or (Pb, La) (Zr, Ti) O 3 , which is a piezoelectric ceramic, is deposited, or Pb (Mg, Nb) O 3 , which is a totally ceramic, is deposited. . Preferably, PZT (Pb (Zr, Ti) O 3 ) is laminated to a thickness of about 0.4 μm to form the deformation part 124.
다음에는, 도포된 포토레지스트(PR)를 제거한 후, 급속열처리 방법으로 열처리하여 상변이시킨다. 그런 후에, 액츄에이터(140)의 반사도를 높이기 위해서, 리프트-오프 방법을 이용하여 변형부(124)상에 상부전극(126)을 적층한다. 즉, 스퍼터링 공정이나 증착공정을 이용하여 변형부(124)의 표면상에 반사도가 좋은 알루미늄(Al)이나 백금(Pt)을 약 500 내지 2,000Å의 두께로 증착시킨다. 그 결과, 공통전극인 상부전극(126)이 형성된다.Next, after the applied photoresist (PR) is removed, it is subjected to heat treatment by a rapid heat treatment method to cause phase shift. Thereafter, in order to increase the reflectivity of the actuator 140, the upper electrode 126 is stacked on the deformable portion 124 using a lift-off method. That is, aluminum (Al) or platinum (Pt) having good reflectivity is deposited on the surface of the deformable portion 124 to a thickness of about 500 to 2,000 mW using a sputtering process or a deposition process. As a result, an upper electrode 126 that is a common electrode is formed.
이와 같은 단계를 거쳐서 박막형 광로조절 장치(100)의 적층이 완료되면, P-MOS 회로의 전기적인 특성을 위해서 스퍼터링 공정을 이용하여 실리콘 웨이퍼의 뒷면, 즉 액티브매트릭스(112)의 하면에 Pt/Ta 등의 금속 박막을 형성한다. 그 결과, 오믹 콘택이 형성된다. 다음에는, 장치를 보호하기 위하여 멤브레인(120)까지 화소 형상으로 패터닝된 기판의 전면에 포토레지스트(PR)를 도포한 후, 추후의 TCP 본딩(bonding)을 위하여 원하는 형상으로 실리콘 기판을 잘라낸다. 이 경우, 기판을 완전히 잘라 내는 것이 아니라, 후속 공정을 위하여 3분의 1정도의 두께까지만 잘라낸다.After the stacking of the thin film type optical path control apparatus 100 through the above steps, Pt / Ta is formed on the back surface of the silicon wafer, that is, on the lower surface of the active matrix 112 using a sputtering process for electrical characteristics of the P-MOS circuit. Metal thin films, such as these, are formed. As a result, ohmic contact is formed. Next, in order to protect the device, the photoresist PR is applied to the entire surface of the substrate patterned in a pixel shape up to the membrane 120, and then the silicon substrate is cut into a desired shape for later TCP bonding. In this case, the substrate is not cut out completely, but only up to one third of the thickness for subsequent processing.
다음에는, TCP와의 연결을 위한 TMA 패널 패드를 노출시키기 위해서, 패드부위의 희생층(118), 식각방지층(116), 보호층(114)을 건식 에칭한다. 한편, 희생층(118) 제거시에는 장치에 손상을 주지 않기 위하여 포토레지스트(PR)를 도포한다. 그 후, 불화수소(HF) 증기를 이용하여 희생층(118)을 제거한다. 끝으로, 박막형 광로조절 장치가 형성된 기판을 원하는 형상으로 완전히 잘라낸 후, TCP와 TMA 패널패드를 연결하여 박막 광로조절 장치(100)의 모듈을 제조한다.Next, the dry etching of the sacrificial layer 118, the etch stop layer 116, and the protective layer 114 on the pad portion to expose the TMA panel pad for the connection with the TCP. On the other hand, when removing the sacrificial layer 118 is applied to the photoresist (PR) in order not to damage the device. Thereafter, the sacrificial layer 118 is removed using hydrogen fluoride (HF) vapor. Finally, after completely cutting the substrate on which the thin film type optical path control device is formed into a desired shape, a module of the thin film optical path control device 100 is manufactured by connecting a TCP and a TMA panel pad.
이상에서 설명한 바와 같이, 본 발명에 따른 광로조절 장치에서는, 액티브매트릭스(112)의 드레인패드(132)와 하부전극(122)을 전기적으로 연결시키기 위한 비어콘택(130)을 형성하는데 있어서, 비어홀(128) 내부에 포토레지스트(PR)를 도포함이 없이, 하부전극(122)의 재료로 채용 가능한 구리(Cu) 또는 니켈(Ni)을 통상적인 전기 도금법이나 무전해 도금법을 이용하여 비어홀(128) 내부에 도금한다. 따라서, 포토레지스트(PR)에 네가티브 슬로프(Sn)를 주기 위한 포토리쏘그래피 공정이 불필요해지므로, 박막형 광로조절 장치의 전체적인 제조 공정을 단순화할 수 있다. 또한, 비어홀(128)의 기하학적인 형상에 관계없이 도전성 금속을 비어홀(128) 내에 충전시킬 수 있으므로, 크기가 작은 비어홀(128) 내부에 증착되는 도전성 재료(136)의 접착성 및 전기적인 접촉성이 향상되고, 비등방성 식각에 따른 표면 요철을 제거시킬 수 있고, 하부전극(122)과 드레인패드(132) 사이에 신뢰성 있는 전기적 접촉이 달성된다.As described above, in the optical path control apparatus according to the present invention, in forming the via contact 130 for electrically connecting the drain pad 132 and the lower electrode 122 of the active matrix 112, the via hole ( 128. Without the photoresist PR therein, copper (Cu) or nickel (Ni), which may be employed as the material of the lower electrode 122, may be used for the via hole 128 using a conventional electroplating method or an electroless plating method. Plate inside. Therefore, the photolithography process to give a negative slope (S n) in the photoresist (PR) becomes unnecessary, it is possible to simplify the overall manufacturing process of the thin-film optical path control device. In addition, since the conductive metal can be filled in the via hole 128 irrespective of the geometric shape of the via hole 128, the adhesiveness and electrical contact of the conductive material 136 deposited inside the small via hole 128. This improves and eliminates surface irregularities due to anisotropic etching, and reliable electrical contact is achieved between the lower electrode 122 and the drain pad 132.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the above has been described with reference to the preferred embodiment of the present invention, those skilled in the art various modifications and changes of the present invention without departing from the spirit and scope of the present invention described in the claims below I can understand that you can.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960064442A KR100233996B1 (en) | 1996-12-11 | 1996-12-11 | Light path apparatus with advanced via contact |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960064442A KR100233996B1 (en) | 1996-12-11 | 1996-12-11 | Light path apparatus with advanced via contact |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980046149A KR19980046149A (en) | 1998-09-15 |
| KR100233996B1 true KR100233996B1 (en) | 1999-12-15 |
Family
ID=19487292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960064442A KR100233996B1 (en) | 1996-12-11 | 1996-12-11 | Light path apparatus with advanced via contact |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100233996B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03200343A (en) * | 1989-12-27 | 1991-09-02 | Tanaka Denshi Kogyo Kk | Method of forming solder bump |
| KR960001812A (en) * | 1994-06-30 | 1996-01-25 | 배순훈 | Manufacturing method of optical path control device |
-
1996
- 1996-12-11 KR KR1019960064442A patent/KR100233996B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03200343A (en) * | 1989-12-27 | 1991-09-02 | Tanaka Denshi Kogyo Kk | Method of forming solder bump |
| KR960001812A (en) * | 1994-06-30 | 1996-01-25 | 배순훈 | Manufacturing method of optical path control device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980046149A (en) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990004774A (en) | Manufacturing method of thin film type optical path control device | |
| KR100233996B1 (en) | Light path apparatus with advanced via contact | |
| KR100201824B1 (en) | Method of forming an improved via contact of the thin film actuated mirror array | |
| KR100201832B1 (en) | Optical path controller with homogeneous stress distribution and the production method thereof | |
| KR100255752B1 (en) | Manufacturing method of tma | |
| KR100256789B1 (en) | Method for manufacturing thin flim actuated mirror array | |
| KR100201823B1 (en) | Optical path controller with homogeneous stress distribution and the production method trereof | |
| KR100271002B1 (en) | Method for manufacturing thin flim actuatred mirror array | |
| KR100256874B1 (en) | Manufacturing method for thin flim actuated mirror array | |
| KR100278068B1 (en) | Thin film actuated mirror array and method for manufacture thereof | |
| KR100251114B1 (en) | Manufacturing method of ama | |
| KR100208690B1 (en) | Thin film actuated mirror array having an enhanced reflective power and method of producing thereof | |
| KR100267467B1 (en) | Fabricating method for actuated mirror arrays | |
| KR100283529B1 (en) | Thin Film Fluorescence Control System | |
| KR100258104B1 (en) | A method for fabricating actuated mirror arrays | |
| KR100256873B1 (en) | Manufacturing method for thin flim actuated mirror array | |
| KR0159415B1 (en) | Method for fabricating optical projection system | |
| KR100212538B1 (en) | A fabrication method of thin film actuated mirror array | |
| KR19990034633A (en) | Manufacturing method of thin film type optical path control device | |
| KR20000004135A (en) | Method for manufacturing a thin film actuated mirror array | |
| KR19990005344A (en) | Thin Film Type Light Path Regulator | |
| KR19990035313A (en) | Manufacturing method of thin film type optical path control device | |
| KR19990004776A (en) | Manufacturing method of thin film type optical path control device | |
| KR19980023294A (en) | Manufacturing method of thin film type optical path control device | |
| KR19990085597A (en) | Manufacturing method of thin film type optical path control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040825 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |