KR100231797B1 - 쇼트키 장벽 다이오드 - Google Patents

쇼트키 장벽 다이오드 Download PDF

Info

Publication number
KR100231797B1
KR100231797B1 KR1019960035133A KR19960035133A KR100231797B1 KR 100231797 B1 KR100231797 B1 KR 100231797B1 KR 1019960035133 A KR1019960035133 A KR 1019960035133A KR 19960035133 A KR19960035133 A KR 19960035133A KR 100231797 B1 KR100231797 B1 KR 100231797B1
Authority
KR
South Korea
Prior art keywords
layer
schottky barrier
barrier diode
semiconductor layer
anode electrode
Prior art date
Application number
KR1019960035133A
Other languages
English (en)
Other versions
KR970013149A (ko
Inventor
도모야스 미야타
고이치 사카모토
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR970013149A publication Critical patent/KR970013149A/ko
Application granted granted Critical
Publication of KR100231797B1 publication Critical patent/KR100231797B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

개선된 항복 특성을 갖는 쇼트키 장벽 다이오드는 n+반도체층과, n+반도체층 위에 형성된 n_반도체층을 갖는다.
n_반도체층은 메사부를 형성하도록 배열된다. 절연층은 메사부의 상면을 노출하도록 형성된다. 캐소드 전극은 n+층과 전기적으로 연결되는 반면, 애노드 전극은 노출된 면과 메사부의 측면에 형성된다. 플라즈마 처리층은, 적어도 메사부의 측면의 일부로부터 내측으로 연장되도록 n_반도체층에 형성되어 있다.

Description

쇼트키 장벽 다이오드
본 발명은 쇼트키 장벽 다이오드에 관한 것으로서, 더욱 상세하게는 높은 항복 전압(breakdown voltage)을 갖는 쇼트키 장벽 다이오드에 관한 것이다.
도 1은 종래의 쇼트키 장벽 다이오드(51)의 구조를 나타낸다. 이러한 쇼트키 장벽 다이오드(51)에 있어서, n+층(1)의 표면상에 n-층(2)이 형성되어 있는 GaAs기판(3)의 n-층(2)상에 직접 애노드 전극(4)이 형성되어 있다. 그리고 캐소드 전극(5)이 n+층(1) 상에 형성되어 있다. 애노드 전극(4)과 캐소드 전극(5)에 걸쳐서 역방향 바이어스 전압이 인가되면, 공핍 영역(6)이 n-층(2)내에서 애노드 전극(4)으로부터 n-층(2)과 n+층(1)간의 경계면을 향하여 넓어지므로, 애노드 전극(4)과 캐소드 전극(5) 사이에서 전류가 흐르는 것을 방지한다. 한편, 애노드 전극(4)과 캐소드 전극(5) 사이에 순방향 바이어스 전압이 인가되면, 애노드 전극(4)과 n-층(2)간의 쇼트키 접합이 순방향으로 바이어스된다. 따라서, 전류는 n-층(2)내에서 공핍 영역을 형성하는 일 없이 애노드 전극(4)과 캐소드 전극(5) 사이를 흐른다. 이에 따라, 쇼트키 장벽 다이오드(51)는 정류 특성을 나타낸다.
도 1에 나타낸 구조를 갖는 쇼트키 장벽 다이오드(51)에 있어서, 역 바이어스 전압을 인가함으로써 애노드 전극(4)의 가장자리에 가까운 n-층(2)의 가장자리부(4a)에 전계 집중을 일으키고 있다. 따라서, 가장자리부(4a)에 있어서의 파멸적인 항복현상은 낮은 역방향 바이어스 전압에서 발생하기 쉬우며 이 때문에 다이오드(51는 파괴된다. n-층(2)의 가장자리부(4a)에 발생하는 전계는, n-층(2)과 수직인 방향의 성분 v 뿐만 아니라 n-층(2)과 평행한 방향의 성분 h (프린징 성분:fringing component)을 포함하고 있어서 가장자리부(4a)에 있어서의 전계의 집중을 증가시킨다고 판단된다.
따라서, 본 발명은 종래의 쇼트키 다이오드와 관련된 상술한 문제점을 극복하기 위한 것으로서 더 높은 항복 전압을 얻을 수 있는 구조를 갖는 쇼트키 다이오드를 제공한다.
본 발명의 한 구체예에 의한 쇼트키 장벽 다이오드는, n+반도체층 및 이 n+반도체층상에 형성된 n-반도체층을 포함한다. n-반도체층은 하면과, 이 하면으로부터 돌출하는 메사부와, 상면, 및 측면을 가진다. 절연층은 적어도 측면과 상면의 외주에 형성된다. 애노드 전극은 절연층으로 덮여진 외주 이외의 상면의 일부와 절연층에 형성되며, 애노드 전극은 n-층과 쇼트키 접촉하고 있다. 캐소드 전극은 n+반도체층에 형성된다. 플라즈마 처리층은, 적어도 메사부의 측면의 일부로부터 n-반도체층의 내측을 향하여 연장하도록 n-반도체층내에 형성되어 있다.
본 발명의 다른 특징 및 장점은 첨부된 도면을 참조한 하기 설명으로부터 확실해 질 것이다.
본 발명을 예증하기 위하여 바람직한 몇가지 형태를 도면에 나타내었으나, 본 발명은 도시된 구체적인 배열이나 수단에 한정되는 것이 아니라는 것을 알 것이다.
도 1은 종래의 쇼트키 장벽 다이오드의 구조를 나타낸 단면도이다.
도 2는 본 발명의 한 구체예에 의한 쇼트키 장벽 다이오드의 구조를 나타낸 단면도이다.
도 3a 내지 3f는 상기 쇼트키 장벽 다이오드의 제조공정을 설명하는 도이다.
도 4는 플라즈마 처리층을 갖지 않는 것을 제외하고는 도 2에 나타낸 쇼트키 장벽 다이오드와 유사한 쇼트키 장벽 다이오드의 부분 확대 단면도이다.
도 5는 플라즈마 처리층이 형성되지 않은 것을 제외하고 도 2에 나타낸 쇼트키 장벽 다이오드와 동일한 구조를 갖는 도 4의 쇼트키 장벽 다이오드에 형성된 공핍 영역을 나타낸 단면도이다.
도 6은 본 발명에 의한 쇼트키 장벽 다이오드에 형성된 공핍 영역을 나타낸 단면도이다.
도 7은 다른 형태의 플라즈마 처리층을 갖는 쇼트키 장벽 다이오드를 나타낸 단면도이다.
도 8은 또 다른 형태의 플라즈마 처리층을 갖는 쇼트키 장벽 다이오드를 나타낸 단면도이다.
이하, 본 발명의 몇가지 구체예를 도면을 참조하여 상세히 설명하겠다.
도 2는 본 발명의 한 구체예에 의한 쇼트키 장벽 다이오드(52)의 횡단면도이다. 쇼트키 장벽 다이오드(52)는 GaAs기판(3)을 포함한다. GaAs기판(3)은 n+층(1)과, n+층(1)상에 배치된 n-층(2)을 포함한다. n-층(2)은 메사부(7)의 하면(23)으로부터 메사부(7)의 상면(22)까지 위쪽을 향하여 돌출하는 메사부(7)를 갖는다. 메사부(7)는 원형상, 직사각형 형상 등의 어떤 형태로도 형성될 수 있다. 메사부(7)의 상면(22)은 메사부(7)의 하면(23)보다 더 작다. 왜냐하면, 메사부(7)의 측면(단차부라고도 함)(24)은 하면(23)에 관하여 약 10도 내지 80도의 범위에서 비스듬히 경사진다.
질화막과 같은 절연막(8)은 상면(22)의 중심부가 노출되도록 하면(23)과, 측면(24) 및 상면(22)의 외주에 형성된다. 애노드 전극(4)은 상면(22)의 중심부 및 측면 위에 형성된다. 애노드 전극(4)은 하면(23) 상의 한 지점까지 연장되어도 된다. 또한, 캐소드 전극(5)은 n+층(1)의 저면에 형성된다. 캐소드 전극(5)이 n+층(1)과 옴접촉하고 있는 반면, 애노드 전극(4)은 n-층(2)과 쇼트키 접촉하고 있다. 쇼트키 장벽 다이오드의 주요 기능은 애노드 전극(4)과 n-층(2)간의 쇼트키 접합으로부터 이끌어낼 수 있다.
도 2에 나타낸 바와 같이, 플라즈마 처리층(9)은 상면(22)의 외주, 측면(24), 및 하면(23)로부터 n-층(2)의 내측을 향하여 연장하도록 n-층(2)에 형성되어 있다. 플라즈마 처리층(9)의 단(25)은, 절연막(8)의 단(26)보다 상면(22)의 중심에 더 가까이 위치하고 있다. 플라즈마 처리층(9)의 두께는 약 100nm 이하, 더욱 바람직하게는 약 50nm 이하가 바람직하다. 플라즈마 처리층(9)은 약 0.6 내지 0.8eV의 표면 준위를 가지며, 약 1×1014㎝-3의 농도를 갖는다.
쇼트키 장벽 다이오드(52)는 하기의 공정에 의해 제조할 수 있다. 도 3a에 나타낸 바와 같이, GaAs로 이루어진 n-층(2)은 분자선 에피택셜 성장법, 메탈 유기 화학 증기 증착법 등에 의해 GaAs로 이루어진 n+층(1)상에 에피택셜 성장되어 GaAs기판(3)을 형성한다. GaAs기판(3)은 웨트 에칭법에 의해 에칭되어 n-층(2)상에 메사부(7)를 형성한다(도 3b). 측면의 경사의 정도는 에칭제의 종류, 에칭 온도 등을 선택함으로써 조절할 수 있다.
상면(22)의 중심부에 마스크층(13)을 형성한 후, GaAs기판(3)의 상면에 O2(산소), Ar(아르곤), N2(질소) 등을 포함할 수 있는 가스로부터 생성되는 플라즈마를 조사한다. 플라즈마 처리는 쇼트키 특성을 열화시키지 않도록 선택된 수십 와트 내지 수백 와트의 범위내에서 전력을 사용하는 것이 바람직하다. 예를 들면, GaAs기판(3)은 하기 조건하에서 O2플라즈마가 조사될 수 있다.
O2흐름비: 10sccm
압력: 100mTorr
RF 전력: 30W
셀프-바이어스: 90V
처리 시간: 30분
플라즈마 처리 결과, 플라즈마 처리층(9)은 약 50nm의 두께를 갖는 n-층(2)에 형성된다(도 3c). 플라즈마 처리시에 불순물종이 n-층(2)내에 도입되지 않도록 하는 것이 좋다. 따라서, 플라즈마 처리층(9)의 불순물 농도는 n-층(2)의 나머지 부분의 불순물 농도와 실질적으로 동일하다.
마스크층(13)을 제거한 후, 메사부(7)를 갖는 n-층(2)의 전체 표면이 질화막 등과 같은 절연막(8)으로 덮여진다(도 3d). 그 후, 메사부(7)의 상면(22)의 중심부에 위치하는 절연막(8)의 면적은 플라즈마 처리층(9)의 일부를 포함하는 상면(22)의 중심부가 노출되도록 웨트 에칭에 의해 제거된다(도 3e).
그 후, 절연막(8)의 위로부터 메사부(7) 전체를 덮도록 하여 Ti/Pt/Au 등으로 이루어지는 애노드 전극(4)이 형성된다(도 3f). 또한 캐소드 전극(5)은 GaAs기판(3)(도 2)의 저면측에 직접 형성된다(도 2). 이렇게 하여, 쇼트키 장벽 다이오드(52)가 완성된다.
이제 본 발명에 의한 쇼트키 장벽 다이오드(52)의 작용을 플라즈마 처리층을 갖지 않는 것을 제외하고 도 2에 나타낸 것과 동일한 구조를 갖는 도 4 및 도 5에 나타낸 비교예의 쇼트키 장벽 다이오드(53)와 비교하여 설명하겠다.
도 4에 나타낸 바와 같이, 쇼트키 장벽 다이오드(53)의 애노드 전극(4)과 캐소드 전극(5)사이에 역방향 바이어스 전압이 인가되면, n-층(2)내에 있으며 애노드 전극(4)이 n-층(2)과 접촉하는 영역의 가장자리에 위치하는 점(11)에 있어서의 전계는, 수평 성분(프린지 성분;fringe component) h1 및 수직 성분 v1으로 분리된다. 상면(22)과 측면(24)의 교차점에 위치하는 n-층(2)의 점(28)에 있어서의 전계도 수평 성분(프린지 성분) h2와 수직 성분 v2로 분리된다. 도 4로부터 확실한 바와 같이, 수평 성분 h1 및 h2의 방향은 서로 마주보고 있으며, 수평 성분 h1은 수평 성분 h2를 상쇄한다. 이것은 n-층(2)의 점(11)에 있어서의 전계의 집중이 감소된다는 것을 의미한다. 절연막(8)은, 수평 성분 h1 및 h2가 효과적으로 상쇄되도록 메사부(7)의 상면(22)까지 약 3㎛ 이하(도 4에 있어서의 거리 X로 표시함) 연장된다. 이 경우에 있어서, 도 5에 나타낸 바와 같이, 공핍 영역(6)은 n-층(2)에서 만들어진다. 공핍 영역(6)은 애노드 전극(4)으로부터 n-층(2)까지 연장되지만, 공핍 영역(6)의 저면의 가장자리(10)는 n-층(2)을 가로질러서 완전히 연장되지 않으며 오히려 상측으로 휘어진다. 공핍 영역(6)의 저면의 가장자리(10)와 n-층(2)과 접촉하고 있는 애노드 전극(4)의 가장자리(11)사이의 거리를 더 짧게 함으로써, 가장자리(11)에 있어서의 전계의 집중이 커진다.
이러한 문제는 n-층(2)내에 플라즈마 처리층(9)을 갖는 쇼트키 장벽 다이오드(52)에 의하여 해결할 수 있다. 상술한 바와 같이, 플라즈마 처리층(9)은 약 0.6 내지 0.8eV의 표면 준위를 갖는다. 플라즈마 처리층(9)의 표면 준위는 전극, 즉 캐리어를 트랩(trap)할 수 있으며, 플라즈마 처리층(9)의 액티브 캐리어 농도를 감소시킬 수 있다. 따라서, 플라즈마 처리층(9)은 쉽게 공핍된다. 즉, 도 6에 나타낸 바와 같이, 역방향 바이어스 전압이 인가되면, 플라즈마 처리층(9)이 쉽게 공핍되기 때문에 공핍 영역(6)의 저면의 가장자리(10)는 하측으로 연장된다. 이렇게 하여 가장자리(10)와 n-층(2)과 접촉하고 있는 애노드 전극(4)의 가장자리(11)간의 거리가 커지므로, n-층(2)과 접촉하고 있는 애노드 전극(4)의 가장자리(11)에서의 전계의 집중이 더욱 완화되며, 쇼트키 장벽 다이오드(52)의 항복 전압이 향상된다.
예를 들면 쇼트키 장벽 다이오드(52)는 하기의 내역을 가질 수 있다.
GaAs기판(3)의 두께: 200㎛
n-층(2)의 두께: 10㎛
n-층(2)의 캐리어 농도: 2.3×1015㎝-3
메사부(7)의 높이: 0.5∼2.0㎛
애노드 전극(4)(n-층(2)과 접촉해 있는 영역): 0.4㎜×0.4㎜
이 경우에 있어서, 항복 전압은 110볼트에 달하는 정도로 높아질 수 있으며, 이것은 도 1에 나타낸 구조를 갖는 쇼트키 장벽 다이오드(51)에 비하여 항복전압이 수십 볼트 증가하고, 플라즈마 처리층을 갖지 않지만 도 2에 나타낸 것과 동일한 구조를 갖는 도 4 및 도 5의 쇼트키 장벽 다이오드(53)에 비하여 항복 전압이 10볼트 이상 증가한다는 것이 확인되어 있다.
상술한 쇼트키 장벽 다이오드(52)에 있어서, 플라즈마 처리층(9)은 메사부(7)의 상면(22)의 중심부에는 형성되어 있지 않다. 그러나, 도 7에 나타낸 바와 같이, 쇼트키 장벽 다이오드(54)에 있어서, 플라즈마 도포층(9)은 n-층(2)의 전체 표면으로부터 그 내측을 향하여 n-층(2)에 형성되어도 있어도 된다. n-층(2)의 전체 표면에 걸쳐서 플라즈마 처리층(2)을 형성함으로써 플라즈마 처리를 하는 동안 n-층(2)을 부분적으로 마스킹할 필요가 없으며, 이렇게 하여 플라즈마 처리 단계가 단순화되게 된다.
또는, 도 8에 나타낸 바와 같이, 쇼트키 장벽 다이오드(55)에 있어서, 플라즈마 처리가 단지 메사부(7)의 측면(24)의 하부로부터 메사부의 스커트부(하면(23)) 아래까지 n-층(2)상에 행해져 있다. 그러므로, 플라즈마 처리를 메사부(7)의 측면(24) 전체에 행하는 것이 필수적인 것은 아니며, 단지 측면(24)의 일부에 행하여도 된다. 더욱 구체적으로는, 실험에 의거하여 전계의 농도를 완화시키는데 가장 효과적이라고 판정된 n-층(2)과 접촉하고 있는 애노드 전극(4)의 가장자리(11)에 또는 그 근방의 위치에 플라즈마 처리를 행하는 것이 바람직하다. 예를 들면, 도 8에 나타낸 실시 형태와 같이 측면(24)의 하부에 플라즈마 처리를 실행하는 것이 바람직하다. 또한, 플라즈마 처리를 메사부(7)의 측면(24) 이외의 지역에 실행하여도 되는 것은 물론이다.
본 발명의 바람직한 구체예를 개시하였으나, 여기에 개시된 원리를 실행시키는 여러 가지 형태는 하기 청구범위의 범위내에서 고려된다. 따라서, 본 발명의 범위는 여기에 개시된 내용에 의하여 제한되어서는 아니된다는 것을 알 것이다.
본 발명에 의하면, 적어도 메사부의 측면의 일부에 형성된 플라즈마 처리층은, 역방향 바이어스 상태하에서 공핍되기 쉬우므로, 공핍 영역은 역방향 바이어스 상태하에서 애노드 전극아래에 평탄하게 형성된다. 따라서, 전계의 집중은 완화되며 항복 전압은 향상될 수 있다. 이렇게 하여 다이오드의 신뢰성을 향상시키는 것이 가능하다.
또한, 항복 특성은 종래 기술과 같은 정도로 유지할 수 있는 반면, 쇼트키 장벽 다이오드의 순방향 특성은 n-층을 더 얇게 하거나 n-층의 캐리어 농도를 증가시킴으로써 향상될 수 있다. 그 결과, 애노드 전극의 면적이 감소될 수 있어서 칩을 더 소형화할 수 있다. 또한, 칩의 크기의 감소는 한 장의 웨이퍼에서 생산되는 칩의 수를 증가시키며, 이에 따라 비용절감을 도모할 수 있다.

Claims (9)

  1. n+반도체층과,
    n+반도체층상에 형성되어 있으며, 또한 메사부의 하면으로부터 상면을 향하여 상측으로 돌출하는 메사부 및 상면과 하면 사이에 위치하는 측면을 갖는 n-반도체층과,
    적어도 측면 및 상면의 외주에 형성된 절연층과,
    상면의 외주내에 위치하는 상면의 중심부에 형성되어 있으며, n-층과 쇼트키 접촉하고 있는 애노드 전극 및
    n+반도체층상에 형성된 캐소드 전극을 포함하며,
    n-반도체층이 적어도 측면의 일부로부터 내측으로 연장하는 플라즈마 처리층을 더 포함하는 것을 특징으로 하는 쇼트키 장벽 다이오드.
  2. 제 1 항에 있어서, 상기 플라즈마 처리층이 메사부의 상기 하면에 더 형성된 것을 특징으로 하는 쇼트키 장벽 다이오드.
  3. 제 1 항에 있어서, 플라즈마 처리층이 메사부의 측면 및 상면의 전체에 형성된 것을 특징으로 하는 쇼트키 장벽 다이오드.
  4. 제 3 항에 있어서, 상기 플라즈마 처리층이 메사부의 상기 하면에 더 형성된 것을 특징으로 하는 쇼트키 장벽 다이오드.
  5. 제 1 항에 있어서, 플라즈마 처리층이 상기 애노드 전극에 인접하는 상기 상면의 일부에 더 형성된 것을 특징으로 하는 쇼트키 장벽 다이오드.
  6. 제 5 항에 있어서, 상기 플라즈마 처리층이 메사부의 상기 하면에 더 형성된 것을 특징으로 하는 쇼트키 장벽 다이오드.
  7. 제 1 항에 있어서, 상기 플라즈마 처리층이, 상기 애노드 전극이 상기 n-반도체층과 접촉하는 n-반도체층의 일부 가장자리에 있어서의 전계의 집중을 감소시키는 것을 특징으로 하는 쇼트키 장벽 다이오드.
  8. 제 1 항에 있어서, 적어도 메사부의 상면의 외주 및 측면에 형성된 절연층을 더 포함하며, 상기 애노드 전극이 상면의 상기 중심부로부터 상기 절연층까지 더 연장하는 것을 특징으로 하는 쇼트키 장벽 다이오드.
  9. 제 8 항에 있어서, 상기 플라즈마 처리층이, 상기 애노드 전극이 상기 절연층과 접촉하는 n-반도체층의 일부 가장자리에 있어서의 전계의 집중을 감소시키는 것을 특징으로 하는 쇼트키 장벽 다이오드.
KR1019960035133A 1995-08-25 1996-08-23 쇼트키 장벽 다이오드 KR100231797B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7240622A JPH0964381A (ja) 1995-08-25 1995-08-25 ショットキーバリアダイオード
JP7-240622 1995-08-25

Publications (2)

Publication Number Publication Date
KR970013149A KR970013149A (ko) 1997-03-29
KR100231797B1 true KR100231797B1 (ko) 1999-12-01

Family

ID=17062240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960035133A KR100231797B1 (ko) 1995-08-25 1996-08-23 쇼트키 장벽 다이오드

Country Status (5)

Country Link
US (1) US5672904A (ko)
EP (1) EP0762512B1 (ko)
JP (1) JPH0964381A (ko)
KR (1) KR100231797B1 (ko)
DE (1) DE69609268T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101461886B1 (ko) * 2013-09-10 2014-11-13 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051871A (en) * 1998-06-30 2000-04-18 The Whitaker Corporation Heterojunction bipolar transistor having improved heat dissipation
US7211824B2 (en) 2004-09-27 2007-05-01 Nitto Denko Corporation Organic semiconductor diode
JP2009004566A (ja) * 2007-06-21 2009-01-08 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
JP2009194225A (ja) * 2008-02-15 2009-08-27 Sumitomo Electric Ind Ltd ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法
KR101261928B1 (ko) 2011-11-07 2013-05-08 현대자동차주식회사 실리콘 카바이드 쇼트키 베리어 다이오드의 제조방법
DE102015101966B4 (de) * 2015-02-11 2021-07-08 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3849789A (en) * 1972-11-01 1974-11-19 Gen Electric Schottky barrier diodes
US3923975A (en) * 1973-10-09 1975-12-02 Cutler Hammer Inc Tantalum-gallium arsenide schottky barrier semiconductor device
FR2384356A1 (fr) * 1977-03-17 1978-10-13 Lignes Telegraph Telephon Composant hyperfrequence reciproque a semi-conducteur constituant une impedance variable a temps de reponse inferieur a 200 picosecondes
FR2460040A1 (fr) * 1979-06-22 1981-01-16 Thomson Csf Procede pour realiser une diode schottky a tenue en tension amelioree
CA1189634A (en) * 1981-09-11 1985-06-25 Yoshihito Amemiya Low-loss and high-speed diodes
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
DE69433738T2 (de) * 1993-09-07 2005-03-17 Murata Mfg. Co., Ltd., Nagaokakyo Halbleiterelement und Verfahren zur Herstellung desselben
JPH08139341A (ja) * 1994-11-11 1996-05-31 Murata Mfg Co Ltd ショットキ−バリアダイオ−ド
JP3058040B2 (ja) * 1995-01-18 2000-07-04 株式会社村田製作所 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101461886B1 (ko) * 2013-09-10 2014-11-13 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
US9236500B2 (en) 2013-09-10 2016-01-12 Hyundai Motor Company Schottky barrier diode and method for manufacturing schottky barrier diode

Also Published As

Publication number Publication date
EP0762512A1 (en) 1997-03-12
DE69609268T2 (de) 2000-11-30
US5672904A (en) 1997-09-30
JPH0964381A (ja) 1997-03-07
EP0762512B1 (en) 2000-07-12
KR970013149A (ko) 1997-03-29
DE69609268D1 (de) 2000-08-17

Similar Documents

Publication Publication Date Title
US10573762B2 (en) Vertical gallium nitride Schottky diode
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
US7851881B1 (en) Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
US7160747B2 (en) Methods of forming semiconductor devices having self aligned semiconductor mesas and contact layers
US6448102B1 (en) Method for nitride based laser diode with growth substrate removed
US7635892B2 (en) Semiconductor device
TWI416740B (zh) 氮化鎵異質結肖特基二極體
US5371400A (en) Semiconductor diode structure
US20060186506A1 (en) Schottky barrier diode and manufacturing method thereof
US6562706B1 (en) Structure and manufacturing method of SiC dual metal trench Schottky diode
KR100231797B1 (ko) 쇼트키 장벽 다이오드
US5306943A (en) Schottky barrier diode with ohmic portion
KR100212203B1 (ko) 쇼트키 장벽 다이오드
US6670688B2 (en) Semiconductor device including at least one schottky metal layer surrounding PN junction
US10276730B2 (en) Stacked Schottky diode
KR20230092792A (ko) 산화니켈-산화갈륨 pn 이종접합 형성 방법 및 그 방법으로 제조된 쇼트키 다이오드
JP4744682B2 (ja) ショットキーバリアダイオード
US5686753A (en) Schottky barrier diode having a mesa structure
JPH0629557A (ja) 半導体装置の製造方法
JPH0618280B2 (ja) ショットキバリア半導体装置
CN108701694B (zh) 高压碳化硅肖特基二极管倒装芯片阵列
JPH01266761A (ja) ショットキバリア半導体装置の製造方法
JPH0513753A (ja) シヨツトキーバリア半導体装置
JPH03120833A (ja) 縦型バイポーラトランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070823

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee