KR100227724B1 - Temporary semiconductor package including high density array external contact - Google Patents

Temporary semiconductor package including high density array external contact Download PDF

Info

Publication number
KR100227724B1
KR100227724B1 KR19960014780A KR19960014780A KR100227724B1 KR 100227724 B1 KR100227724 B1 KR 100227724B1 KR 19960014780 A KR19960014780 A KR 19960014780A KR 19960014780 A KR19960014780 A KR 19960014780A KR 100227724 B1 KR100227724 B1 KR 100227724B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
package
formed
base
semiconductor die
characterized
Prior art date
Application number
KR19960014780A
Other languages
Korean (ko)
Other versions
KR970060473A (en )
Inventor
알. 헴브레 데이비드
엠. 판워스 워렌
지. 우드 알렌
아크람 살만
Original Assignee
로데릭 더블류 루이스
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체 다이를 위한 임시 패키지를 제공한다. The present invention provides a temporary package for a semiconductor die. 임시 패키지는 종래 플라스틱 또는 세라믹 반도체 패키지와 동일한 아웃라인과 외부 콘택트 구성을 갖는다. Temporary package has the same outline and the outer contact structure as conventional plastic or ceramic semiconductor package. 임시 패키지는 표준장치를 이용하여 다이의 번-인 테스팅을 위해 이용될 수 있다. Temporary package die in time using a standard device can be used for the testing. 다이는 패키지로부터 제거될 수 있고 KGD로써 증명된다. The die can be removed from the package and is certified as a KGD. 패키지는 베이스, 인터콘넥트 및 힘 공급장치를 확인된다. Check the package is based, inter con Kinect and power supply. 패키지 베이스는 랜드 그리드 어레이(LGA)와, 핀 그리드 어레이(PGA), 범프 그리드 어레이(BGA) 또는 패리미터 어레이와 같은 조밀어레이로 형성된 외부 콘택트를 포함한다. The package base includes an external contact formed of a dense array, such as a land grid array (LGA) and pin grid array (PGA), a bump grid array (BGA) or parity meter array. 패키지 베이스는 세라믹 적층공정, 3-D성형공정 또는 Cerdip형성공정을 이용하여 내부 도전선과 함께 세라믹 또는 플라스틱으로 형성될 수 있다. The package base may be formed as a multilayer ceramic process, 3-D forming process, or a ceramic or plastics together with the inner conductive line Cerdip forming step.

Description

조밀어레이 외부 콘택트를 갖춘 임시 반도체 패키지 Temporary semiconductor package with a dense array of external contacts

제1도는 본 발명에 따라 구성된 패키지의 분해 사시도. First turning an exploded perspective view of a package constructed in accordance with the present invention.

제2도는 조밀 그리드 어레이로 형성된 외부 콘택트를 나타낸 패키지 베이스의 하부도. The second turning is also the lower portion of the package base showing the external contact formed of a dense grid array.

제2(a)도는 랜드 그리드 어레이(LGA)로 플랫패드처럼 형성된 외부 콘택트를 나타낸 제2도의 단선 2A-2A에 따른 횡단면도. Claim 2 (a) turning a cross-sectional view according to the second degree-line 2A-2A showing the external contact formed as a flat pad with a land grid array (LGA).

제2(b)도는 랜드 그리드 어레이(LGA)로 핀처럼 형성된 외부 콘택트를 나타낸 제2도의 단선 2B-2B에 따른 횡단면도. Claim 2 (b) turning a cross-sectional view according to the second degree-line 2B-2B showing the external contact formed as a pin with a land grid array (LGA).

제2(c)도는 범프 그리드 어레이(BGA)로 범프처럼 형성된 외부 콘택트를 나타낸 제2도의 단선 2C-2C에 따른 횡단면도. Claim 2 (c) to turn a cross-sectional view according to the second degree-line 2C-2C showing an external contact formed as a bump to the bump grid array (BGA).

제2(d)도는 패키지를 위한 베이스의 적층된 세라믹층을 나타낸 제2도의 단선 2D-2D에 따른 횡단면도. Claim 2 (d) to turn a cross-sectional view according to the second degree-line 2D-2D showing the laminated ceramic layer of the base for the package.

제3도는 조립된 패키지의 횡단면도. The third turning cross-sectional view of the assembled package.

제3(a)도는 다르게 실시한 패키지를 나타낸 제3도와 같은 횡단면도. The 3 (a) to turn the same cross-sectional view showing a third help package conducted differently.

제4도는 제1도에 나타낸 패키지를 위한 인터콘넥트의 평면도. The fourth turn a top view of the internal cone-connect for the package shown in FIG. 1.

제5도는 다이 상에 디바이스 본드 패드를 전기적으로 접촉시키는 인터콘넥트 상에 돌출 접촉부재를 나타낸 단선 5-5에 따른 횡단면도. A fifth cross-sectional view of the turning-line 5-5 showing a projecting contact member on the internal cone-connect to the device in electrical contact with the bond pads on the die.

제5(a)도는 마이크로범프 접촉부재를 갖춘 다르게 실시한 인터콘넥트의 제5도와 같은 횡단면도이다. The 5 (a) to turn the transverse cross-sectional view of a fifth cone help of an inter-connect different conducted with a micro-bump contact members.

본 출원은 1992년 11월 10일 출원한 출원 제07/973,931호의 일부연속출원인 1993년 8월 14일 출원한 출원 제08/046,675호의 일부연속출원인 1993년 9월 21일 출원한 출원 제08/124,899호의 일부연속출원인 1994년 11월 14일 출원한 출원 제08/345,064호의 일부연속출원인 1995년 3월 1일 출원한 출원 제08/398,309호의 일부연속출원이고, 특허 제5,302,891호는 1991년 6월 4일 출원한 포기된 출원 제07/709,858호의 연속출원이다. This application is part of the arc by application No. 07/973 931, filed November 10, 1992 consecutive applicant August 1993 14 filed by Application No. 08/046 675 the arc part continuous applicant September 1993 May 21, a Application No. 08/124 899, filed and favor some continuous applicants November 1994 14 days pending an application No. 08 / 345,064 favor some continuous applicants on March 1 by Application No. 08 / 398,309, some continuous application of heading filed in 1995, Patent No. 5302891 Issue 4 June 1991 one filed give the Application No. 07/709 858 is a continuous arc filed.

본 출원은 동시 출원계류중인 1991년 11월 5일 출원한 제07/788,065, 1992년 9월 29일 출원한 제07/953,750호, 1993년 6월 7일 출원한 제08/073,005호, 1993년 6월 7일 출원한 제08/073,003호, 1993년 9월 13일 출원한 08/120,628호, 1992년 6월 10일 출원한 제07/896,297호, 1994년 2월 3일 출원한 제08/192,391호 및, 1993년 10월 14일 출원한 제08/137,675호와 관련되어 있다. This application is co-filed pending November 1991 05, filed a No. 07 / 788,065, in June, September 29, one No. 07 / 953,750, filed 1993 1992 Claim filed on the 7th 08 / 073,005 No. 1993 6 month 7 filed a 08/073 003 call, in No. 9 February 13 il a 08/120 628, filed in 1993, June 1992, May 10, filed by the 07/896 297 number, a filed February 3, 1994, No. 08 / No. 192 391 and the filing date, october 14, 1993 is related to the 08/137 675 call.

[산업상의 이용분야] [Use industrial sectors;

본 발명은 반도체 제조에 관한 것으로, 특히 테스팅과 또 다른 목적을 위하여 반도체 다이스를 임시로 패키징하기 위한 개선된 패키지에 관한 것이다. The present invention relates to an improved package for packaging the semiconductor die in order to temporarily relates to semiconductor manufacture, in particular testing and other purposes.

[종래의 기술 및 그 문제점] [Conventional technology and its problems;

종래, 패키지된 반도체 다이스(dice)는 제조공정 동안 여러차례 테스트된다. Conventionally, the packaged semiconductor die (dice) is tested several times during the manufacturing process. 엄밀한 테스트가, 다이스의 전체기능을 테스트하기 위해 웨이퍼 레벨로 수행된다. The precise test, is performed at the wafer level in order to test the full functionality of the dice. 웨이퍼의 단일화(singulation)와 개별 다이스의 패키징 후에, 전체기능과 번-인(burn-in) 테스트가 각 패키지된 다이에 수행된다. After packaging of the single (singulation) and the individual die of the wafer, the entire function and the burn-in (burn-in) test is performed on each of the die package. 통상, 이들 테스트는 패키지에 외부 콘택트(예컨대, 터미널 리드)와 테스트 회로소자간 전기적 인터페이스를 제공하는 표준화 장비를 이용하여 수행된다. Usually, these tests are carried out using the standard equipment to provide an electrical interface between the external contacts (e.g., the terminal lead) and the test circuitry to the package.

예컨대, 번-인 오븐은 온도 순환이 가능한 챔버 내에 다수의 패키지된 다이스를 유지하는데 적합하다. For example, the burn-in oven is adapted to maintain a large number of packaged dice into the chamber the temperature cycle as possible. 번-인 테스트 동안 집적회로는 다른 온도에서 전기적으로 테스트된다. Time-integrated circuit during the test is electrically tested at different temperatures. 챔버 내에 탑재할 수 있는 번-인 보드는, 개별적으로 패키지된 다이스와 테스트 회로소자간 전기적 상호접속을 이루기 위해 패키지된 다이스에 외부리드와 결합되는 전기 콘넥터를 포함한다. One that can be mounted in the chamber-in boards, and the die package to achieve individually-packaged die and electrical interconnection between the test circuit element comprising an electrical connector coupled to the outer lead. 핀처럼 형성된 외부리드와 같은 메일(male) 외부 콘택트를 갖춘 패키지된 다이스의 경우, 번-인 보드는 소켓 콘넥터를 포함한다. Mail, such as an external lead is formed as a pin (male) For a die package with external contacts, burn-in board includes a socket connector. 피메일(female) 외부리드를 갖춘 패키지된 다이스의 경우, 번-인 보드는 포고(pogo) 핀 콘넥터를 포함한다. Female (female) In the case of a die package with external leads, the burn-in board includes Pogo (pogo) pin connector.

반도체 다이스가 표준화 된 배열로 패키지되기 때문에, 번-인 보드도 또한 표준화된다. Since the semiconductor dice to a package in a standardized arrangement, the burn-in board are also standardized. 예컨대, 통상의 싱글 다이(single die)를 위한 반도체 패키지는 스몰 아웃라인 제이-리드 패키지(SOJ ; Small outline j-lead package)로 알려져 있다. For example, the semiconductor packages for conventional single die (single die) is small outline J-lead package; known as (SOJ Small outline j-lead package). SOJ 패키지를 위한 번-인 보드는 패키지를 위한 제이-리드와 결합되는 표준화 소켓을 포함한다. Once for the SOJ package - a board for Jay package includes a standard socket coupled with the lead. 또한, 소켓을 위한 간격은 아주 조밀하게 간격된 어레이로 다수의 패키지가 싱글보드 상에 탑재될 수 있도록 간격된다. Further, the interval to the interval for the socket is a large number of packages in a very dense array interval can be mounted on a single board.

또한, 표준화되는 보드는, 특정한 패키지 배열을 위해 표준화되는 자동 핸들링 장치와 관련된다. Further, to be standardized boards, it relates to the automatic handling device that is standardized for a particular package array. 싱글 다이를 위한 또 다른 표준화 패키지는 듀얼 인-라인 패키지(DIP ; Dual in-line package)와 지그제그 인-라인 패키지(ZIP ; Zigjag in-line package)를 포함한다. Another standard for a single die package is a dual in-line package; -; and a (Zigjag in-line package ZIP) line package (DIP Dual in-line package) and the jig AIGUES.

최근, 반도체장치는 패키지 되지 않거나 또는 노출된 구성으로 제조자에 의해 제공되어 왔다. Recently, a semiconductor device has been provided by the manufacturer as a package or not, or the exposed configuration. 노운 굿 다이(KGD; Known good die)는, 패키지된 생산품과 동일한 품질과 신뢰성 레벨로 테스트 되는 패키지 되지 않은 다이이다. Noun Good Die (KGD; Known good die) is a non-package to be tested with the same quality and reliability levels, and the packaged product die. KGD와 같은 다이를 확인하기 위해, 패키지 되지 않은 다이는 번-인 테스트 되어야만 한다. To ensure a die such as KGD, not packaged die once - must be the test. 이것은 번-인과 또 다른 테스트를 위한 패키지 되지 않은 싱글다이를 유지하는 테스트 캐리어의 발전을 이끈다. This time - led to the development of a test carrier that maintains the causal single die is not yet package for another test. 각 테스트 캐리어는 테스팅을 위한 다이를 수용하고, 또한 다이와 외부 테스트 회로소자간 전기적인 상호접속을 제공한다. Each test carrier accommodates a die for testing, and also provide electrical interconnection between the die and the external test circuitry. 테스트 캐리어의 예는 우드(wood) 등에 의해 미국특허 제5,302,891호와 제5,408,190호에 공개되었다. Examples of the test carrier was disclosed in US Patent No. 5,302,891 and the number 5.40819 million by wood (wood).

이들 캐리어의 특징은, 종래 패키지된 다이스를 테스팅 하기 위해 이용된 장치와 다른 특수화 된 번-인 보드와 핸들링 장치와 같은 특수화된 테스트 장치를 필요로 하는 것이다. Features of these carriers, the apparatus and other specialized times used for testing the conventional package die-to require specialized testing equipment, such as the board and the handling device. 또한, 종래 캐리어는 종래 패키지된 다이스보다 크므로 동일한 드로우풋(throughput)을 달성하기 위해 보다 많고 큰 테스트장치를 필요로 한다. In addition, the conventional carrier is greater than to achieve the same draw foot (throughput) is larger than the conventional package, the die is required for a test device. 그것은 표준화 테스트장치에 이용될 수 있는 반도체 다이스를 위한 테스트 캐리어를 제공하는데 효과적이다. It is effective to provide a test carrier for a semiconductor die that can be used in the standard test equipment.

반도체 다이스 테스팅을 위한 종래 캐리어의 또 다른 특징은, 캐리어를 위한 외부 콘택트가 핀아웃(pinout)할 수 있는 한계를 가지고 있다는 것이다. Another feature of the prior art carrier for a semiconductor die testing is that with the limitation in the outer contact carrier can for pin-outs (pinout). 통상, 캐리어는 번-인 보드 상에 대응하는 소켓과 결합되는 핀처럼 형성된 외부 콘택트를 포함한다. Typically, the carrier is time-includes an external contact formed like a pin that is coupled with a corresponding socket on the board. 이러한 외부 콘택트 구성의 타입은 다수의 조밀간격 본드패드를 갖는 다이를 수용하기 위한 충분한 외부 콘택트가 되지 않는다. This type of external contact arrangement is not sufficient external contact for receiving a die having a plurality of bond pads dense interval. 일반적으로, 반도체 다이스 상에 본드패드는 아주작게 그리고 더욱 조밀하게 간격된다. Generally, on a semiconductor die bond pads are very small and more compact space. 따라서, 그것은 다수의 본드패드를 갖춘 다이스를 처리할 수 있는 조밀 외부 콘택트 구성을 갖는 반도체 다이스를 위한 캐리어를 제공하는데 효과적이다. Therefore, it is effective to provide a carrier for a semiconductor die having a dense outer contact configured to handle dice with a plurality of bond pads.

본 발명은, 캐리어가 표준 아웃라인과 조밀어레이로 배열된 외부 콘택트를 갖춘 임시 패키지로 구성될 수 있다는 것을 알 수 있다. The invention can be appreciated that the carrier can be of a temporary package with the external contacts arranged in a dense array and the standard outline.

[발명의 목적] [Purpose of the Invention

본 발명은 상기한 점을 감안하여 발명된 것으로, 테스팅과 또 다른 목적을 위해 이용될 수 있는 반도체 다이스를 위한 임시 패키지를 제공하는 것을 그 목적으로 한다. The present invention as the invention In view of the above points, is to provide a temporary package for a semiconductor die that can be used for testing and other purposes for that purpose. 또한, 높은 팩킹(packing)률을 갖는 조밀어레이로 배열된 출력 콘택트를 갖춘 반도체 다이스를 위한 임시 패키지를 제공하는 것을 그 목적으로 한다. Further, to provide a temporary package for a semiconductor die with the output contacts arranged in a dense array having a high packing (packing) rate for that purpose. 또한, JEDEC 표준 아웃라인과 JEDEC 표준 외부 콘택트 구성을 갖는 임시 반도체 패키지를 제공하는 것을 그 목적으로 한다. Further, the present invention is to provide a semiconductor package having a temporary JEDEC standard outline and JEDEC standard external contacts configured for that purpose.

[발명의 구성 및 작용] [DESCRIPTION OF THE INVENTION

상기 목적을 달성하기 위한 본 발명은 반도체 다이를 위한 개선된 임시 패키지가 제공된다. The present invention for achieving the above object, there is provided an improved temporary package for a semiconductor die. 임시 패키지는 종래 반도체 패키지와 매치(match)하는 아웃라인과 외부리드 구성을 갖는다. Temporary package has a conventional semiconductor package and a match (match) the outline configuration of the outer lead. 또한, 외부리드는 다수의 디바이스 본드패드(bond pad)를 수용하도록 조밀어레이로 형성된다. Further, the outer lead is formed from a dense array to receive a plurality of devices the bond pads (bond pad). 외부리드를 위한 적합한 조밀어레이와 리드 구성은 랜드 그리드 어레이(LGA; land grid arrays), 핀 그리드 어레이(PGA; pin grid arrays), 볼 그리드 어레이(BGA; ball grid arrays) 및 조밀 페리미터 어레이(dense perimeter arrays)를 포함한다. Suitable dense array and the lead configuration for the outer leads is a land grid array (LGA; land grid arrays), pin grid array (PGA; pin grid arrays), a ball grid array (BGA; ball grid arrays) and dense perimeter array (dense and a perimeter arrays). 임시 패키지의 표준 아웃라인과 리드 구성은, KGD에 대한 테스트 공정동안 표준화 번-인 보드와 자동화 패키지 핸들링 장치가 사용된다. Standard lead-out line and the construction of temporary package is standard times during the testing process for KGD - the board and the automated package handling devices are used.

임시 패키지는 베이스(base), 인터콘넥트(interconnect) 및 힘 공급장치를 포함한다. Temporary package includes a base (base), inter-connect cone (interconnect) and the power supply. 패키지 베이스는 외부 콘택트와 전기적으로 통하는 내부 콘덕터(conductor)를 포함한다. The package base includes an inner conductors (conductor) leading to an external contact electrically. 패키지 베이스는 세라믹 또는 플라스틱으로 형성될 수 있다. The package base may be formed of a ceramic or plastic. 세라믹의 경우, 패키지 베이스는 세라믹 적층 공정 또는 세라믹 담금형성(Cerdip; ceramic dip formation) 공정을 이용하여 형성될 수 있다. In the case of ceramics, the package base is a multilayer ceramic or ceramic immersion forming process; can be formed using (Cerdip ceramic dip formation) process. 또한, 패키지 베이스는 3-D 사출성형 공정 또는 사출성형과 조합된 세라믹 담금형성(Cerdip) 공정을 이용하여 플라스틱으로 형성될 수 있다. In addition, the package base may be formed of plastic by using a 3-D injection molding process or injection molded and the combined ceramic forming immersion (Cerdip) process.

패키지를 위한 인터콘넥트는, 베이스에 탑재되어 패키지 베이스에 형성된 콘덕터에 와이어 본드된다. Inter konnek teuneun for the package, is mounted on the base is a bond wire to conductors formed on the package base. 인터콘넥트는, 다이 상에 본드패드와 접촉하여 전기적으로 통하는 실리콘의 돌출 접촉부재로 형성될 수 있다. Inter konnek teuneun, may be formed of a silicon projecting contact members of the electrical leads in contact with the bond pads on the die. 또한, 인터콘넥트는 2층 TAB 테이프와 유사한 플라스틱 막 상에 탑재된 마이크로범프(microbump) 접촉부재로 형성될 수 있다. In addition, inter konnek teuneun may be formed from a micro-bump (microbump) contact members mounted on a plastic film similar to the two-layer TAB tape.

패키지를 위한 힘 공급장치는 압착 플레이트(plate), 스프링 및 커버를 포함한다. Power supply for the package includes a pressing plate (plate), a spring and a cover. 힘 공급장치는 베이스 내에 다이를 안전하게 고정시키고 전기 콘택트 내에 인터콘넥트와 다이를 유지하도록 기능한다. Power supply functions to secure the die within the base and maintaining the inter-connect with die cone in the electrical contacts. 상기 힘 공급장치는 래칭(latching)기구로 베이스에 안전하게 고정되어 있다. The power supply unit is securely fixed to the base by latching (latching) mechanism.

패키지는 다이와 인터콘넥트를 광학적으로 정렬함으로써 조립된다. The package is assembled by optically aligned with the die and the inter-connect cone. 정렬 공정에 앞서 인터콘넥트는, 인터콘넥트 상에 접촉부재와 패키지 베이스 상에 외부 콘택트간 전기통로를 형성하기 위한 패키지 베이스 내에 탑재되어 와이어 본드된다. Prior to the alignment process, inter konnek teuneun, is mounted within the inter-connect the cone to the contact member and the package, the package base to form an electrical path between the external contacts on the base is a bond wire. 정렬공정동안 패키지의 힘 공급장치와 다이는 조립도구에 의해 유지될 수 있다. Power supply and the die in the package during the sorting process can be held by the assembly tool. 플립칩(filp chip) 광학정렬은 다이상에 본드패드를 인터콘넥트 상에 접촉부재와 정렬시키기 위해 이용된다. Flip chip (filp chip) Optical alignment is used to align over the bond pads and the contact member on the inter-connect to the cone. 조립도구는 그때 인터콘넥트 상에 다이를 위치시켜 패키지 베이스에 힘 공급장치를 부착한다. Assembly tool then by placing the die on the internal cone-connect and attach the power supply to the package base.

[실시예] EXAMPLES

이하, 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다. With reference to the drawings a description will be given of an embodiment of the present invention;

제1도는 본 발명에 따라 구성된 임시 패키지의 분해 사시도를 나타낸다. The first gives the exploded perspective view of the temporary package constructed in accordance with the present invention. 패키지(10)는 테스팅과 번-인을 위해, 반도체 다이를 유지하고 다이와 임시 전기접속을 확립하는데 적합하다. Package 10 includes a testing and burn-in is appropriate for the, holding the semiconductor die and the die to establish a temporary electrical connection. 테스트공정 다음에, 다이(12)는 패키지(10)로부터 제거되어 KGD로 이용될 수 있다. The test process, and then the die 12 is removed from the package 10 can be used as the KGD.

통상, 기술된 패키지(10)는 패키지 베이스(14), 인터콘넥트(16) 및 힘 공급장치(18)를 포함한다. In general, the described package 10 includes a package base 14, an inter-connect cone 16 and the power supply (18). 인터콘넥트(16)는 패키지 베이스(14)와 다이(12)간을 전기적으로 통하도록 한다. Inter-connect cone 16 so as to electrically cylinder in the package base 14 and the die 12 between. 힘 공급장치(18)는 패키지 베이스(14)에 다이(12)를 안전하게 고정시키고, 인터콘넥트(16)와 접하는 다이(12)를 압축한다. Power supply (18) compresses the die 12 and secure the die 12 fixed to the package base 14, in contact with the internal cone-connect (16). 힘 공급장치(18)는 압착 플레이트(20), 스프링(22) 및 커버(24)를 포함한다. Power supply device 18 includes a pressing plate 20, the spring 22 and the cover 24. 또한 패키지는 패키지 베이스(14)에 힘 공급장치(18)를 안전하게 고정시키는 클립(26, 28: 제3도) 형태의 래칭기구를 포함한다. Comprises: (a third 26, 28) in the form of latching mechanisms also package clip to secure the power supply unit 18 to the package base 14.

패키지 베이스(14)는 패키지 베이스(14)의 하면(31; 제2(c)도)) 상에 형성된 외부 콘택트(38A The package base 14 has the lower face of the package base 14 (31; claim 2 (c) Figure) formed on the external contact) (38A 38C: 제2도)와 전기적으로 통하는 내부 콘덕터(40)의 패턴을 포함한다. 38C: the second degree) and electrically comprises a pattern of the inner conductors (40) leading to. 상술한 바와 같이, 콘덕터(40)는 다이(12)와 외부 콘택트(38A As described above, the conductors 40, the die 12 and the external contacts (38A 38C)간 전기통로를 제공하도록 인터콘넥트(16)에 와이어 본드된다. 38C) is a bond wire to inter-connect cone 16 to provide the electrical pathway between. 또한, 패키지 베이스(14)는 다이(12)에 대한 외부 콘택트(38A In addition, the package base 14 has an external contact to the die (12) (38A 38C)의 방향을 표시하기 위해 이용될 수 있는 표시기 포켓(37: 제1도)을 포함한다(즉, 핀 Indicator pocket (37 that can be used to indicate the orientation of 38C): including FIG. 1) (i.e., pin 1 표시기). 1 indicator).

제3도에 나타낸 바와 같이 조립된 패키지(10)에 있어서, 다이(12)는 패키지 베이스(14) 내에 형성된 리세스(36; recess) 내에 유지되고, 인터콘넥트(16)와 커버(24) 사이에 끼워진다. 3 according to the package 10 assembled as shown in Fig., The die 12 has a recess formed in the package base (14); and held in the (36 recess), inter-cone-connect 16 and the cover 24 It is sandwiched between. 또한, 인터콘넥트(16)는 패키지 베이스(14) 내에 형성된 리세스(34) 내에 탑재된다. In addition, the inter-connect cone 16 is mounted in a recess 34 formed in the package base 14. 또한, 제3도에 나타낸 바와 같이 조립된 패키지(10)에 있어서, 압착 플레이트(20)는 다이(12)를 덮고, 스프링(22)은 인터콘넥트(16)와 접하는 다이(12)를 압착 플레이트(20)를 압축한다. In addition, in the packages 10 is assembled, as shown in FIG. 3, compression plate 20 covers the die 12, the spring 22 is pressing the die 12 in contact with the internal cone-connect 16 It compresses the plate 20.

또한, 제3도에 나타낸 바와 같이 클립(26, 28)은, 패키지 베이스(14)에 커버(24), 스프링(22), 압착 플레이트(20) 및 다이(12)를 안전하게 고정시키기 위해, 베이스(14)에 대응하는 개구(30, 32)에 부착된다. In addition, the clip (26, 28) as shown in FIG. 3, in order to package base 14 to secure the cover 24, spring 22, compression plate 20 and the die 12, the base It is attached to the opening (30, 32) corresponding to the (14). 클립(26, 28)은 스프링 강철 또는 플라스틱과 같은 유연한 재료로 형성될 수 있고, 커버(24) 상에 유지력(retention force)을 가하도록 형성된다. Clips 26, 28 may be formed of a flexible material such as spring steel or plastic, and is formed so that the holding force (retention force) on the cover (24). 더욱이, 조립된 패키지에 있어서, 커버(24)는 패키지 베이스(14)의 상부 표면 아래에 리세스된다. Moreover, in the assembled package, the cover 24 is recessed below the top surface of the package base (14). 따라서, 패키지(10)의 외부 바깥둘레 크기와 아웃라인은 실질적으로 패키지 베이스(14)의 외부 바깥둘레 크기와 아웃라인에 의해 결정된다. Thus, external outer-diameter size and the outline of the package 10 is substantially determined by the outside outer-diameter size and the outline of the package base 14.

더욱이, 제3도에 나타낸 커버(24), 스프링(22) 및 압착 플레이트(20) 모두는 각각 48C, 48S 및 48P로 표시된 중앙 개구를 포함한다. Moreover, the both first three degrees cover 24, spring 22 and a press plate 20 is shown in a central opening, respectively indicated by 48C, 48S and 48P. 상술한 바와 같이, 개구(48C, 48S, 48P)는 패키지(10)의 조립 및 분해동안 이용된다. As described above, the aperture (48C, 48S, 48P) is used during the assembly and disassembly of the package 10. 특히, 개구(48C, 48S, 48P)는 패키지(10)의 조립동안 다이(12)와 인터콘넥트(16)의 광학정렬중에 진공수단(도시하지 않았음)에 의해 다이(12)가 유지되도록 한다. In particular, the opening such that the die 12 is held by the (48C, 48S, 48P) is a package (10) assembling the die 12 and the internal cone-connect (did not shown), vacuum means in the optical alignment of 16 for the do. 동일한 방법으로, 진공수단(도시하지 않았음)은 패키지(10)를 분해하기 위하여 이용될 수 있다. In the same way, the vacuum means (not shown) can be used to decompose the package 10.

패키지(10)는 실제로 종래 반도체 패키지와 동일한 표준 아웃라인을 갖는다. Package 10 is actually have the same standard outline of the conventional semiconductor package. 또한, 외부 콘택트(38A In addition, the external contacts (38A 38C)는 실제로 종래 반도체 패키지와 동일한 표준 크기와 간격으로 형성된다. 38C) it is actually formed of the same standard size and spacing of the conventional semiconductor package. 여기에 이용된 바와 같이, 종래 반도체 패키지는 승인된 공업표준 셋팅(setting)몸체의 표준에 일치하는 아웃라인과 외부리드 구성을 갖는 플라스틱 또는 세라믹 패키지에 관한 것이다. Here, the conventional semiconductor package related to the outline, and a plastic or ceramic package having an outer lead configuration that matches the standard of accepted industry standard setting (setting) the body As used. 이들 표준 셋팅몸체는, The standard setting body,

EIA/JEDEC - 전자산업협회 - 협력 전자장치 기술위원회 EIA / JEDEC - Electronics Industry Association - Co-Electronic Device Engineering Council

JEIDA - 일본 전자산업 개발협회 JEIDA - Japan Electronic Industry Development Association

PCMCIA - 개인용 컴퓨터 메모리 카드 국제협회 PCMCIA - Personal Computer Memory Card International Association

를 포함한다. It includes.

표준 아웃라인과 리드 구성은 종래 패키지를 위한 표준화 번-인장치에 패키지(10)가 이용되도록 한다. Standard outline and the lead configuration are standardized time for the conventional package such that the package 10 to the tension value used. 예컨대, 표준화 장치는 마이크론 시스템스 인테그레이션 인코포레이티드에 의해 제조된 AMBYX TM 인텔리젼트 번-인 및 테스트 시스템을 포함한다. For example, the standard apparatus microns Systems Integration, Inc. The AMBYX TM manufactured by the federated intelligent burn-in and includes a test system.

제2도에 나타낸 패키지(10)를 위한 외부 콘택트(38A The external contacts (38A to the package 10 shown in Figure 2 38C)는 베이스(14)의 하면(31) 상에 조밀 그리드 패턴으로 형성된다. 38C) is formed of a dense grid pattern on when 31 of the base 14. 제2(a)도에 나타낸 바와 같이, 외부 콘택트(38A)는 랜드 그리드 어레이(LGA)로 배열된 랜드패드의 형태로 될 수 있다. Claim 2 (a) As shown in Fig., The outer contact (38A) may be in the form of land pads arranged in a land grid array (LGA). 또한, 제2(b)도에 나타낸 바와 같이, 외부 콘택트(38C)는 핀 그리드 어레이(PGA)로 배열된 핀의 형태로 될 수 있다. In addition, the 2 (b) as shown in Fig., The outer contact (38C) may be in the form of a pin arranged in a pin grid array (PGA). 또한, 제2(c)도에 나타낸 바와 같이, 외부 콘택트(38C)는 범프 그리드 어레이(BGA)로 배열된 범프의 형태로 될 수 있다. In addition, the 2 (c), an external contact (38C) as shown in Fig may be in the form of bumps arranged in a bump grid array (BGA). 또한, 외부 콘택트(38A In addition, the external contacts (38A 38C)는 그리드 패턴이라기보다는 조밀 페리미터 패턴(도시하지 않았음)으로 배열될 수 있다. 38C) it may be arranged in a perimeter pattern (negative), not shown, rather than a dense grid pattern.

이들 각각의 경우에 있어서, 외부 콘택트(38A In the case of each of these, the outer contact (38A 38C)는 패키지 베이스(14)와 일체적으로 형성된 내부 도전선(49)과 전기적으로 통한다. 38C) is through a package base (14) and integrally formed with the inner conductor 49 and electrically. 내부 도전선(49)은 패키지 베이스(14) 상에 형성된 콘덕터(40)와 전기적으로 통한다. The inner conductor (49) is through the electrically with conductors 40 formed on the package base 14. 제3도에 나타낸 바와 같이, 콘덕터(40)는 본드쉘프(42; bond shelf)에서 경계를 이루고 본드 와이어(44; bond wire)를 이용하여 인터콘넥트(16)에 와이어 본드된다. 3 as shown in Fig., Conductors 40 are bonded by bonding wires to the inter shelf it is cone-connect (16) using a;; (bond wire 44) (42 bond shelf) bond wire forms the border.

제2(a)도에 나타낸 랜 그리드 어레이의 외부 콘택트(38A)는 적합한 금속 또는 금속의 스택(stack) 이외에 플랫 랜드 패드(flat land pad)로 형성될 수 있다. The may be formed from a 2 (a) also outside the contacts (38A) of the grid array shown in LAN is flat land pads (flat land pad) in addition to a stack (stack) of a suitable metal or metal. 예컨대, 금속은 금, 구리, 은, 텅스텐, 탄탈, 백금, 팔라듐 및 몰리브덴 또는 이들 금속의 합금을 포함할 수 있다. For example, the metal is silver, gold, copper, silver, may include tungsten, tantalum, platinum, palladium, and molybdenum or an alloy of these metals. 예컨대, 스택은 하부도금하는 니켈과 함께 금층을 포함할 수 있다. For example, the stack may comprise a gold layer with a lower nickel plating. 또한, 또 다른 스택은 상기 금속의 또 다른 결합을 포함할 수 있다. Moreover, a stack may comprise other combinations of the metal. 도금과 같은 금속화 공정은 플랫 랜드 패드로서 외부 콘택트(38A)를 형성하도록 이용될 수 있다. The metallization process, such as plating can be used to form an external contact (38A) a flat land pads. 그와 같은 도금 공정은 레지스터(resist) 코팅, 노광, 현상 및 선택 습식 화학적 에칭에 의해 금속층에 전해 및 무전해 퇴적을 포함할 수 있다. Plating processes, such as that may include the electrolytic and electroless metal deposition by a register (resist) coating, exposure, development and optional wet chemical etching. 통상, 외부 콘택트(38A)의 노출된 표면은 금과 같은 전기도금된 금속일 것이다. Typically, the exposed surface of the external contact (38A) will be electroplated metal, such as gold.

예컨대, 외부 콘택트(38A)의 직경은 약 50 For example, the diameter of the outer contact (38A) is about 50 500 500 로 될 수 있다. It can be a. 외부 콘택트(38A)의 중심선에서 중심선까지의 간격은 약 50 Spacing of the center line of the outer contact (38A) to the center line is from about 50 500 500 로 될 수 있다. It can be a. 외부 콘택트(38A)에 대한 표준 두께는 1.25 Standard thickness to the outer contact (38A) is 1.25 100 100 로 될 수 있다. It can be a. 포고 핀, 소울더 볼(solder ball)과 같은 번-인보드 상에 매팅(mating) 전기 콘넥터 또는 외부 테스트 회로소자와 전기적으로 통하는 또 다른 콘넥터에 의해 접촉되는데, 외부 콘택트(38A)가 적합하다. Pogo pins, solder ball (solder ball) and a number of - there is contact by the inboard onto the matting (mating) electrical connector or another connector, the external test circuit leading to the element and electrically, an external contact (38A) is suitable.

제2(b)도에 나타낸 바와 같이, 외부 콘택트(38B)는 외부 콘택트(38A)보다 위에 아웃라인 되도록 동일한 공정을 이용하여 형성되지만, 플랫 랜드 패드에 핀 납땜 또는 소울더 공정과 함께 형성된다. Claim 2 (b) as shown in Fig., The outer contact (38B) are is formed using the same process, so that line-out above the outer contact (38A), is formed with a flat land pad pin braze or solder process. 제2(c)도에 나타낸 바와 같이, 외부 콘택트(38C)는 외부 콘택트(38A)에 대해 보다 위에 아웃라인 되도록 동일한 공정을 이용하여 형성되지만, 플랫 랜드 패드 상에 소울더 페이스트(paste)스크린이 인쇄되어, 가열된 다음 볼 내로 리플로우(reflaw) 되는 공정과 함께 형성될 수 있다. Claim the 2 (c), an external contact (38C) is is formed using the same process, so that line out above for the external contact (38A), solder paste on flat land pad (paste) As shown in FIG screen is printed, it can be formed with which the reflow (reflaw) into the heating process, and then the ball.

상술한 바와 같은 용어 "조밀 그리드 패턴"은 콘택트(38A The term as described above, "dense grid pattern" is the contact (38A 38C)의 밀도가 콘택트에 의해 점유된 전체영역에 따라 높아지는 콘택트 패턴에 관한 것이다. The density of 38C) relates to a contact pattern is increased in accordance with the entire area occupied by the contact. 이러한 관계는 종종 "팩킹률"로 표현된다. This relationship is often expressed as "packing ratio". 일반적으로, 콘택트 패턴의 팩킹률은 이용가능한 전체영역중 콘택트에 의해 점유된 영역이다. In general, the packing rate of the contact pattern is occupied by the contact of the available full-area region. 예컨대, 12인치 For example, 12-inch 12인치 영역내에서 1인치 스퀘어 블럭(square block)당 144의 그리드 패턴으로 형성된 콘택트는 팩킹률 1을 산출한다. In a 12 inch area contacts formed in a grid pattern of 1 inch square 144 per block (square block) is to calculate the packing ratio 1. 1인치 스퀘어당 144의 그리드에 1인치 직경 라운드(diameter round) 콘택트당 144의 패턴은 팩킹률 0.7854를 산출한다. A pattern of 1 inch 1 inch to 144 per square grid per 144 diameter round (round diameter) is calculated a contact packing rate 0.7854. 사실상 1에 가까운 팩킹률은, 인접하는 콘택트간 쇼팅(shorting)을 최소화하기 위해 콘택트간 양간의 간격이 요구되기 때문에 불가능하다. Close packing rate is in effect 1, it is not required, since the distance between the contact yanggan to minimize shorting (shorting) between adjacent contacts. 예컨대, 범프처럼 형성된 콘택트(예컨대, 제2(c)도에 38C)는 리플로우 동안 쇼팅을 방지하도록 약간의 간격이 요구된다. For example, the contacts formed as a bump (for example, claim 2 (c) in FIG. 38C) is required to have a slight clearance to prevent shorting during reflow. 일반적으로, "조밀 그리드 패턴"은 0.25 또는 그 이상의 팩킹률을 갖는다. In general, the "dense grid pattern" is 0.25 or has a higher packing rate.

제2(d)도에 나타낸 바와 같이, 패키지 베이스(14)는 알루미나(Al 2 O 3 )와 같은 불에 쬐인 적층 세라믹층(41A Claim 2 (d) As shown in Figure, the package base 14 is alumina (Al 2 O 3) and laminated on the sunlit fiery ceramic layer (41A 41E)으로 형성된 다층블럭이 존재할 수 있다. This multi-layer block formed in 41E) may be present. 그와 같은 공정은 참조에 의해 여기에 구체화된 1995년 3월 1일 출원된 미국특허출원 제08/398,309호에 기술되어 있다. Such a process is described in US Patent Application No. 08 / 398,309, filed March 1, 1995. The embodied herein by reference. 간단히 말해서, 이 공정은 x, y, z 평면에 금속화 된 회로를 형성하는 것을 포함한다. Briefly, the process includes forming a metallized circuit on the x, y, z plane. 이들 회로는 적합한 금속화 공정을 이용하여 세라믹의 그린시트(green sheet) 상에 형성되고, 충만된 금속과 상호접속된다. These circuits are using a suitable metallization step are formed on the green sheet (green sheet) of ceramic and is connected to the metal filling and other. 그린시트는 함께 압착되고 단일 구조를 형성하기 위해 고온에서 소결(sinter)된다. The green sheets are pressed together and sintered (sinter) at a high temperature to form a unitary structure. 이 공정을 이용하여 콘덕터(40)와 외부 콘택트(38A Using this process, conductors 40 and external contacts (38A 38C)는 적합한 금속을 이용하여 형성된 후 내부 도전선(49)을 형성함으로써 상호접속될 수 있다. 38C) it may be interconnected by forming an inner conductor 49 is then formed by using a suitable metal. 또한, 제2(a)도 In addition, the 2 (a) Fig. 제2(c)도에 나타낸 바와 같이 외부 콘택트(38A Claim 2 (c) an external contact (38A, as shown in Fig. 38C)는 제일 바깥의 세라믹층(41E) 아래에 리세스될 수 있다. 38C) may be recessed below the outermost ceramic layer (41E).

또한, 패키지 베이스(14)는 FR-4 재료와 같은 고온 유리가 충만 플라스틱외에 3-D 사출성형 공정을 이용하여 형성될 수 있다. In addition, the package base 14 can be formed by using a 3-D injection molding process in addition to the high temperature glass filled plastics, such as FR-4 material. 그와 같은 공정은 미국 특허 제4,985,116호에 기술되어 있고 미국특허출원 제08/398,309호에 구체화되어 있다. Process such as that is described in U.S. Patent No. 4,985,116, and is embodied in U.S. Patent Application No. 08/398 309 call. 적합한 플라스틱은 폴리에테르이미드(PEI), 폴리에테르슬폰(PES), 폴리아릴슬폰(PAS), 폴리페닐렌 황화물(PPS), 액체크리스탈 폴리머(LCP) 및 폴리에테르-에테르 케톤(PPEK)을 포함한다. It comprises a ketone (PPEK) - suitable plastics are the polyether imide (PEI), polyether seulpon (PES), polyaryl seulpon (PAS), polyphenylene sulfide (PPS), liquid crystal polymer (LCP) and polyether . 이들 또는 또 다른 적합한 재료에 의한 사출성형 공정은, 원하는 직사각형 및 요구한 바와 같은 구멍으로 패키지 베이스(14)를 형성하기 위해 이용될 수 있다. In these or other suitable materials by the injection molding process, can be used to form the package base 14 in the same hole as the desired rectangular and requirements. 다음 금속화 공정동안 콘덕터(40)와 외부 콘택트(38A For the next metallization conductors 40 and the external contacts (38A 38C)를 포함하는 여러가지 회로패턴은 패키지 베이스(14) 상에 형성될 수 있고, 내부 도전선(49)을 형성함으로써 상호 접속될 수 있다. Various circuit pattern including 38C) may be formed on the package base 14, it may be interconnected by forming an inner conductor (49).

또한, 패키지 베이스(14)는 세라믹 담금형성(Cerdip) 공정을 이용하여 형성될 수 있다. In addition, the package base 14 can be formed by using a ceramic immersion formed (Cerdip) process. 일반적으로, Cerdip 공정의 경우, 알루미나 윤활제와 고착제의 혼합은 모놀리식(monolithic) 패키지 베이스(14)를 형성하기 위해 성형되고 소결된다. In general, in the case of Cerdip process, the mixing of the lubricant and alumina binder is molded and sintered to form a monolithic (monolithic), the package base 14. 다음에, 금속 리드프레임은 콘덕터(40)를 형성하기 위해 저온 유리를 이용하여 패키지 베이스(14)에 본드된다. Next, a metal lead frame is bonded to the package base 14 using a low-temperature glass for forming the conductors (40). 외부 콘택트(38A An external contact (38A 38C)는 리드 프레임의 일부분이 되거나 각각 형성될 수 있다. 38C) it may be formed in a portion of the lead frame or, respectively. 세라믹 담금형성 공정의 또다른 형태는 세라믹 몸체보다는 플라스틱 몸체를 이용한다. Another form of immersion of the ceramic body formation step utilizes a plastic, rather than the ceramic body. 즉, 이 Cerdip 공정은 그때 리드프레임에 본드된 플라스틱 베이스를 미리 성형한다. That is, the Cerdip process is then molded to a plastic base bonded to the lead frame beforehand. 이 공정을 이용하여 형성된 종래 반도체 패키지는, 상표 QUAD-PACK TM 에 따라 펜실베니아, 워렌, GTE 프러덕트 코포레이션에 의해 판매된다. Conventional semiconductor package formed by using this process, and is sold by Pennsylvania, Warren, GTE Corporation peureo duct according to the QUAD-PACK trademark TM.

제3(a)도는 다르게 실시한 패키지(10A)를 도시했다. The 3 (a) was shown to turn the package (10A) conducted differently. 다르게 실시한 패키지(10A)는 "A"접미사로 나타낸 패키지(10)에 대해 상기 기술한 바와 같이, 실제로 동일한 요소를 포함한다. Alternatively the package (10A) carried out as described above for the package 10 indicated by "A" suffix, include substantially the same elements. 그러나, 다르게 실시한 패키지(10A)에 있어서 스프링(22A)는 플랫 부재로서 형성되고, 압착 플레이트(20: 제3도)는 제거된다. However, the formed springs (22A) is a flat member in different subjected package (10A), crimp plates (20: FIG. 3) is removed. 예컨대, 스프링(22A)는 플랫 금속 스프링(예컨대, 웨이브 스프링)일 수 있거나 실리콘 탄성중합체나 폴리이미드 재료와 같은 탄성력이 있는 재료로 형성될 수 있다. For example, a spring (22A) may be a flat metal spring (e.g., wave spring) may be formed of a material that has elasticity such as a silicone elastomer or a polyimide material.

또한, 다르게 실시한 패키지(10A)에 커버(24A)는 스프링(22A)과 다이(12)를 둘러싸는 리세스(50)를 포함한다. Further, the different subjected package (10A), the cover (24A) comprises a recess (50) surrounding the spring (22A) and the die (12). 커버(24A)는 패키지 베이스(14A) 내에 리세스(36A)의 하면을 접하고, 미끄럼(sliding) 클립(26A, 28A)쌍에 의해 유지된다. The cover (24A) is in contact with the lower face of the recess (36A) in the package base (14A), it is held by the sliding (sliding) the clip (26A, 28A) pair. 미끄럼 클립(26A, 28A)은 베이스(14a)에 미끄러지도록 탑재되고, 커버(24A) 상에 유지력이 미치도록 S-형태로 형성된다. Sliding clips (26A, 28A) is mounted to slide on the base (14a), is formed of a shape so that the holding force S- Mitch on the cover (24A).

제4도에 나타낸 패키지(10)를 위한 인터콘넥트(16)는 분리적으로 나타냈다. Inter-connect the cone 16 for the package 10 shown in Figure 4 are shown as separately. 인터콘넥트(16)는 패키지 베이스(14)에 형성된 콘덕터(40)에 와이어 본드된 본딩패드(56)를 포함한다. Inter-connect and cone 16 includes a bonding pad 56 for the bond wire conductors 40 formed on the package base 14. 또한, 인터콘넥트(16)는 도전성 트레이스(58; trace)와 돌출 접촉부재(60)를 포함한다. In addition, the inter-connect cone 16 has a conductive trace; include (trace 58) and the projecting contact member (60). 제5도에 나타낸 바와 같이, 돌출 접촉부재(60)는 접촉하는데 적합하여 디바이스 본드패드(62) 또는 다이(12) 상의 또 다른 위치와 전기접속을 확립하는데 적합하다. As shown in the Figure 5, the projecting abutment member 60 and adapted for contact is adapted to establish the device bond pads 62 or the die 12 further position and the electrical connections on. 또한, 돌출 접촉부재(60)는 자기제한 관통깊이로 디바이스 본드패드(62)를 관통하는데 적합한 연장된 블레이드(blade)처럼 형성된 관통 프로젝션(70; pentrating projection)을 포함한다. In addition, the projecting contact member (60) is self-limited through a projection formed as a suitable extended blade (blade) to pass through the device bond pads 62 to the penetration depth; include (pentrating projection 70).

인터콘넥트(16)와 돌출 접촉부재(60)는 실리콘 기판(64)을 에칭함으로써 형성된다. Inter-connect cone 16 and the projecting abutment member 60 is formed by etching the silicon substrate 64. 기판(64) 상에 형성된 절연층(66)과 도전층(68)은 돌출 접촉부재(60)를 덮는다. The insulating layer 66 and the conductive layer 68 formed on the substrate 64 is covered with the projecting contact member (60). 도전층(68)은 본드 와이어(44)로 와이어 본드된 도전성 트레이스(58)와 전기적으로 통한다. A conductive layer (68) is through the electrically and bond wire 44 to wire bond the conductive traces (58). 또한, 와이어 본딩 대신에 전기접속은 미끄럼 콘택트(44S)로 도전성 트레이스(58)에 형성된다. In addition, the electrical connection instead of wire bonding is formed on the conductive trace (58) with the sliding contact (44S).

기술한 바와 같이, 실제로 접촉부재(60)를 형성하기 위한 적합한 공정이 참조에 의해 여기에 구체화된 미국특허 제5,326,428호와 미국특허 제5,419,807호에 공개되었다. As described, were published in U.S. Patent No. 5,326,428 and U.S. Patent No. 5,419,807 embodied herein is suitable process by reference in fact for forming a contact member (60). 또 다른 적합한 공정이 참조에 의해 여기에 구체화된 1994년 11월 7일 출원된 미국특허출원 제08/335,267호에 공개되었다. Another suitable process has been disclosed in the U.S. Patent Application No. 08 / 335,267, filed November 07, 1994, embodied here by reference.

제5(a)도에 있어서, 인터콘넥트(16)도 플라스틱막(72) 상에 형성된 도전성 트레이스(58B)와 마이크로범프 접촉부재(60B)로 형성된다. The 5 (a) in Fig., The inter-connect cone 16 is also formed of a conductive trace (58B) and the micro bump contact members (60B) formed on the plastic film 72. 마이크로범프 접촉부재(60B)와 플라스틱막(72)은 Nitto Denko에 의해 제조된 ASMAT와 같은 2층 TAB 테이프와 유사할 수 있다. Micro bump contact members (60B) and the plastic film 72 may be similar to the two-layer TAB tape, such as a ASMAT manufactured by Nitto Denko. 플라스틱막(72)은 유연한 점착층(74)을 이용하여 실리콘과 같은 기판(64B)에 탑재된다. Plastic film 72 by using a flexible adhesive layer 74 is mounted on the substrate (64B), such as silicon. 유연한 점착층은 실리콘 탄성중합체, 에폭시(epoxy) 또는 폴리이미드 재료로 형성된다. A flexible pressure-sensitive adhesive layer is formed of a silicone elastomer, epoxy (epoxy) or a polyimide material. 마이크로범프 접촉부재와 상호접속을 형성하기 위한 방법은 상기 인용된 미국특허출원 제08/398,309호에 기술되었다. A method for forming a micro bump contact member and the interconnect are described in the above-cited U.S. Patent Application No. 08/398 309 call.

재차, 제1도에 나타낸 패키지(10)는 플립칩 본딩 반도체 다이스에 이용된 광학정렬 기법 및 얼라이너(aligner) 본더 도구를 이용하여 조립될 수 있다. Again, the package 10 shown in FIG. 1 may be assembled by using the optical alignment techniques and the aligner (aligner) bonder tool used for flip-chip bonding semiconductor dice. 플립칩 본딩은 반도체 다이를 인쇄 회로보드와 같은 기판 하면 상에 위치시키는 공정에 관한 것이고, 다이 상에 본드패드는 기판 상의 접속점에 본드된다. Flip-chip bonding is related to the step of when positioned on a substrate such as a printed circuit board, a semiconductor die, the bond pads on the die are bonded to the connection point on the substrate. 플립칩 본딩을 위한 도구는 종종 얼라이너 본더로써 언급된다. Tool for flip-chip bonding is often referred to as the aligner bonder. 플립칩 본딩을 위한 광학정렬의 방법과 얼라이너 본더는 "얼라이너 본더"로 명기된 Bendat 등의 미국특허 제4,899,921호에 기술되어 있다. The optical alignment method and aligner bonder for flip-chip bonding are described in U.S. Patent No. 4,899,921, such as the Bendat indicated as "aligner bonder". 상기 얼라이너 본더는 Piscataway, NJ의 검사장치로부터 이용될 수 있다. The aligner bonder may be used from the testing device of Piscataway, NJ.

본 발명에 있어서, 얼라이너 본더는 패키지(10)를 조립하는데 이용하기 위한 조립장치를 제공하기 위해 변형된다. In the present invention, the aligner bonder is modified to provide an assembling device for use in assembling the package 10. 조립장치는 힘 공급장치(18: 제1도), 다이(12) 및 클립(26, 28: 제3도)를 유지하는데 적합한 조립도구(도시하지 않았음)를 포함한다. It comprises: (a third 26, 28) suitable assembly tool (not did shown) to hold: assembling device power supply (18, FIG. 1), the die 12 and the clip. 힘 공급장치(18)의 구성요소는 조립도구의 진공원드(vacuum wand; 도시하지 않았음)가 다이(12)를 유지할 수 있도록 하는 개공(48C, 48S, 48P)을 포함한다. Components of the power supply device 18 of a vacuum wand assembly tool; include openings (48C, 48S, 48P) to allow the (vacuum wand did not shown) to keep the die 12. 조립도구에 의해 유지되는 다이의 경우 다이(12) 상에 본드패드(62: 제5도)는 인터콘넥트(16) 상에 접촉부재(60: 제5도)와 함께 정렬된다. If the die is held by the mounting tool to the die bond pads 12 (62: FIG. 5) is a contact member on the internal cone-connect (16) are aligned with the (60 FIG. 5). 다음에, 조립도구는 인터콘넥트(16)와 접촉하는 다이(12)를 위치시키고 패키지 베이스(14)의 개구(30, 32)에 클립(26, 28: 제3도)을 안정하게 고정시킨다. And fix stably the (third 26, 28) Next, the assembled tool internal cone-connect the clip to position the die 12 and opening 30, 32 of the package base 14 in contact with 16 .

참조에 의해 구체화된 1994년 11월 14일 출원된 미국특허 제08/338,345호는 다이(12)와 인터콘넥트(16)를 광학적으로 정렬하고 패키지 베이스(14)에 힘 공급장치(18)를 안정하게 고정시키기 위해 적합한 자동화장치를 기술한다. The filed November 14, 1994 incorporated by reference U.S. Patent No. 08/338 345 discloses a die 12 and the inter-cone-connect optical alignment with the 16 and power supply to the package base 14 (18) It describes a suitable automatic devices in order to stably fixed.

조립공정 다음에, 다이(16)를 테스트하기 위해 패키지(10)가 이용될 수 있다. The assembly process Next, the package 10 may be used to test a die 16. 테스팅은 번-인 테스팅 뿐만 아니라 전체기능을 포함한다. Testing times - as well as the testing should include the entire feature. 테스트 공정 다음에, 패키지(10)는 조립공정에 대해 상기 기술한 바와 같이, 실제로 클립(26, 28)과 힘 분배장치(18)를 제거하기 위해 조립도구(도시하지 않았음)를 이용하여 분배될 수 있다. The test process, and then, the package 10 is as described above for the assembly process, is actually distributed using the assembly tool (did not shown) in order to remove the clip (26, 28) and force distribution device 18, It can be.

Claims (26)

  1. 다이를 유지하고, 조밀어레이로 베이스의 표면 상에 형성된 다수의 외부 콘택트를 포함하기 위한 베이스와, 상기 베이스에 탑재할 수 있고, 상기 다이 상에 접촉위치와 전기적으로 접촉시키기 위한 접촉부재를 갖춘 인터콘넥트 및, 상기 인터콘넥트 상의 접촉부재와 상기 베이스 상의 외부 콘택트 사이에 형성된 전기통로를 구비하여 구성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. Maintaining the die, and a base for containing a plurality of external contacts formed on the surface of the base to the dense array, and can be mounted to the base, the die-phase in having a contact member for contacting with the contact position with electrically inter cone-connect and the temporary package for a semiconductor die, characterized in that configured by an electric path formed between the inter-connect member on the cone in contact with the base on the outer contact.
  2. 제1항에 있어서, 조밀어레이는 랜드 그리드 어레이(LGA)와, 핀 그리드 어레이(PGA), 볼 그리드 어레이(BGA) 및 페리미터 어레이로 이루어진 그룹으로부터 선택된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. The method of claim 1, wherein the dense array is a temporary package for a semiconductor die, characterized in that it is selected from the group consisting of a land grid array (LGA) and pin grid array (PGA), ball grid array (BGA) and a perimeter array.
  3. 제1항에 있어서, 상기 베이스는 승인된 공업표준 셋팅몸체의 표준을 따르는 종래 반도체 패키지에 일치하는 구성을 갖는 아웃라인과 외부콘택트를 갖춘 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. The method of claim 1, wherein the base is a temporary package for a semiconductor die, characterized in that having a configuration corresponding to the conventional semiconductor package according to the standard of approved industrial standards setting body outline and with an external contact.
  4. 제1항에 있어서, 상기 베이스는 세라믹 적층, 3-D성형 및 세라믹 담금형성으로 이루어진 그룹으로부터 선택된 공정에 의해 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. The method of claim 1, wherein the base is a temporary package for a semiconductor die, characterized in that formed by a process selected from the group consisting of a ceramic laminate, 3-D shaping and forming of ceramic dip.
  5. 제1항에 있어서, 상기 전기통로는 외부 콘택트와 전기적으로 통하는 상기 베이스 상에 형성된 콘덕터에 인터콘넥트 상에 형성된 와이어 본딩 도전성 트레이스를 포함한 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. The method of claim 1, wherein the electrical path is a temporary package for a semiconductor die, characterized in that, including wire bonding conductive traces formed on the inter-cone-connect the conductors formed on the base and electrically communicating with the external contact.
  6. 다이를 유지하고, 랜드 그리드 어레이(LGA)와, 핀 그리드 어레이(PGA) 및 볼 그리드 어레이(BGA)로 이루어진 그룹으로부터 선택된 조밀 그리드 어레이로 형성된 외부 콘택트의 패턴과 전기적으로 통하는 내부 도전성 트레이스를 갖춘 베이스와, 상기 베이스에 탑재할 수 있고, 상기 다이 상에 접촉위치와 전기적으로 접촉시키기 위한 접촉부재를 갖춘 인터콘넥트 및, 상기 인터콘넥트 상에 접촉부재와 상기 베이스 상에 외부 콘택트 사이에 형성된 도전통로를 구비하여 구성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. Maintaining the die, and the land grid array (LGA), pin grid array with an internal conductive trace electrically communicating with the external contact pattern and formed of a selected density grid array from the group consisting of (PGA) and ball grid array (BGA) base and, can be mounted to the base, conductive above a die a having a contact member for contacting with the contact position with electrically inter-cone-connect and, on the inter-cone contact member and the base on-connect formed between the external contact temporary package for a semiconductor die, characterized in that configured with a passage.
  7. 제6항에 있어서, 상기 패키지 베이스는 승인된 공업표준 셋팅 몸체의 표준을 따르는 종래 반도체 패키지에 실제로 일치하는 구성을 갖는 아웃라인과 외부 콘택트를 갖춘 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. The method of claim 6, wherein the package base is a temporary package for a semiconductor die, characterized in that according to the standard of approved industrial standards set out body has a structure that actually match a conventional semiconductor package with an external line and the contact.
  8. 제6항에 있어서, 상기 도전통로는 내부 도전성 트레이스와 전기적으로 통하는 상기 베이스 상에 콘덕터를 형성하고 상기 접촉부재와 전기적으로 통하는 상기 인터콘넥트 상에 형성된 상기 도전성 트레이스에 콘덕터를 와이어 본딩함으로써 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. The method of claim 6, wherein the conductive pathway by forming conductors on the base electrically communicating with the interior conductive traces and wire bonding the conductors to the conductive trace formed on the inter-cone-connect electrical leads to and the contact member temporary package for a semiconductor die, characterized in that formed.
  9. 제6항에 있어서, 상기 베이스는 세라믹 재료의 그린시트가 소결공정을 이용하여 본드되는 적층공정을 이용하여 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. 7. The method of claim 6 wherein the base is a temporary package for a semiconductor die, characterized in that is formed by using the laminating step the green sheets of the ceramic material to be bonded by using a sintering process.
  10. 제6항에 있어서, 상기 베이스는 유리 충만 플라스틱 외에 3-D성형 공정을 이용하여 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. 7. The method of claim 6 wherein the base is a temporary package for a semiconductor die, characterized in that is formed by using the 3-D forming process in addition to a glass filled plastic.
  11. 제6항에 있어서, 상기 베이스는 세라믹 담금형성 공정을 이용하여 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. 7. The method of claim 6 wherein the base is a temporary package for a semiconductor die, characterized in that is formed by using the ceramic immersion forming process.
  12. 제6항에 있어서, 상기 외부 콘택트는 50 The method of claim 6, wherein the external contacts 50 500 500 사이의 직경과 50 Diameter and 50 between 500 500 사이의 피치(pitch)로 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. Temporary package for a semiconductor die, characterized in that formed at a pitch (pitch) between.
  13. 제6항에 있어서, 상기 외부 콘택트는 적어도 0.25의 팩킹률로 조밀 그리드 어레이로 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. The method of claim 6, wherein said external contact is a temporary package for a semiconductor die, characterized in that the array formed of the dense grid in the packing ratio of at least 0.25.
  14. 제6항에 있어서, 상기 외부 콘택트는 플랫 랜드 패드로 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. The method of claim 6, wherein said external contact is a temporary package for a semiconductor die, characterized in that formed from a flat land pads.
  15. 제6항에 있어서, 상기 외부 콘택트는 상기 플랫 랜드 패드에 부착된 핀처럼 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. The method of claim 6, wherein said external contact is a temporary package for a semiconductor die, characterized in that formed as a pin attached to the flat land pads.
  16. 제6항에 있어서, 상기 외부 콘택트는 상기 플랫 랜드 패드 상에 형성된 솔더 범프처럼 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. The method of claim 6, wherein said external contact is a temporary package for a semiconductor die, characterized in that formed as solder bumps formed on the flat land pads.
  17. 다이를 탑재하고, 조밀 그리드 어레이로 형성된 외부 콘택트의 패턴과 전기적으로 통하는 콘덕터의 패턴을 포함하는 패키지 베이스와, 상기 베이스에 탑재할 수 있고, 상기 콘덕터의 패턴과 전기적으로 통하는 접촉부재의 패턴을 포함하는 인터콘넥트, 상기 인터콘넥트와 전기적으로 통하는 구멍내에 상기 다이를 유지하기 위한 힘 공급장치 및, 상기 베이스에 상기 힘 공급장치를 안전하게 고정시키기 위한 래칭장치를 구비하여 구성되고, 상기 패키지 베이스와 외부 콘택트는 종래 반도체 패키지에 일치하는 크기와 형태로 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. And a package base that includes a pattern of through conductors in the pattern and electrical external contact with a die, and formed of a dense grid array, it is possible to mount on the base, a pattern of the conductors pattern and contact members electrically communicating with the inter cone-connect is configured provided with a latching device for securely fixing the power supply to the power supply and the base for holding the die in the inter-cone-connect electrically the hole through, the package containing the base and the external contact is a temporary package for a semiconductor die, characterized in that formed into a size and shape corresponding to conventional semiconductor packages.
  18. 제17항에 있어서, 상기 조밀 그리드 어레이는 랜드 그리드 어레이(LGA)와, 볼 그리드 어레이(BGA) 및 핀 그리드 어레이(PGA)로 이루어진 그룹으로부터 선택된 것을 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. 18. The method of claim 17 wherein the density grid array is a temporary package for a semiconductor die, characterized in that one selected from the group consisting of a land grid array (LGA), a ball grid array (BGA) and pin grid array (PGA).
  19. 제17항에 있어서, 상기 인터콘넥트는 실리콘 기판 상에 형성된 연장 관통 프로젝션을 갖춘 돌출된 실리콘 접촉부재를 포함한 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. The method of claim 17, wherein the temporary package for a semiconductor die, characterized in that the contact member includes a silicone extruded with a through-extending projection formed on the inter konnek teuneun silicon substrate.
  20. 제17항에 있어서, 상기 인터콘넥트는 유연한 점착층을 이용하여 기판 상에 탑재된 마이크로범프 접촉부재를 포함한 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. 18. The method of claim 17 wherein the inter konnek teuneun temporary package for a semiconductor die, characterized in that, including the micro bump contact members mounted on a substrate using a flexible adhesive layer.
  21. 제17항에 있어서, 상기 패키지 베이스는 플라스틱과 세라믹으로 이루어진 그룹으로부터 선택된 재료로 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. 18. The method of claim 17 wherein the package base is a temporary package for a semiconductor die, characterized in that formed from a material selected from the group consisting of plastic and ceramic.
  22. 제17항에 있어서, 상기 패키지 베이스는 세라믹 적층, 3-D성형 및 세라믹 담금공정(Cerdip)으로 이루어진 그룹으로부터 선택된 공정에 의해 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. 18. The method of claim 17 wherein the package base is a temporary package for a semiconductor die, characterized in that formed by a process selected from the group consisting of a ceramic laminate, 3-D shaping and ceramic immersion process (Cerdip).
  23. 제17항에 있어서, 상기 힘 공급장치는 스프링과 커버를 포함하는 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. 18. The method of claim 17 wherein the power supply is a temporary package for a semiconductor die comprising a spring and a cover.
  24. 제17항에 있어서, 상기 스프링은 탄소중합체 재료로 형성된 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. 18. The method of claim 17 wherein the spring is a temporary package for a semiconductor die, characterized in that formed from a carbon polymer material.
  25. 제17항에 있어서, 상기 래칭장치는 상기 패키지 베이스에 제거할 수 있도록 부착되는 클립을 포함하는 것을 특징으로 하는 반도체 다이를 위한 임시 패키지. 18. The method of claim 17, wherein the latching device is a temporary package for a semiconductor die comprising a clip attached to remove the package base.
  26. 제17항에 있어서, 상기 조밀 그리드 어레이의 외부 콘택트는 적어도 0.25의 팩킹률을 갖는 특징으로 하는 반도체 다이를 위한 임시 패키지. The method of claim 17, wherein the external contacts of the dense grid array is a temporary package for a semiconductor die, characterized in having a packing ratio of at least 0.25.
KR19960014780A 1996-01-11 1996-05-07 Temporary semiconductor package including high density array external contact KR100227724B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US58462896 true 1996-01-11 1996-01-11
US08/584,628 1996-01-11
US8/584,628 1996-01-11

Publications (2)

Publication Number Publication Date
KR970060473A true KR970060473A (en) 1997-08-12
KR100227724B1 true KR100227724B1 (en) 1999-11-01

Family

ID=24338163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR19960014780A KR100227724B1 (en) 1996-01-11 1996-05-07 Temporary semiconductor package including high density array external contact

Country Status (2)

Country Link
JP (1) JP2979289B2 (en)
KR (1) KR100227724B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157726B1 (en) 2007-04-23 2012-06-21 쿠퍼 에셋 엘티디. 엘.엘.씨. Ultra-thin stacked chips packaging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157726B1 (en) 2007-04-23 2012-06-21 쿠퍼 에셋 엘티디. 엘.엘.씨. Ultra-thin stacked chips packaging

Also Published As

Publication number Publication date Type
JPH09199621A (en) 1997-07-31 application
JP2979289B2 (en) 1999-11-15 grant

Similar Documents

Publication Publication Date Title
US4926241A (en) Flip substrate for chip mount
US6998344B2 (en) Method for fabricating semiconductor components by forming conductive members using solder
US5386341A (en) Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
US6677245B2 (en) Contact structure production method
US6078500A (en) Pluggable chip scale package
US6133626A (en) Three dimensional packaging configuration for multi-chip module assembly
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US6072326A (en) System for testing semiconductor components
US6031282A (en) High performance integrated circuit chip package
US5627406A (en) Inverted chip bonded module with high packaging efficiency
US6552423B2 (en) Higher-density memory card
US6307256B1 (en) Semiconductor package with a stacked chip on a leadframe
US6104088A (en) Complementary wiring package and method for mounting a semi-conductive IC package in a high-density board
US4700473A (en) Method of making an ultra high density pad array chip carrier
US5686842A (en) Known good die test apparatus and method
US6002178A (en) Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP)
US5952840A (en) Apparatus for testing semiconductor wafers
US6016060A (en) Method, apparatus and system for testing bumped semiconductor components
US6002180A (en) Multi chip module with conductive adhesive layer
US6705876B2 (en) Electrical interconnect assemblies and methods
US5247423A (en) Stacking three dimensional leadless multi-chip module and method for making the same
US5926951A (en) Method of stacking electronic components
US4695870A (en) Inverted chip carrier
US5763947A (en) Integrated circuit chip package having configurable contacts and a removable connector
US6552910B1 (en) Stacked-die assemblies with a plurality of microelectronic devices and methods of manufacture

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee