KR100217760B1 - 표시제어장치 및 표시제어방법 - Google Patents

표시제어장치 및 표시제어방법 Download PDF

Info

Publication number
KR100217760B1
KR100217760B1 KR1019960043811A KR19960043811A KR100217760B1 KR 100217760 B1 KR100217760 B1 KR 100217760B1 KR 1019960043811 A KR1019960043811 A KR 1019960043811A KR 19960043811 A KR19960043811 A KR 19960043811A KR 100217760 B1 KR100217760 B1 KR 100217760B1
Authority
KR
South Korea
Prior art keywords
signal
horizontal
scanning
video
generating
Prior art date
Application number
KR1019960043811A
Other languages
English (en)
Other versions
KR970017154A (ko
Inventor
츠토무 오타
Original Assignee
니시무로 다이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 다이조, 가부시키가이샤 도시바 filed Critical 니시무로 다이조
Publication of KR970017154A publication Critical patent/KR970017154A/ko
Application granted granted Critical
Publication of KR100217760B1 publication Critical patent/KR100217760B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 복수의 수평화소라인을 가진 플랫패널 디스플레이의 표시제어장치 및 표시제어방법에 관한 것으로서, 복수의 수평화소라인을 가진 액정디스플레이의 표시제어부는 비디오신호로부터 평행 및 수직 동기신호를 추출하는 검출부와, 수직동기신호에 동기하는 주사개시펄스 및 수평동기신호에 동기하는 기준 클록신호를 발생하는 제어신호 발생회로와, 비디오신호로부터 수평영상신호를 수평 동기신호에 동기하여 추출하고, 이 수평영상신호를 복수의 수평 화소 라인의 각각에 공급하는 X 드라이버 회로와, 주사개시 펄스를 기준 클록 신호에 응답하여 1개의 방향으로 시프트하여 이 주사개시펄스의 유지위치에 대응하는 수평화소 라인을 선택하는 시프트 레지스터를 포함하며, 선택된 수평화소 라인에 주사신호를 공급하는 Y 드라이버회로를 구비하고, 특히 제어신호 발생회로는 1개의 프레임당 수평영상 신호수가 수평화소 라인 수에 적합하지 않은 방식의 비디오 신호에 대해 수평영상신호를 빼내기 위해 소정수의 수평주사기간에 1회의 비율로 1수평주사기간동안 선택신호를 마스크하는 금지신호를 발생시킴과 아울러 이 1개의 수평주사기간동안 기준 클록신호를 반전하는 회로를 포함하는 것을 특징으로 한다.

Description

표시제어장치 및 표시제어방법
제1도는 종래의 표시제어장치에서 발생된 신호의 타이밍 차트.
제2도는 본 발명의 실시예 1에 관한 액정 디스플레이 패널의 일부를 개략적으로 나타낸 도면.
제3도는 제2도에 나타낸 액정디스플레이 패널을 제어하는 표시제어부를 나타낸 블록도.
제4도는 제3도에 나타낸 제어신호 발생회로를 상세하게 나타낸 블록도.
제5도는 제3도에 나타낸 제어신호 발생회로에서 발생된 신호의 타이밍차트.
제6도는 본 발명의 실시예 2에 관한 액정 디스플레이 패널에 설치된 제어신호 발생회로를 상세하게 나타낸 블록도.
제7도는 제6도에 나타낸 제어신호 발생회로에서 발생된 신호의 타이밍차트이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 액정디스플레이 패널 11 : 어레이기판
12 : 대향기판 13 : 액정층
14 : 백라이트 15 : 광확산판
16 : 편광판 17,23 : 유리 플레이트
18 : 투명화소전극 19A : 소스전극
19B : 드레인전극 19C : 게이트전극
20B : 활성층 21 : 투명대향전극
22 : 칼라필터층 22X : 차광스트라이프
31 : Y드라이버 51 : X드라이버
61 : 검출부 71 : 제어신호 발생회로
102 : PLL 회로 104 : 기준클록발생회로
106 : 타이밍 제어회로 108 : 1H지연회로
120, 224 : 클록반전회로 122 : 게이팅회로
본 발명은 복수의 수평 화소라인을 갖는 플랫패널 디스플레이(flat panel display)의 표시제어장치에 관한 것으로, 특히 수평 화소라인수 보다도 많은 수평 영상신호(horizontal picture signals)를 포함하는 방식의 비디오 신호에 의해 플랫패널 디스플레이를 구동하는 표시제어장치 및 표시제어방법에 관한 것이다.
최근에는 액정디스플레이와 같은 플랫패널 디스플레이가 세계적으로 보급되어 있다. 이에 따라서 액정디스플레이를 NTSC(National Television System Committee), EDTV(Extended Definition Television), PAL(Phase Alternation by Line), 하이비젼(Hi Vision)방송, 카 네비게이션(car navigation)과 같은 여러가지의 미디어의 비디오 정보의 어느 것에도 대응할 수 있도록 구성할 필요성이 높아지고 있다.
예를 들어 NTSC 비디오 신호는 1프레임당 480개(1필드당 240개)의 수평화소라인에 대응하는 수평 영상신호를 포함하고, PAL비디오 신호는 1프레임 당 512개(1필드 당 256개)의 수평 화소라인에 대응하는 수평 영상신호를 포함한다. 예를 들어 PAL비디오신호가 NTSC비디오 신호에 대응하는 수의 수평 화소라인(수평주사선)을 갖는 액정디스플레이에 공급되는 경우, PAL비디오신호의 수평 영상신호를 액정 디스플레이어의 수평 화소라인에 적절하게 분배할 수 없기 때문에 정상적인 표시를 하는 것이 어렵다. 이 문제는 액정디스플레이의 표시제어장치에 있어서 PAL비디오신호를 NTSC비디오신호로 변환함으로써 해결할 수 있다. 그러나 이 신호변환처리는 정상적인 표시를 하기 위해 복잡한 구조를 필요로 하고, 표시제어장치의 제조비용을 상승시킨다. 이 때문에 종래의 표시제어장치는 일반적으로 PAL비디오 신호의 수평영상신호를 일정한 비율로 줄이도록 구성한다. 이 경우 표시제어장치의 구조는 단순화되기 때문에 제조비용의 상승을 억제할 수 있다.
액정디스플레이의 수평화소라인은 표시제어장치에 설치된 Y드라이버회로에 의해 차례로 선택된다. 전형적인 Y드라이버회로는 복수의 플립플롭으로 구성된 시프트레지스터를 구비한다. 이 경우 Y드라이버회로는 수평주사기간에 대응한 주파수의 기준 클록신호(A)를 시프트클록신호(CPV)로서 받아 들여, 이 시프트클록신호(CPV)에 응답하여 각 플립플롭은 주사개시 펄스(pulse)를 출력함과 동시에 다음 단계로 시프트하고, 이 각 플립플롭으로부터의 출력신호를 레벨 시프트함으로써 얻어지는 주사신호를 수평화소라인의 배선Y1, Y2,‥‥중 한 개에 공급한다. 이 때문에 각 수평 영상신호는 주사신호에 따라 선택된 수평 화소라인에 공급되고, 이것에 의해 표시된다. 상술한 저감처리는 소정수의 수평 주사기간마다 주사금지신호(GINH)를 발생시키고, 예를 들어 수평 화소라인의 배선(Y1)에 공급된 주사신호 및 기준 클록신호(A)를 이 주사금지신호(GINH)로 마스크함으로써 실시된다.
그런데, Y드라이버 회로는 통상 독립된 IC모듈(module)로서 액정디스플레이의 기판에 장착되기 때문에 주사금지신호(GINH)가 Y드라이버회로에 공급되는 타이밍은 시프트클록신호(CPV)의 발생회로에 공급되는 타이밍과 반드시 일치하지는 않는다. 한편, 주사신호의 상승 및 하강 타이밍은 시프트레지스터회로 특성에 의존하여 불규칙한 응답시간(TPD1)만큼 지연된다. 만약, 시프트레지스터의 응답시간(TPD1)이 시프트레지스터에 공급된 주사금지신호(GINH)의 지연시간(TPD2)을 넘기는 경우, 제1도에 나타낸 것과 같이 지속시간이 짧은 방해펄스가 주사신호로써 출력된다. 이것은 대응수평화소라인의 화소전위를 변화시키고, 예를 들어 불필요한 스트라이프가 발생하도록 표시화상에 영향을 준다. 또한 이 영향은 액정디스플레이의 대형화에 수반되어 1수평주사 기간내에 전위를 설정해야할 화소수가 증대한 경우에 보다 심각해진다.
본 발명의 목적은 오동작하지 않고 비디오신호의 수평영상신호를 적절하게 줄일 수 있는 표시제어장치 및 표시제어방법을 제공하는 것에 있다.
이 목적은 복수의 수평화소라인을 갖는 플랫패널디스플레이의 표시제어장치에 의해 달성되고, 이 표시제어장치는 입력 비디오신호의 수직주사 사이클로 주사 개시펄스를 발생시키고, 이 비디오신호의 수평주사 사이클로 주사 개시펄스를 발생시키며, 이 비디오 신호의 수평주사 사이클로 기준클록신호를 발생시키는 제어신호발생회로와, 비디오신호로부터 수평영상신호를 수평주사 사이클로 추출하고 이 수평영상신호를 상기 복수의 수평화소라인 각각에 공급하는 제1드라이버회로와, 주사 개시펄스를 기준 클록신호에 응답하여 한 방향으로 시프트하여 이 주사 개시펄스의 유지 위치에 대응하는 수평화소라인을 선택하는 시프트레지스터를 포함하며 선택된 수평 화소라인에 선택신호를 공급하는 제2드라이버회로를 구비하고 제어신호 발생회로는 1프레임당 수평 영상신호수가 수평 화소라인수에 적합하지 않은 방식의 비디오신호에 대해서 수평영상신호를 줄이기 위해 소정수의 수평주사 기간에 1회의 비율로 1수평 주사기간 동안 선택신호를 마스크하는 금지신호를 발생시킴과 동시에, 이 1수평 주사기간 동안 상기 기준 클록신호를 반전시키는 저감회로를 포함한다.
이 표시제어장치에서는, 수평영상신호는 주사신호의 공급을 금지신호에 의해 1수평주사기간만 금지시킴으로써 실시된다. 여기에서 금지신호는 기준 클록신호를 마스크하기 위해 사용하지 않고, 기준 클록신호는 이 1수평주사기간에 반전된다. 즉, 시프트레지스터의 시프트동작은 금지신호의 정지를 기다리지 않고 실시되기 때문에, 금지신호의 배선경로에서의 지연과 시프트레지스터의 응답시간과의 관계에 의존하여 발생하는 불필요한 펄스를 확실하게 방지할 수 있다.
이하, 본 발명의 실시예 1에 관한 액정디스플레이 패널을 도면을 참조하여 설명한다.
제2도는 이 액정디스플레이 패널(1)의 일부를 개략적으로 나타낸다. 이 액정디스플레이 패널(1)은 광투과성 어레이기판(11), 광투과성 대향기판(12) 및 액정층(13)으로 구성된다. 액정층(13)은 어레이기판(11)과 대향기판(12) 사이에 유지된다. 액정디스플레이 패널(1)은 배면에 설치된 백라이트(14)로부터 광확산판(15)을 통하여 조사된 광원광을 선택적으로 투과함으로써 화상을 표시한다.
어레이기판(11)은 편광판(16), 유리 플레이트(Plate) 및 복수의 투명화소전극(18)을 갖는다. 편광판(16)은 유리 플레이트(17)을 덮어 설치하고, 광확산판(15)에 의해 확산되는 광원광을 편광한다. 복수의 투명화소전극(18)은 170(Indium Tin Oxide)로 구성되며, 편광판(16)과는 반대쪽에서 유리 플레이트(17)상에 240행×320열의 매트리스로서 배열된다. 어레이기판(11)은 화소전극(18)의 행을 따라서 형성되고, 유리 플레이트(17)상에 형성된 240개의 주사선(Y1-Y240), 화소전극(18)의 열을 따라서 유리 플레이트(17)상에 형성된 320개의 신호선(X1-X320)및 각각 스위칭소자로서 주사선(Y1-Y240) 및 신호선(X1-X320)의 교차점의 근방에서 유리 플레이트(17)상에 형성되는 240×320개의 박막트랜지스터(19)를 갖는다.
어레이기판(11)의 주사선(Y1-Y240) 및 신호선(X1-X320)는 이들의 교차위치에 배치되고 실리콘옥사이드 및 아몰퍼스실리콘으로 구성된 층간 절연층(20A)에 의해 서로 절연된다. 각 박막트랜지스터(19)는 아몰퍼스실리콘(또는 다결정실리콘)의 활성층(20B), 대응화소전극(18)에 접속된 소스전극(19A), 대응신호선에 접속된 드레인전극(19B) 및 대응 주사선에 접속된 게이트 전극(19C)를 갖는다. 게이트전극(19C)은 박막소스(19A) 및 드레인전극(19B) 사이에서 활성층(20B)로부터 절연되어 형성된다. 이에 의해, 각 박막트랜지스터(19)는 대응주사선을 통하여 게이트전극(19C)에 공급된 주사신호에 응답하여 도통하고, 대응신호선을 통하여 드레인전극(19B)에 공급되는 영상신호를 대응 화소전극(18)에 공급한다.
대향기판(12)은 투명대향전극(21), 칼라필터층(22), 유리플레이트(23) 및 편광판(24)을 갖는다. 편광판(24)은 유리플레이트(23)를 덮어 설치되고, 액정층(13)으로부터의 투과광을 편광시킨다. 대향전극(18)은 ITO(Indium Tin Oxide)로 구성되고 편광판(16)과는 반대쪽에서 유리플레이트(23)상에 형성되며, 화소전극(18)의 매트릭스 어레이에 대향한다. 칼라필터층(22)은 이 대향전극(21)을 덮어 유리플레이트(23)상에 형성된다.
유리필터층(22)은 연속된 3열의 화소전극(18)마다 각각 설치된 복수의 칼라필터 그룹을 갖는다. 각 칼라필터 그룹은 제1열의 화소전극(18)에 대향하는 적색 필터 스트라이프(22R), 제2열의 화소전극(18)에 대향하는 녹색 필터 스트라이프(22G), 제3열의 화소전극(18)에 대향하는 청색 필터 스트라이프(22B) 및 이들 스트라이프(22R,22G,22B) 상호의 경계에 설치되고, 각각 대응하는 신호선(Xi)에 대향하는 차광 스트라이프(22X)를 갖는다. 또한 액정층(13)은 도시하지 않은 제1배향막을 통하여 어레이기판(11)표면에 접합하고, 도시하지 않은 제2배향막을 통하여 대향기판(12) 표면에 접합된다.
상술한 액정디스플레이 패널(1)에서는 240개의 수평화소라인이 NTSC 비디오 신호의 1필드당 수평영상신호수에 대응하여 설치되고, 열방향(즉, 표시화면의 수직방향)에서 차례로 선택된다. 각 수평화소라인은 1행의 화소전극(18)을 포함하고, 이들 화소전극(18)의 각각은 대응 박막트랜지스터(19), 편광판의 대응부, 액정층의 대응부, 대향전극의 대응부 및 칼라필터층의 대응부와 협력하여 1화소를 구성한다. 각 수평화소 라인은 적, 녹, 청의 3화소로 각각 구성된 120개의 칼라화소 그룹을 포함한다.
즉, 3K-2(K=1,2,3‥‥)열의 화소전극(18)은 적색의 화소를 구동하기 위해 사용되고, 3K-1(K=1,2,3‥‥)열의 화소전극(18)은 녹색 화소를 구동하기 위해 사용되고, 3K(K=1,2,3‥‥)열의 화소전극(18)은 청색의 화소를 구동하기 위해 사용된다.
제3도는 액정디스플레이 패널(1)을 제어하는 표시제어부(2)를 개략적으로 나타낸다. 이들 표시제어부(2)는 표시화면 즉, 화소전극(18)의 매트리스 어레이의 바깥쪽에 위치한 어레이기판(11)의 일부 및 이 어레이기판(11)의 외부에 설치된다. 표시제어부(2)는 외부로부터 공급된 비디오신호(VS)로부터 수직 동기신호(VD) 및 수평 동기신호(VH)를 추출함과 동시에, 비디오신호(VS)가 NTSC방식 및 PAL방식중 어느 하나를 검출하는 검출부(61)와, 검출부(61)에 의해 검출된 방식으로 대응하여 신호선(X1-X360)을 구동하는 X드라이버회로(51), 이 X드라이버회로(51)가 신호선(X1-X360)을 구동하는 동작에 동기하여 주사선(Y1-Y240)을 1개씩 선택하는 Y드라이버(31) 및 검출부(61)에 의해 검출된 방식으로 대응하여 여러 가지 제어신호를 Y드라이버(31)에 공급하는 제어신호 발생회로(71)를 구비한다.
검출부(61)는 수직동기신호(VD)의 간격이 NTSC방식에 대응하는 1/30초인지 아닌지를 체크하는 것에 의해 비디오 신호(VS)의 방식을 검출하고, 검출결과에 대응하여 지정되는 NTSC표시모드 및 PAL표시모드의 한쪽을 나타내는 모드신호(SNP)를 제어신호 발생회로(71) 및 X드라이버 회로(51)에 공급한다. 이 모드신호(SNP)는 수직동기신호(VD) 및 수평동기신호(VH)와 함께 제어신호 발생회로(71)에 공급되며, 또 수평동기신호 및 비디오 신호(VS)와 함께 X드라이버 회로(51)에 공급된다.
X드라이버 회로(51)는 종래부터 알려져 있는 바와 같이 구성되고, 예를 들면 수평동기신호(VH)에 동기하여 비디오 신호(VS)의 각 수평영상신호에서 320개의 화소신호를 샘플링하여 홀드하는 샘플 홀드회로와, 이 샘플 홀드회로에 의해 홀드된 이 화소신호를 각각 증폭하는 OP앰프회로와, 이 OP앰프회로를 통하여 공급되는 320개의 화소신호를 격납하여 액정디스플레이 패널(1)의 신호선X1-X320에 각각 공급하는 단일의 라인 메모리를 구비한다. 샘플 홀드 회로의 샘플 타이밍 및 홀드 기간 및 라인 메모리의 출력 타이밍은 모드신호(SNP)에 의해 나타내어지는 표시모드에 대응하여 설정된다.
Y드라이버 회로(31)는 제어신호 발생회로(71)에서 공급되는 시프트 블록신호(CPV), 주사금지신호(GINH), 시프트방향 지정신호(L/R) 및 주사개시펄스(STV1, STV2)에 대해서 레벨 변환을 실시하는 레밸변환회로(31a), 240개의 수평화소라인에 대응하여 직렬로 접속된 240개의 플립플롭으로 구성되며 시프트 클록신호(CPV)에 응답하여 주사개시펄스(STV1, STV2)를 시프트하는 시프트 레지스터(31b), 각각 시프트 레지스터(31b)의 플립플롭에 접속되어 각각 주사개시펄스가 대응하는 플립플롭에 유지될 때에 이 플립플롭의 출력신호를 레벨 시프트하는 240개의 레벨 시프트 회로(31c). 이 레벨 시프트 회로(31)에 각각 접속되어 각각 대응 레벨 시프트 회로(31c)에 의해 레벨 시프트된 출력신호를 주사선(Y1-Y240)의 대응하는 하나에 수평화소라인의 주사신호로서 출력하는 240개의 출력회로(31d)를 가진다. 시프트 레지스터(31b)에 있어서 주사개시펄스(STV1)는 제1수평화소라인에 대응하는 플립플롭에 공급되며, 주사개시펄스(STV2)는 240수평화소라인에 대응하는 플립플롭에 공급된다. 시프트방향 지정신호(L/R)는 이 주사개시펄스(STV1, STV2)의 시프트 방향을 지정하기 위해서 시프트 레지스터(31b)에 공급된다. 즉, 이 Y드라이버 회로(31)는 이 주사개시 펄스(STV1, STV2)를 유지하는 플립플롭에 대응하는 수평화소라인에 그 유지기간만큼 지속적으로 주사신호를 공급한다. 또한, 출력회로(31d)의 출력동작은 주사금지신호(GINH)가 공급되는 동안 계속적으로 금지된다.
제4도는 제어신호 발생회로(71)의 구성을 상세하게 나타낸다. 이 제어신호 발생회로(71)는 검출부(61)로부터의 수평동기신호(HV)에서 얻어지는 수평주사기간에 기초하여 안정화되는 주파수의 수평동기펄스를 발생하는 PLL(Phase · locked · loop)회로(102), 이 PLL회로(102)로부터의 수평동기펄스(HP)에 동기한 기준클록신호(A)를 발생하는 기준클록 발생회로(104), 수평동기 펄스(HP), 수직동기신호(HV), 모드신호(SNP) 및 상하반전 지정신호(U/D)에 기초하여 주사금지신호(GINH0), 시프트 방향 지정신호(L/R), 주사개시펄스(STV1) 및 주사개시펄스(STV2)를 발생하는 타이밍 제어회로(106), 주사금지신호(GINH0)를 1수평주사기간만큼 지연시킨 주사금지신호(GINH)를 출력하는 1H지연회로(108), 주사금지신호(GINH0)가 고레벨로 유지될 때 기준클록신호(A)를 반전시키는 클록반전회로(120) 및 주사금지신호(GINH0, GINH)의 적어도 한쪽이 저레벨일 때 클록반전회로(120)의 출력신호(B)를 출력하는 게이팅 회로(122)를 구비한다. 클록반전회로(120)는 기준클록신호(A) 및 주사금지신호(GINH0)가 입력되는 EXOR회로(120a)로 구성된다. 게이팅 회로(122)는 AND회로(122a) 및 NAND회로(122b)로 구성된다. 주사금지신호(GINH0, GINH)는 NAND회로(122b)에 입력되며, 이 NAND회로(122b)의 출력신호(C) 및 게이팅 회로(122)의 출력신호(B)가 AND회로(122a)에 입력된다. 이 AND회로(122)의 출력신호는 시프트 클록신호(CPV)로서 Y드라이버 회로(31)에 공급된다. 상하반전지정신호(U/D)는 수평화소라인의 선택순서를 지정하기 위해서 타이밍 제어회로(106)에 공급된다. 타이밍 제어회로(106)는 이 상하반전 지정신호(U/D)에 기초하여 시프트 레지스터(31b)의 시프트 방향을 결정하여 이 시프트 방향을 시프트방향 지정신호(L/R)에 있어서 지정하며, 또한 이 시프트 방향에 대응하여 주사개시펄스(STV1, STV2)의 한쪽을 선택한다. 선택된 주사개시펄스는 수직동기신호(VD)에서 얻어지는 필드의 개시 타이밍으로 시프트 레지스터(31b)에 공급된다. 모드신호(SNP)가 PAL표시모드를 나타내는 경우, 타이밍 제어회로(106)는 7수평주사기간(7H)마다 1수평주사기간(1H)만큼 지속하는 주사금지신호(GINH0)을 발생한다. 7수평주사기간은 수평동기 펄스(HP)의 수를 카운트하는 것에 의해 검출된다.
또한 주사금지신호(GINH0)는 예를 들면 홀수 필드에 있어서 제1, 제8, 제14번째 수평주사기간에 발생되며, 짝수 필드에 있어서 제2, 제9, 제15번째 수평주사기간에 발생된다.
이하, 상기한 표시제어부(2)의 동작을 설명한다. 여기서는 주사개시펄스(STV1) 및 시프트방향 지정신호(L/R)가 수평화소라인을 1번째에서 24번째의 순서로 선택하기 위해서 Y드라이버(31)에 공급된다고 가정한다. 이 Y드라이버회로(31)의 시프트 레지스터(31b)는 시프트 클록신호(CPV)에 응답하여 주사개시펄스(STV1)를 시프트한다. 주사개시펄스(STV1)는 시프트클록신호(CPV)의 제1상승에서 제2상승까지 제1플립플롭에서 유지되고, 제2상승에서 제3상승까지 제2플립플롭에서 유지되며, 제3상승에서 제4상승까지 제3플립플롭에서 유지되고, 이하 동일하게 제4-제240플립플롭에서 차례로 유지된다. Y드라이버회로(31)는 주사개시펄스(STV1)가 시프트 레지스터(31b)의 제1플립플롭에서 유지될 때에 계속적으로 주사선(Y1)에 주사신호를 공급하고, 주사개시펄스(STV1)가 제2플립플롭에서 유지될 때에 계속적으로 주사선(12)에 주사신호를 공급하며, 주사개시펄스(STV1)가 제3플립플롭에서 유지될 때에 계속적으로 주사선(Y3)에 주사신호를 공급하고, 이하 동일하게 주사선Y4-Y240에 공급된다.
NTSC표시모드에서는 타이밍 제어회로(106)가 주사금지신호(GINH0)를 발생하지 않는다. 이 때문에 주사금지신호(GINH0, GINH)가 항상 저레벨로 유지된다. EXOR회로(120a)는 기준클록신호(A)를 반전시키지 않고 출력신호(B)로서 출력하고, NAND회로(122b)는 고레벨의 출력신호(C)를 출력하며, AND회로(122a)는 EXOR회로(120a)의 출력신호(B)를 시프트 클록 신호(CPV)로서 출력한다. 즉 기준 클록 신호(A)가 시프트 클록 신호(CPV)로서 Y드라이버(31)의 시프트 레지스터(31b)에 공급된다.
PAL표시모드에서는 타이밍 제어회로(106)가 제5도에 나타내는 바와 같이 7수평주사기간에 1회의 비율로 주사금지신호(GINH0)를 발생한다. 주사금지신호(GINH0)가 시각 t32에서 t34까지의 1수평주사기간에 고레벨로 설정되면, 주사금지신호(GINH)가 이 주사금지신호(GINH0)보다도 1수평주사기간 늦은 시각 t34에서 t38까지의 1수평주사기간에 고레벨로 설정된다.
또한, 주사금지신호(GINH0)가 시각 t41에서 t42까지의 1수평주사기간에 고레벨로 설정되면, 주사금지신호(GINH)가 이 주사금지신호(GINH0)보다도 1수평주사기간 늦은 시각 t42에서 t46까지의 1수평주사기간에 고레벨로 설정된다. EXOR회로(120a)는 주사금지신호(GINH0)가 저레벨일때에 기준클록신호(A)를 출력신호(B)로서 출력하고, 주사금지신호(GINH0)가 고레벨일때에 기준클록신호(A)의 반전신호를 출력신호(B)로서 출력한다. NAND회로(122b)는 주사금지신호(GINH0, GINH)의 양쪽이 고레벨인 경우를 제외하고 고레벨의 출력신호(C)를 출력한다. AND회로(122a)는 주사금지신호(GINH)가 고레벨로 유지되는 1수평주사기간에 있어서 기준클록신호(A)의 반전신호를 시프트 클록신호(CPV)로서 출력한다. 이것에 의해 시프트 레지스터(31b)의 시프트 타이밍이 1/2수평주사기간만큼 빨라진다. 다른 한편, 출력회로(31d)의 출력동작은 주사금지신호(GINH)가 고레벨로 유지되는 1수평주사기간만큼 금지되며, 이 수평주사기간에 X드라이버회로(51)에서 신호선X1-X320에 공급되는 1수평영상신호를 무효로 한다. 즉 수평영상신호는 7수평주사기간마다 1회의 비율로 줄어든다.
상기한 실시예에서는 주사금지신호(GINH)가 기준클록신호(A)를 마스크하는 대신에 기준클록신호(A)를 반전하기 위해서 사용된다. 이것에 의해 주사개시펄스(STV1)는 예를 들면 시각 t32에서 t36까지의 시프트 레지스터(31b)의 제1레지스터로 유지되고, 시각 t36에서 t40까지 시프트 레지스터(31b)의 제2플립플롭에서 유지된다. 출력회로(31d)는 주사금지신호(GINH)의 제어에 의해 시각 t32에서 t38까지 주사신호를 출력할 수 없기 때문에 각 주사선의 선택시간은 1수평주사기간으로 유지된다. 시프트 레지스터(31b)의 시프트 동작은 시각 t35을 기다리지 않고 실시되기 때문에 주사금지신호(GINH)의 배선경로에서의 지연과 시프트 레지스터(31b)의 응답시간과의 관계에 의존하여 발생하는 불필요 펄스를 확실하게 방지할 수 있다.
또한, 주사금지신호(GINH0)는 홀수 필드에 있어서, 제1, 제8, 제14번째 수평주사기간에 발생되고, 짝수 필드에 있어서 제2, 제9, 제15번째 수평주사기간에 발생된다. 이 경우 동일 순위의 수평영상신호가 홀수 필드 및 짝수 필드에 있어서 즐어들지 않는다. 수평화소라인을 따라 표시되는 스트라이프를 방지하여 양호한 화상을 얻을 수 있다.
다음에, 본 발명의 실시예 2에 관한 액정디스플레이 패널을 설명한다. 이 액정 디스플레이 패널에 제어신호 발생회로(71)가 제6도에 나타내는 바와 같이 구성되는 것을 제외하고 실시예 1와 동일하게 구성된다. 또한, 실시예 1과 동일한 부분은 동일 참조부호로 나타내고, 그 설명을 생략한다.
제6도에 나타내는 제어신호 발생회로(71)는 검출부(61)로부터의 수평동기신호(HV)에서 얻어지는 수평주사기간에 기초하여 안정화되는 주파수의 수평동기 펄스를 발생하는 PLL회로(102), 이 PLL회로(102)로부터의 수평동기펄스(HP)에 동기한 기준클록신호(A)를 발생하는 기준클록 발생회로(104), 수평동기펄스(HP), 수직동기신호(HV), 모드신호(SNP) 및 상하반전지정신호(U/D)에 기초하여 주사금지신호(GINH0), 시프트방향 지정신호(L/R), 주사개시펄스(STV1) 및 주사개시펄스(STV2)를 발생하는 타이밍제어회로(106), 주사금지신호(GINH0)를, 수평주사기간만큼 지연시킨 주사금지신호(GINH) 및 그 반전신호(GINH1)를 출력하는 1H지연회로(108), 주사금지신호(GINH0, GINH)의 적어도 한쪽이 저레벨일 때에 기준클록 발생회로(104)로부터의 기준클록신호(A)를 출력신호(F)로서 출력하는 게이팅회로(220) 및 주사금지신호(GINH0)의 하강을 검출하여 주사금지신호(GINH1)의 반전신호를 출력신호(G)로서 출력하는 하강 에지검출회로(222) 및 이 출력신호(G)가 고레벨로 유지될 때 출력신호(F), 즉 기준클록신호(A)를 반전시키는 클록반전회로(224)를 구비한다.
게이팅회로(220)는 주사금지신호(GINH0, GINH)가 입력되는 NAND회로(220b)와 이 NAND회로(220b)의 출력신호(E) 및 기준클록신호(A)가 입력되는 AND회로(220a)로 구성된다. 에지 검출회로(222)는 주사금지신호(GINH0,GINH)가 입력되는 NOR회로(222a)로 구성된다. 클록반전회로(224)는 이 AND회로(220a)의 출력신호(F) 및 NOR회로(222a)의 출력신호(G)가 입력되는 EXOR화로(224a)로 구성된다. EXOR회로(224a)의 출력신호는 시프트 클록신호(CPV)로서 Y드라이버회로(31)에 공급된다. 상하반전지정신호(U/D)는 수평화소라인의 선택순서를 지정하기 위해서 타이밍 제어회로(106)에 공급된다. 타이밍 제어회로(106)는 이 상하반전지정신호(U/D)에 기초하여 시프트 레지스터(31b)의 시프트 방향을 결정하여 이 시프트 방향을 시프트방향 지정신호(L/R)에 있어서 지정하며, 또한 이 시프트방향에 대응하여 주사개시펄스(STV1, STV2)의 한쪽을 선택한다. 선택된 주사개시펄스는 수직동기신호(VD)에서 얻어지는 필드의 개시 타이밍으로 시프트 레지스터(31b)에 공급된다. 모드신호(SNP)가 PAL표시모드를 나타내는 경우 타이밍 제어회로(106)는 7수평주사기간(7H)마다 1수평주사기간(1H)만큼 지속하는 주사금지신호(GINH0)를 발생한다. 7수평주사기간은 수평동기펄스(HP)의 수를 카운트하는 것에 의해 검출된다. 또한, 주사금지신호(GINH0)는 예를 들면 홀수 필드에 있어서 제1, 제8, 제14번째 수평주사기간에 발생되며, 짝수 필드에 있어서, 제2, 제9, 제15‥‥번째라고 하는 수평주사기간에 발생된다.
이하, 제6도에 나타낸 제어신호발생회로(71)를 구비한 표시제어부(2)의 동작을 설명한다. 여기서는, 주사개시펄스(STV1) 및 시프트방향 지정신호(L/R)가 수평화소라인을 제1번째에서 제240번째의 순서로 선택하기 위하여 Y드라이버(31)에 공급된다고 가정한다. 이 Y드라이버회로(31)의 시프트레지스터(31b)는 시프트클록신호(CPV)에 응답하여 주사개시펄스(STV1)을 시프트한다. 주사개시펄스(STV1)는 시프트클록신호(CPV)의 제1상승으로부터 제2상승까지 제1플립플롭에 유지되며, 제2상승으로부터 제3상승까지 제2플립플롭에 유지되며, 제3상승으로부터 제4상승까지 제3플립플롭에 유지되며, 이하 마찬가지로 제4-제240플립플롭에 차례로 유지된다. Y드라이버회로(31)는 주사개시펄스(STV1)가 시프트 레지스터(31b)의 제1플립플롭에 유지될 때 계속적으로 주사선(11)에 주사신호를 공급하고, 주사개시펄스(STV1)가 제2플립플롭에 유지될 때 계속적으로 주사선(Y2)에 주사신호를 공급하고, 주사개시펄스(STV1)가 제3플립플롭에 유지될 때 계속적으로 주사선(Y3)에 주사신호를 공급하고, 이하 마찬가지로 주사선(Y4-Y240)에 공급된다.
NTSC표시모드에서는 타이밍제어회로(106)가 주사금지신호(GINH)가 항상 낮은 레벨로 유지된다. NAND회로(220b)는 높은 레벨의 출력신호(E)를 출력하고, AND회로(220a)는 기본 클록신호(A)를 출력신호(F)로서 출력한다. EXOR회로(224a)는 AND회로(220a)의 출력신호(F)로서 출력한다. EXOR회로(224a)는 AND회로(220a)의 출력신호(F)를 반전하지 않고 시프트클록신호(CPV)로서 출력한다. 즉, 기준 클록신호(A)가 시프트클록신호(CPV)로서 Y드레인(31)의 시프트 레지스터(31b)에 공급된다.
PAL소자모드는 타이밍제어회로(106)가 제7도에 도시한 바와 같이 7수평주사기간에 1회의 비율로 주사금지신호(GINH0)를 발생한다. 주사금지신호(GINH0)가 시각 t52로부터 t54까지의 1수평주사기간에 높은 레벨로 설정되면, 주사금지신호(GINH)가 이 주사금지신호(GINH0) 보다도 1수평주사기간 늦은 시각 t54에서 t58까지의 1수평주사기간에 놓은 레벨로 설정된다. 또한, 주사금지신호(GINH0)가 시각 t61에서 t62까지의 1수평주사기간에 높은 레벨로 설정되면, 주사금지신호(GINH)가 이 주사금지신호(GINH0)보다도 1수평주사기간 늦은 시각 t62로부터 t66까지의 1수평주사기간에 높은 레벨로 설정된다. NAND회로(220b)는 주사금지 신호 GINH0 및 GINH 양쪽이 높은 레벨인 경우를 제외하고 높은 레벨의 출력신호(E)를 출력한다. AND회로(220a)는 기본클록신호(A)를 출력신호(F)로서 출력한다. EXOR회로(224a)는 출력신호(G)가 낮은 레벨일때 출력신호(F), 즉 기준 클록신호(A)를 시프트클록신호(CPV)로서 출력하고, 출력신호(G)가 높은 레벨일 때 기준 클록신호(A)의 반전신호를 시프트 클록신호(CPV)로서 출력한다. 이것에 의해 시프트레지스터(31b)의 시프트 타이밍이 1/2수평주사기간 만큼 빨라진다. 한편, 출력회로(31d)의 출력 동작은 주사금지신호(GINH)가 높은 레벨로 유지되는 1수평주사기간 만큼 금지되며, 이 수평주사기간에 X드라이버회로(51)로부터 신호선 X1-X320에 공급되는 1개의 수평영상신호를 무효로 간다. 즉, 수평영상신호는 7개의 수평주사기간마다 1회의 비율로 빼내어진다.
이 실시예 2에서는 실시예 1과 마찬가지로 주사금지신호(GINH)가 기준 클록신호(A)를 마스크하기 위하여 이용되지 않는다. 이것에 의해, 주사개시펄스(STV1)는 예를 들면 시각 t52로부터 t56까지 시프트레지스터(31b)의 제1플립플롭에 유지되며, 시각t56에서 t60까지 시프트레지스터(31b)의 제2플립플롭에 유지된다. 출력신호(31d)는 주사금지신호(GINH)의 제어에 의해 시각 t54로부터 t58까지 주사신호를 출력할 수 없기 때문에, 각 주사선의 선택시간은 1개의 수평주사기간에 유지된다. 시프트레지스터(31b)의 시프트 동작은 시각 t58를 기다리지 않고 실시되기 때문에, 주사금지신호(GINH)의 배선경로에서의 지연과 시프트레지스터(31b)의 응답시간과의 관계에 의존하여 발생하는 필요하지 않은 펄스를 확실하게 방지할 수 있다.
또한, 주사금지신호(GINH0)는 홀수필드에 있어서 제1, 제8, 제14‥‥ 번째라고 하는 수평주사기간에 발생되며, 짝수 필드에 있어서 제2, 제9, 제15‥‥번째라고 하는 수평주사기간에 발생된다. 이경우, 동일순위의 수평영상신호가 홀수 필드 및 짝수 필드에 있어 빼내어지지 않는다. 수평화소라인을 따라서 표시되는 스트라이프를 방지하여 양호한 화소를 얻을수 있다.
또한, 상기한 실시예는 7수평주사기간에 1회의 비율로 수평영상신호를 빼내도록 구성되었지만, 주사금지신호(GINH0)의 동기를 조정하면 수평영상신호수가 다른 식의 비디오 신호에도 적용할 수 있다.
또한, 이 실시예의 액정디스플레이 패널은 화소전극이 박막트랜지스터를 통하여 구동되는 액티브 매트리스 방식이지만, 본 발명은 예를들면 플라즈마, LED등을 이용한 다른 디스플레이 장치에도 적용할 수 있다.
또한, 최근에 있어서 연구 개발되고 있는 필드·에미션·디스플레이(FED)에도 이용할 수 있다.

Claims (10)

  1. 복수의 수평 화소라인을 가진 플랫 패널 디스플레이의 표시제어장치에 있어서, 입력 비디오 신호의 수직 주사 사이클로 주사개시펄스를 발생하고, 이 비디오 신호의 수평주사 사이클로 기준 클록신호를 발생하는 신호발생수단; 비디오신호로부터 수평영상신호를 상기 수평 주사 사이클로 추출하고, 이 수평영상신호를 상기 복수의 수평화소라인의 각각에 공급하는 제1구동수단; 상기 주사개시펄스를 상기 기준 클록신호에 응답하여 1방향으로 시프트하여 이 주사개시펄스의 유지위치에 대응하는 수평화소라인을 선택하는 시프트 레지스터를 포함하며, 선택된 수평화소라인에 선택신호를 공급하는 제2구동수단을 구비하고, 상기 신호발생수단은 1프레임당 수평영상신호수가 상기 수평화소라인의 수에 적합하지 않은 방식의 비디오신호에 대해 수평영상신호를 빼내기 위해 소정수의 수평주사기간에 1회의 비율로 1수평주사기간 동안 선택신호를 마스크하는 금지신호를 발생하고 아울러, 이 1수평주사기간 동안 상기 기준 클록신호를 반전하는 빼냄수단을 포함하는 것을 특징으로 하는 플랫패널 디스플레이의 표시제어장치.
  2. 제1항에 있어서, 상기 빼냄수단은 상기 복수의 수평화소라인이 1프레임의 화상으로서 조합되는 홀수 필드의 화상 및 짝수 필드의 화상의 각각에 대응하는 수평영상신호로 할당되는 경우에 이 홀수 및 짝수 필드사이에서 다른 순위의 수평영상신호를 빼내기 위해 상기 금지신호의 발생 타이밍을 시프트시키는 타이밍 제어부를 포함하는 것을 특징으로 하는 표시제어장치.
  3. 제1항에 있어서, 상기 신호발생수단은 1프레임당 수평영상 신호수가 상기 수평화소 라인수에 적합하지 않은 방식의 비디오 신호를 이 비디오 신호의 수직 주사 사이클로부터 검출하는 검출수단을 포함하는 것을 특징으로 하는 표시제어장치.
  4. 제1항에 있어서, 상기 빼냄수단은 상기 금지신호를 수취했을 때 상기 기준 클록신호를 반전하는 반전회로를 가지는 것을 특징으로 하는 표시제어장치.
  5. 제4항에 있어서, 상기 빼냄수단은 1수평주사기간 지속하는 기준금지신호를 소정수의 수평주사기간마다 발생하는 신호발생회로; 이 기준금지신호를 1수평주사기간 만큼 지연시킴으로써 상기 금지신호를 발생하는 지연회로; 상기 기준금지신호 및 상기 금지신호 양쪽을 수취했을 때 상기 기준 클록이 제2구동수단에 공급되는 것을 금지하는 게이팅회로를 가지는 것을 특징으로 하는 표시제어장치.
  6. 복수의 수평화소라인을 갖는 플랫패널 디스플레이의 표시제어 방법에 있어서, 입력 비디오신호의 상기 수직주사 사이클로 주사개시펄스를 발생하고, 이 비디오 신호의 수평주사 사이클로 기준 클록신호를 발생하는 단계; 비디오 신호에서 수평영상신호를 상기 수평주사 사이클로 추출하고, 이 수평영상신호를 상기 복수의 수평화소 라인의 각각에 공급하는 단계; 상기 주사개시펄스를 상기 기준 클록 신호에 응답하여 1방향으로 시프트하여 이 주사개시펄스의 유지 위치에 대응하는 수평 화소 라인을 선택하는 시프트 레지스터를 이용하고 선택된 수평화소 라인에 선택신호를 공급하는 단계를 구비하며, 상기 신호발생 단계는 1 프레임 당 수평영상 신호수가 상기 수평화소 라인의 수에 적합하지 않은 방식의 비디오 신호에 대해 수평영상신호를 빼내기 위해 소정수의 수평주사기간에 1회의 비율로 1수평주사기간 동안 상기 선택신호를 마스크하는 금지신호를 발생함과 동시에 이 1수평주사기간 사이 상기 기준 클록 신호를 반전하는 서브스텝을 포함하는 것을 특징으로 하는 플랫 패널 디스플레이의 표시제어방법.
  7. 복수의 수평 화소라인을 갖는 플랫 패널 디스플레이의 표시제어 장치에 있어서, 입력 비디오 신호의 수평주사 사이클로 기준 클록신호를 발생하는 신호 발생수단; 상기 비디오 신호에서 수평영상신호를 상기 수평 주사 사이클에서 추출하고, 이 수평 영상신호를 상기 복수의 수평화소 라인의 각각에 공급하는 제1구동수단; 상기 기준 클록 신호에 응답하여 상기 복수의 수평 화소 라인에서 차례로 1수평화소 라인을 선택하는 선택부를 포함하며, 선택된 수평 화소 라인에 선택 신호를 공급하는 제2구동수단을 구비하며, 상기 신호발생수단은 1프레임 당 수평영상신호수가 상기 수평 화소라인의 수에 적합하지 않은 방식의 비디오 신호에 대해 수평영상신호를 빼기 위해 소정수의 수평주사기간에 1회의 비율로 수평 주사 기간의 사이 선택신호를 마스크하는 금지신호를 발생함과 동시에, 상기 선택부에 의한 선택이 이 제1수평주사기간에 있어서 다음 수평화소라인으로 미리 바꾸어지도록 상기 기준 클록신호의 듀레이션을 변화시키는 빼냄수단을 구비하는 것을 특징으로 하는 플랫 패널 디스플레이의 표시제어장치.
  8. 1수평주사기간 마다 입력되는 복수의 수평영상신호를 포함하는 비디오신호를 복수의 수평화소라인을 가진 플랫 패널 디스플레이의 상기 수평 화소 라인에 1수평주사기간 마다 선택적으로 할당하는 표시제어장치에 있어서, 상기 수평화소라인에 대응하지 않은 상기 비디오 신호의 1개의 수평영상신호의 선택기간에 의거한 마스크 신호를 출력하는 마스크 신호 출력수단; 상기 한개의 수평영상신호에 앞서 인접한 다른 한개의 수평영상신호의 선택기간 및 상기 한개의 수평영상신호의 선택기간의 일부에 걸친 제1신호를 출력함과 동시에 상기 한개의 수평영상신호의 선택기간의 일부 및 상기 한개의 수평영상신호에 계속해서 인접한 다른 수평영상신호의 선택기간에 걸친 제2신호를 차례로 출력하는 선택신호출력수단; 및 상기 제1신호 및 상기 제2신호의 일부를 상기 마스크 신호에 의거하여 마스크함으로써 다른 수평영상신호의 각각에 대응하는 주사신호를 출력하는 연산수단을 포함하는 것을 특징으로 하는 표시제어장치.
  9. 제8항에 있어서, 상기 표시신호출력수단은 복수의 플립플롭으로 이루어진 시프트 레지스터로 구성되며, 상기 한개의 수평주사기간에 대응하는 기준 클록과 상기 마스크 신호에 의해 제어되는 것을 특징으로 하는 표시제어장치.
  10. 1개의 수평주사기간 마다 입력되는 복수의 수평영상신호를 포함하는 비디오신호를 복수의 수평화소라인을 가진 플랫패널 디스플레이의 상기 수평화소라인에 1개의 수평주사기간 마다 선택적으로 할당하는 표시제어방법에 있어서, 상기 수평화소라인에 대응하지 않은 상기 비디오 신호의 한개의 수평영상신호의 선택기간에 의거한 마스크신호로 출력하는 단계; 상기 한개의 수평영상신호에 앞서 인접한 다른 한개의 수평영상신호의 선택기간 및 상기 한개의 수평영상신호의 선택기간의 일부에 걸친 제1신호를 출력하는 단계; 상기 한개의 수평영상신호의 선택기간의 일부 및 상기 한개의 수평영상신호에 계속하여 인접한 다른 수평영상신호의 선택기간에 걸친 제2신호를 출력하는 단계; 상기 제1신호 및 상기 제2신호의 일부를 상기 마스크 신호에 의거하여 마스크함으로서 상기 한개의 수평영상신호를 제외한 상기 다른 한개의 수평영상신호의 각각을 선택적으로 상기 수평화소라인에 할당하는 단계를 포함하는 것을 특징으로 하는 표시제어방법.
KR1019960043811A 1995-09-28 1996-09-30 표시제어장치 및 표시제어방법 KR100217760B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-250548 1995-09-28
JP25054895 1995-09-28

Publications (2)

Publication Number Publication Date
KR970017154A KR970017154A (ko) 1997-04-30
KR100217760B1 true KR100217760B1 (ko) 1999-09-01

Family

ID=17209557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043811A KR100217760B1 (ko) 1995-09-28 1996-09-30 표시제어장치 및 표시제어방법

Country Status (3)

Country Link
US (1) US6049318A (ko)
KR (1) KR100217760B1 (ko)
TW (1) TW340937B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791518B2 (en) * 1997-04-18 2004-09-14 Fujitsu Display Technologies Corporation Controller and control method for liquid-crystal display panel, and liquid-crystal display device
JPH117268A (ja) * 1997-06-18 1999-01-12 Sony Corp サンプルホールド回路
US6272497B1 (en) * 1998-06-26 2001-08-07 Lsi Logic Corporation Vertical filter architecture using interleaved memory for storage of pixel data
JP3508837B2 (ja) * 1999-12-10 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法
US6927753B2 (en) * 2000-11-07 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4152699B2 (ja) * 2001-11-30 2008-09-17 シャープ株式会社 信号線駆動回路、および、それを用いた表示装置
JP4027691B2 (ja) * 2002-03-18 2007-12-26 株式会社日立製作所 液晶表示装置
JP4175058B2 (ja) * 2002-08-27 2008-11-05 セイコーエプソン株式会社 表示駆動回路及び表示装置
JP4623701B2 (ja) * 2003-08-29 2011-02-02 株式会社 日立ディスプレイズ カラーフィルター用着色組成物及びこの着色組成物で形成したカラーフィルターを用いた表示装置
JP4559172B2 (ja) * 2004-09-17 2010-10-06 富士通セミコンダクター株式会社 画像処理回路および画像処理方法
JP2007178784A (ja) * 2005-12-28 2007-07-12 Oki Electric Ind Co Ltd 駆動装置
JP5522375B2 (ja) * 2009-03-11 2014-06-18 Ｎｌｔテクノロジー株式会社 液晶表示装置、該装置に用いられるタイミングコントローラ及び信号処理方法
TWI417869B (zh) * 2010-08-24 2013-12-01 Chunghwa Picture Tubes Ltd 液晶顯示系統及其像素延遲充電電路
JP2014063029A (ja) * 2012-09-21 2014-04-10 Panasonic Liquid Crystal Display Co Ltd 表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088674B2 (ja) * 1989-07-11 1996-01-29 シャープ株式会社 表示装置
US5757352A (en) * 1990-06-18 1998-05-26 Canon Kabushiki Kaisha Image information control apparatus and display device
EP0467683A3 (en) * 1990-07-19 1992-09-02 Canon Kabushiki Kaisha Image processing apparatus
JPH05119734A (ja) * 1991-10-28 1993-05-18 Canon Inc 表示制御装置
JP2732772B2 (ja) * 1992-05-19 1998-03-30 松下電器産業株式会社 デジタル信号処理回路

Also Published As

Publication number Publication date
TW340937B (en) 1998-09-21
US6049318A (en) 2000-04-11
KR970017154A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
KR100499432B1 (ko) 액정패널의구동장치,액정장치및전자기기
KR100217760B1 (ko) 표시제어장치 및 표시제어방법
US5151689A (en) Display device with matrix-arranged pixels having reduced number of vertical signal lines
EP0915367B1 (en) Liquid crystal display with image reading function, image reading method and manufacturing method
US4922240A (en) Thin film active matrix and addressing circuitry therefor
US7224341B2 (en) Driving circuit system for use in electro-optical device and electro-optical device
US6084562A (en) Flat-panel display device and display method
US6018331A (en) Frame display control in an image display having a liquid crystal display panel
US5648792A (en) Liquid crystal display device having a thin film
US20020075212A1 (en) Method and apparatus for driving a liquid crystal display panel in a dot inversion system
US5724061A (en) Display driving apparatus for presenting same display on a plurality of scan lines
KR100288023B1 (ko) 평면표시장치및표시방법
JP2004170767A (ja) 駆動回路、電気光学装置及び駆動方法
KR0133266B1 (ko) 표시제어장치 및 방법
KR20010020935A (ko) 표시 장치 및 상기 표시 장치의 구동 방법
JP2001075534A (ja) 液晶表示装置
US7304630B2 (en) Display device and drive method thereof
KR20020028155A (ko) 액정표시장치의 구동 방법 및 구동 회로
KR100954012B1 (ko) 표시 장치
JP3667894B2 (ja) 表示制御装置および表示制御方法
KR100898789B1 (ko) 액정표시장치의 구동방법
JP3831111B2 (ja) 平面表示装置および表示方法
KR20040010360A (ko) 전기 광학 장치, 전기 광학 장치용 구동 회로, 전기 광학장치를 구동하는 구동 방법 및 전자 기기
JPH08331486A (ja) 画像表示装置
KR100226814B1 (ko) 액정 표시장치의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 17