KR100200301B1 - Method of fabrication dual silicon layer semiconductor device - Google Patents

Method of fabrication dual silicon layer semiconductor device Download PDF

Info

Publication number
KR100200301B1
KR100200301B1 KR1019950066015A KR19950066015A KR100200301B1 KR 100200301 B1 KR100200301 B1 KR 100200301B1 KR 1019950066015 A KR1019950066015 A KR 1019950066015A KR 19950066015 A KR19950066015 A KR 19950066015A KR 100200301 B1 KR100200301 B1 KR 100200301B1
Authority
KR
South Korea
Prior art keywords
silicon layer
temperature
double bond
bond structure
chamber
Prior art date
Application number
KR1019950066015A
Other languages
Korean (ko)
Other versions
KR970052863A (en
Inventor
전하응
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950066015A priority Critical patent/KR100200301B1/en
Publication of KR970052863A publication Critical patent/KR970052863A/en
Application granted granted Critical
Publication of KR100200301B1 publication Critical patent/KR100200301B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

이중 결합구조의 실리콘층 형성방법은 하부의 전기적 특성을 저하시키지 않으면서 이중 결합구조의 실리콘층이 고속으로 형성되도록 한다. 이를 위하여, 상기 이중 결합 구조의 실리콘층 형성방법은 증착 온도를 소정값으로 일정하게 유지시키고, 그리고 반도체 기판에 실리콘 가스를 공급하고 상기 반도체 기판에 증착되는 실리콘 원자의 흡착율 및 상기 실리콘 원자의 이동거리를 조절한다.The silicon layer forming method of the double bond structure allows the silicon layer of the double bond structure to be formed at high speed without degrading the lower electrical characteristics. To this end, the method for forming a silicon layer of the double bond structure maintains a deposition temperature at a predetermined value, supplies a silicon gas to a semiconductor substrate, and the adsorption rate of silicon atoms deposited on the semiconductor substrate and the moving distance of the silicon atoms. Adjust

Description

이중결합구조의 실리콘층 형성방법Silicon bond formation method of double bond structure

제1도는 종래의 이중 결합구조의 실리콘층 형성 공정시의 온도 그래프.1 is a temperature graph of a silicon layer formation process of a conventional double bond structure.

제2도는 본 발명의 실시예에 따른 이중 결합구조의 실리콘층 형성방법을 설명하기 위한 반도체 소자의 단면도.2 is a cross-sectional view of a semiconductor device for explaining a method of forming a silicon layer of a double bond structure according to an embodiment of the present invention.

제3도는 본 발명의 이중 결합구조의 실리콘층 형성 공정시의 온도 그래프.3 is a temperature graph during the silicon layer formation process of the double bond structure of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 반도체기판 12 : 게이트 산화막10 semiconductor substrate 12 gate oxide film

14 : 비정질 실리콘층 16 : 다결정 실리콘층14 amorphous silicon layer 16 polycrystalline silicon layer

본 발명은 반도체 장치에 사용되는 이층 구조의 실리콘층을 형성하는 방법에 관한 것으로, 특히 이중 결합구조의 실리콘층을 온도 변화 없이 소스가스의 유량 및 압력을 변화시켜 제조하여, 고속으로 형성할 수 있고, 미진을 감소시켜 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 방법에 관한 것이다.The present invention relates to a method for forming a silicon layer having a two-layer structure for use in a semiconductor device, and in particular, a silicon layer having a double bond structure can be manufactured by changing the flow rate and pressure of the source gas without changing the temperature, and can be formed at high speed. The present invention relates to a method for improving process yield and reliability of device operation by reducing dust.

통상, 실리콘은 반도체 장치의 형성시 도전물질 및 중간매개 물질로 사용된다. 이러한 실리콘은 사용목적에 따라 다결정, 비정질, 또는 다결정 및 비정질의 이중 결합구조로 반도체 기판상에 형성된다. 특히, 상기 이중 결합구조의 실리콘층은 반도체 트랜지스터의 게이트 전극으로 사용되어 게이트 절연물질인 게이트 산화막의 절연특성 저하 및 두께의 증가를 최소화한다. 이는 상기 이중 결합구조의 실리콘층이 상기 게이트 산화막으로의 인(Phosphorus) 및 붕소(Boron)의 침투를 방지하는 것에 기인한다.Typically, silicon is used as a conductive material and an intermediate medium in the formation of semiconductor devices. Such silicon is formed on a semiconductor substrate in a polycrystalline, amorphous, or polycrystalline and amorphous double bond structure depending on the purpose of use. In particular, the silicon layer of the double bond structure is used as the gate electrode of the semiconductor transistor to minimize the decrease in the insulating properties and increase in thickness of the gate oxide film as a gate insulating material. This is due to the silicon layer of the double bond structure preventing the penetration of phosphorus and boron into the gate oxide film.

상기 이중 결합구조의 실리콘층은 최근까지 이중 온도방식 및 이중 시스템 방법에 의하여 형성되었다. 상기 이중 온도 방식의 이중 결합구조의 실리콘층 제조 방법은 두 개의 온도조건에 실리콘을 형성하는 방법이고, 상기 이중 시스템에 의한 이중 결합구조의 실리콘층 제조 방법은 결정구조에 따라 각각의 시스템에서 실리콘층을 형성한다.The silicon layer of the double bond structure has been formed by the dual temperature method and the dual system method until recently. The double-layered double-bonded silicon layer manufacturing method is a method of forming silicon under two temperature conditions, the double-bonded silicon layer manufacturing method by the double system is a silicon layer in each system according to the crystal structure To form.

그러나, 상기 이중 온도방식의 제조방법은 온도가 변경될 경우, 온도가 안정화될 때까지의 시간을 필요로 하고, 상기 온도 안정화 기간에 이물질이 제1 구조의 실리콘층에 점착되어 상기 게이트 산화막의 절연특성을 저하시킬 수 있다. 또한 상기 이중 시스템에 의한 제조방법은 제1 시스템에서 제2 시스템으로 반도체기판을 이동시키는 동안에 제1구조의 실리콘층상에 미진이 점착되거나, 추가의 공정시간을 필요로 한다.However, the method of manufacturing the dual temperature method requires a time until the temperature is stabilized when the temperature is changed, and foreign matter adheres to the silicon layer of the first structure during the temperature stabilization period to insulate the gate oxide film. It may lower the characteristic. In addition, the manufacturing method by the dual system requires dust to adhere on the silicon layer of the first structure or requires additional processing time while moving the semiconductor substrate from the first system to the second system.

참고로, 상기 이중 온도 방식의 상기 이중 결합구조의 실리콘층 형성방법을 제1도에 도시된 온도 특성도를 참조하여 상세히 설명하기로 한다.For reference, a method of forming a silicon layer of the double bond structure of the double temperature method will be described in detail with reference to the temperature characteristic diagram shown in FIG. 1.

먼저, 400℃ 챔버(도시하지 않음) 내에 반도체 기판(도시하지 않음)을 설치하고, 제1 시간(t0)에서부터 상기 챔버내에 온도를 550℃ 까지 승온시킨 후, 상기 챔버의 온도가 550℃에 도달된 제2 시간(t1)로부터 제3 시간(t2)의 기간동안 상기 챔버의 온도가 안정화될 때까지 대기한다.First, a semiconductor substrate (not shown) is installed in a 400 ° C chamber (not shown), the temperature is raised to 550 ° C in the chamber from the first time t0, and then the temperature of the chamber reaches 550 ° C. It waits until the temperature of the chamber is stabilized for a period of time from the second time t1 to the third time t2.

그리고 상기 제3시간(t2)으로부터 제4 시간(t3)까지 상기 챔버내에 실리콘가스를 주입하여 비정질 실리콘이 상기 반도체 기판의 상부에 일정두께 만큼 형성하고, 상기 제4 시간(t3)에서부터 상기 챔버의 온도를 620℃까지 승온시킨다. 상기 챔버의 온도가 620℃로 승온된 제5 시간(t4)로부터 상기 챔버의 온도가 620℃를 안정되는 제6 시간(t5)까지 대기한다.Then, silicon gas is injected into the chamber from the third time t2 to the fourth time t3 to form amorphous silicon on the upper portion of the semiconductor substrate by a predetermined thickness, and from the fourth time t3 to the The temperature is raised to 620 ° C. From the fifth time t4 at which the temperature of the chamber is raised to 620 ° C, the chamber waits for a sixth time t5 at which the temperature of the chamber is stabilized at 620 ° C.

그 후, 상기 제6 시간(t5)로부터 제7 시간(t6)의 기간동안 상기 챔버내에 실리콘 가스를 주입하여 상기 비정질 실리콘층의 상부에 일정 두께의 다결정 실리콘이 형성되도록 한다. 상기 다결정 실리콘층이 형성된 후, 상기 챔버내의 온도를 400℃까지 하강시키고, 상기 챔버내의 온도가 400℃에 이르는 제8 시간(t7)에 상기 챔버내의 반도체 기판을 인출시켜 이중 실리콘층 형성 공정을 완료한다.Thereafter, silicon gas is injected into the chamber from the sixth time t5 to the seventh time t6 so that polycrystalline silicon having a predetermined thickness is formed on the amorphous silicon layer. After the polycrystalline silicon layer is formed, the temperature in the chamber is lowered to 400 ° C., and the semiconductor substrate in the chamber is taken out at the eighth time t7 at which the temperature in the chamber reaches 400 ° C. to complete the double silicon layer forming process. do.

그러나, 상기 종래의 이중 온도방식의 이중 결합구조의 실리콘층 형성방법은 온도 상승기간(t3 내지 t4) 및 온도 안정화 기간(t4 내지 t5)를 필요로 하고, 상기 온도 안정화 기간(t4 내지 t5)에 상기 비정질 실리콘층을 경유하여 상기 게이트 산화막에 이물질이 침투되어 상기 게이트 산화막의 절연특성을 저하시키고, 그 두께가 두꺼워지는 문제점을 안고 있다.However, the silicon layer formation method of the conventional double-temperature double bond structure requires a temperature rise period (t3 to t4) and a temperature stabilization period (t4 to t5), and in the temperature stabilization period (t4 to t5) Foreign matter penetrates into the gate oxide film via the amorphous silicon layer, thereby lowering the insulating property of the gate oxide film and increasing the thickness thereof.

따라서, 본 발명의 목적은 이중 결합구조의 실리콘층을 고속으로 형성할 수 있는 이중 결합구조의 실리콘층 형성방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a double bond structure silicon layer forming method capable of forming a double bond structure silicon layer at a high speed.

본 발명의 다른 목적은 게이트 절연막의 절연특성을 저하시키기 않으면서 고속으로 트랜지스터의 게이트 전극을 고속으로 형성할 수 있는 트랜지스터의 게이트 전극 형성방법을 제공함에 있다.Another object of the present invention is to provide a method of forming a gate electrode of a transistor capable of forming the gate electrode of the transistor at a high speed without degrading the insulating property of the gate insulating film.

상기 첫번째 목적을 달성하기 위하여, 본 발명은 증착 온도를 소정값으로 일정하게 유지시키고, 그리고 반도체 기판에 실리콘 가스를 공급하고 상기 반도체 기판에 증착되는 실리콘 원자의 흡착율 및 상기 실리콘 원자의 이동거리를 조절하는 것을 특징으로 한다.In order to achieve the first object, the present invention maintains the deposition temperature at a predetermined value, and supplies a silicon gas to the semiconductor substrate and adjusts the adsorption rate of the silicon atoms deposited on the semiconductor substrate and the moving distance of the silicon atoms Characterized in that.

이하, 본 발명의 실시예를 첨부한 제2도 및 제3도를 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to Figures 2 and 3 attached to an embodiment of the present invention will be described in detail.

설명의 편의상, 제2도에 도시된 온도 특성도에 따라 제3도에 도시된 트랜지스터의 게이트 전극의 형성공정을 설명하기로 한다.For convenience of description, the process of forming the gate electrode of the transistor shown in FIG. 3 according to the temperature characteristic diagram shown in FIG. 2 will be described.

먼저, 제1 시간(t0) 이전에 챔버(도시하지 않음)내의 온도가 제1 설정온도(예를 들면, 400℃)를 유지하도록 하고, 제3도에 도시된 바와 같이 게이트 산화막(12)이 형성된 반도체 기판(10)을 상기 챔버내에 설치한다.First, the temperature in the chamber (not shown) is maintained at the first set temperature (for example, 400 ° C.) before the first time t0, and as shown in FIG. 3, the gate oxide film 12 The formed semiconductor substrate 10 is provided in the chamber.

그리고 상기 제1 시간(t0)에서부터 제2 시간(t1)의 기간 동안, 챔버내의 압력이 제1 설정압력(예를 들면, 10 mTorr) 이하로 유지되도록 하고, 상기 챔버내에 비활성 가스를 주입하여 상기 챔버내의 온도가 제2 설정온도(예를 들면, 580~590℃)에 이르도록 상승시킨다.During the period of time between the first time t0 and the second time t1, the pressure in the chamber is maintained below a first set pressure (for example, 10 mTorr), and an inert gas is injected into the chamber. The temperature in the chamber is raised to reach a second set temperature (for example, 580 to 590 ° C).

또한, 상기 제2 시간(t1)으로부터 상기 챔버내의 온도가 상기 제2 설정 온도로부터 상하 1℃의 범위로 안정되게 유지되는 제3 시간(t2)까지 대기한다.In addition, the air is waited from the second time t1 to a third time t2 at which the temperature in the chamber is stably maintained in the range of 1 ° C up and down from the second set temperature.

상기 제3 시간(t2)로부터 상기 챔버내에 제2 설정압력 제1 유량의 SiH4가스를 주입하여 상기 게이트 산화막(12)의 표면에 비정질의 실리콘층(14)을 형성한다. 이때, 상기 게이트 산화막(12)상에 증착되는 비정질 실리콘층(14)은 실리콘 원자(Si)의 표면 흡착율이 매우 증가되고 그리고 실리콘 원자(Si)의 이동 거리가 감소됨으로 인하여 형성된다. 상기에서 제1 유량은 1000sccm 정도이고, 상기 제2 설정압력은 1000mTorr 정도가 적당하다.SiH 4 gas at a first flow rate of a second set pressure is injected into the chamber from the third time t2 to form an amorphous silicon layer 14 on the surface of the gate oxide film 12. At this time, the amorphous silicon layer 14 deposited on the gate oxide film 12 is formed because the surface adsorption rate of silicon atoms (Si) is greatly increased and the moving distance of silicon atoms (Si) is reduced. The first flow rate is about 1000sccm, the second set pressure is about 1000mTorr is appropriate.

상기 비정질 실리콘층이 원하는 두께 만큼 형성되는 제4 시간(t3)으로부터 제5 시간(t4)의 기간 동안, 상기 비정질 실리콘층(14)의 상부에 다결정 실리콘층(16)이 형성되도록 한다. 이를 위하여, 상기 챔버내에 주입되는 상기 SiH4가스의 압력을 상기 제1 설정압력보다 낮은 제2 설정압력으로 강압시키고 그리고 상기 가스의 유량을 상기 제1 유량보다 낮은 제2 유량으로 감소시킨다. 그 결과, 실리콘 원자(Si)의 표면 흡착율이 증가되고 실리콘 원자(Si)의 이동거리가 증가됨으로 인하여 상기 다결정 실리콘층(16)이 형성되도록 한다. 상기 제2 유량은 100sccm 정도 그리고 상기 제3 설정압력은 200mTorr가 적당하다.During the period from the fourth time t3 to the fifth time t4 when the amorphous silicon layer is formed by the desired thickness, the polycrystalline silicon layer 16 is formed on the amorphous silicon layer 14. To this end, the pressure of the SiH 4 gas injected into the chamber is reduced to a second set pressure lower than the first set pressure and the flow rate of the gas is reduced to a second flow rate lower than the first flow rate. As a result, the polycrystalline silicon layer 16 is formed by increasing the surface adsorption rate of silicon atoms Si and increasing the moving distance of silicon atoms Si. The second flow rate is about 100 sccm and the third set pressure is suitably 200 mTorr.

상기 비정질 실리콘층(14) 및 상기 다결정 실리콘층(16)은 하나의 이중 결합구조의 실리콘층으로 트랜지스터의 게이트전극으로 사용된다. 그리고 상기 비정질 실리콘층 및 다결정 실리콘층이 다른 가스의 유입없이 연이어 형성됨으로 인하여 상기 비정질 실리콘층을 경유하여 상기 게이트 산화막(12)쪽으로 침투하는 이물질이 거의 존재하지 않게 된다.The amorphous silicon layer 14 and the polycrystalline silicon layer 16 are used as a gate electrode of a transistor as a silicon layer having a single double bond structure. In addition, since the amorphous silicon layer and the polycrystalline silicon layer are successively formed without inflow of other gases, there is almost no foreign matter penetrating into the gate oxide layer 12 via the amorphous silicon layer.

상기 다결정 실리콘층(16)이 형성되는 제5 시간(t4)에서부터 상기 챔버내의 잔류가스를 진공펌프(도시하지 않음)를 이용하여 모두 배출시키고, 그리고 비활성 가스를 주입시켜 상기 챔버내의 온도를 상기 제2 설정온도로부터 상기 제1 설정온도로 하강시킨다.From the fifth time t4 at which the polycrystalline silicon layer 16 is formed, all residual gas in the chamber is discharged using a vacuum pump (not shown), and an inert gas is injected to reduce the temperature in the chamber. 2 The temperature is lowered from the set temperature to the first set temperature.

마지막으로, 상기 챔버내의 온도가 상기 제1 설정온도로 하강된 제6 시간(t5)이후에 챔버로부터 상기 이중 결합구조의 실리콘층이 형성된 반도체 기판(10)을 인출한다.Finally, after the sixth time t5 at which the temperature in the chamber is lowered to the first set temperature, the semiconductor substrate 10 having the double bond structure silicon layer is formed from the chamber.

상술한 바와 같이, 본 발명의 이중 결합구조의 실리콘층 형성방법은 하나의 온도조건에서 비정질 및 다결정 실리콘을 연속적으로 형성하여 이중 결합구조의 실리콘층을 고속으로 형성할 수 있는 장점을 제공한다. 그리고 본 발명의 이중 결합구조의 실리콘층 형성방법은 이물질(예를 들면, 인, 붕소 및 미진 등)이 상기 실리콘층을 경유하여 하부층(게이트 절연막)으로 침투하는 방지하여 하부층의 전기적 특성(예를 들면, 절연특성)의 열화를 방지할 수 있다. 더 나아가, 본 발명의 상기 이중 결합구조의 실리콘층 제조방법은 게이트 절연막으로 사용되는 게이트 산화막의 절연특성을 열화시키지 않으면서 고속으로 게이트 전극이 형성될 수 있도록 한다.As described above, the silicon layer formation method of the double bond structure of the present invention provides an advantage that the silicon layer of the double bond structure can be formed at high speed by continuously forming amorphous and polycrystalline silicon at one temperature condition. The silicon layer forming method of the double bond structure of the present invention prevents foreign substances (for example, phosphorus, boron, and fine particles) from penetrating into the lower layer (gate insulating film) via the silicon layer, thereby preventing the electrical properties of the lower layer (e.g., For example, deterioration of insulation characteristics can be prevented. Furthermore, the method of manufacturing the double bond silicon layer of the present invention allows the gate electrode to be formed at high speed without degrading the insulating property of the gate oxide film used as the gate insulating film.

상기한 바와 같이, 본 발명의 실시예를 비정질 실리콘층 및 다결정 실리콘층이 적층된 이중 결합구조의 실리콘층을 형성하는 것에 극한하여 설명하였으나, 통상의 지식을 가진 자라면 본 발명의 기술적 범위 및 요지의 범위내어서 변형 변경된 다른 형태로 실시할 수 있다는 것을 충분히 알 수 있을 것이다.As described above, the embodiment of the present invention has been described in the limit of forming a double-bonded silicon layer in which an amorphous silicon layer and a polycrystalline silicon layer are stacked, but a person skilled in the art has the technical scope and the gist of the present invention. It will be appreciated that other modifications can be made within the scope of the modifications.

예를 들면, 상기 다결정 실리콘층 및 상기 비정질 실리콘층이 순차적으로 적층된 이중 결합구조의 실리콘층을 형성할 경우를 들 수 있다. 이 경우, 상기 SiH4가스의 압력 및 유량은 초기에 각각 제3 설정압력 및 제2 유량으로 설정되어 상기 다결정 실리콘층이 먼저 형성되도록 한다. 그 후, 상기 SiH4가스의 압력 및 유량은 제2 설정압력 및 제1 유량을 유지하여 상기 다결정 실리콘층의 표면에 상기 비정질 실리콘층이 형성되도록 한다.For example, the case where the polycrystalline silicon layer and the amorphous silicon layer form the silicon layer of the double bond structure which is laminated | stacked sequentially is mentioned. In this case, the pressure and flow rate of the SiH 4 gas are initially set to a third set pressure and a second flow rate, respectively, so that the polycrystalline silicon layer is formed first. Thereafter, the pressure and flow rate of the SiH 4 gas maintain a second set pressure and a first flow rate such that the amorphous silicon layer is formed on the surface of the polycrystalline silicon layer.

따라서, 본 발명의 요지 및 범위는 상기 실시예에 국한되지 않고 첨부된 다음의 특허청구의 범위에 의해서 한정되어야 할 것이다.Therefore, the gist and scope of the present invention should not be limited to the above embodiments but should be defined by the appended claims.

Claims (3)

비정질 실리콘층과 다결정실리콘층의 이중 적층 구조의 실리콘층 형성방법에 있어서, 580~590℃의 챔버내에 반도체기판을 탑재하고, 실리콘 소스가스를 이용하여 제1 설정압력 및 제1설정유량으로 상기 반도체기판상에 비정질실리콘층을 형성하는 공정과, 상기 비정질실리콘층상에 다결정실리콘층을 형성하되, 온도는 동일하고 제1설정압력 및 제1설정유량 보다 작은 제2 설정압력 및 제2 설정유량의 실리콘 소스가스를 사용하는 공정을 구비하는 이중 결합구조의 실리콘층 형성방법.In a method of forming a silicon layer having a double layer structure of an amorphous silicon layer and a polysilicon layer, a semiconductor substrate is mounted in a chamber at 580 to 590 ° C, and the semiconductor is formed at a first set pressure and a first set flow rate using a silicon source gas. Forming a layer of amorphous silicon on the substrate, and forming a layer of polysilicon on the layer of amorphous silicon, wherein the temperature is the same and the second set pressure and the second set flow rate are less than the first set pressure and the first set flow rate. A double bond structure silicon layer forming method comprising a process using a source gas. 제1항에 있어서, 상기 제1 설정압력이 1000mTorr이고, 상기 제2 설정압력이 200mTorr 인 것을 특징으로 하는 이중 결합구조의 실리콘층 형성방법.The method of claim 1, wherein the first set pressure is 1000 mTorr and the second set pressure is 200 mTorr. 제1항 또는 제2항에 있어서, 상기 제1 설정유량이 1000sccm이고, 상기 제2 설정유량이 100sccm 인 것을 특징으로 하는 이중 결합구조의 실리콘층 형성방법.The method of claim 1 or 2, wherein the first set flow rate is 1000sccm, and the second set flow rate is 100sccm.
KR1019950066015A 1995-12-29 1995-12-29 Method of fabrication dual silicon layer semiconductor device KR100200301B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066015A KR100200301B1 (en) 1995-12-29 1995-12-29 Method of fabrication dual silicon layer semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066015A KR100200301B1 (en) 1995-12-29 1995-12-29 Method of fabrication dual silicon layer semiconductor device

Publications (2)

Publication Number Publication Date
KR970052863A KR970052863A (en) 1997-07-29
KR100200301B1 true KR100200301B1 (en) 1999-06-15

Family

ID=19447192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066015A KR100200301B1 (en) 1995-12-29 1995-12-29 Method of fabrication dual silicon layer semiconductor device

Country Status (1)

Country Link
KR (1) KR100200301B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160046024A (en) 2014-10-17 2016-04-28 광주대학교산학협력단 Soap cure natural composition for scalp

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160046024A (en) 2014-10-17 2016-04-28 광주대학교산학협력단 Soap cure natural composition for scalp

Also Published As

Publication number Publication date
KR970052863A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
US7544996B2 (en) Methods of fabricating a semiconductor device having a metal gate pattern
US6448186B1 (en) Method and apparatus for use of hydrogen and silanes in plasma
CN1320614C (en) Composite spacer liner for improved transistor performance
JP2917783B2 (en) Semiconductor device and manufacturing method thereof
US6866890B2 (en) Method of forming a dielectric film
US5093700A (en) Single gate structure with oxide layer therein
US5700699A (en) Method for fabricating a polycrystal silicon thin film transistor
KR100406580B1 (en) Method for forming contact plug of semiconductor device
KR100200301B1 (en) Method of fabrication dual silicon layer semiconductor device
US20050287740A1 (en) System and method of forming a split-gate flash memory cell
US6066519A (en) Semiconductor device having an outgassed oxide layer and fabrication thereof
US6506690B1 (en) Method for forming dielectric stack including second dielectric layer with lower undoped portion and upper doped portion
JP2671607B2 (en) Semiconductor device and manufacturing method thereof
US6169040B1 (en) Method of manufacturing semiconductor device
JPH09260366A (en) Manufacture of semiconductor device
KR100380270B1 (en) Method for manufacturing gate in semiconductor device
KR0119965B1 (en) Oxidation method of semiconductor device
KR0163934B1 (en) Oxide gate insulating layer of polycrystalline silicon and method of manufacturing thereof, polycrystalline silicon thin transister using the same
CN1263158C (en) Grid structure and manufacture method as well as MOS part of grid structure
KR100950551B1 (en) Semiconductor device prevented gate leaning and method for fabricating the same
KR100292116B1 (en) Method for forming isolation layer of semiconductor device
KR100400279B1 (en) Method for manufacturing semiconductor device with tungsten silicide
KR100355867B1 (en) a manufacturing method of a semiconductor device
JPH07111979B2 (en) Method for manufacturing field effect transistor
KR100261560B1 (en) Capacitor and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee