KR100198922B1 - 저장 확인 기능을 갖는 지연에 무관한 비동기형 선입선출장치 - Google Patents

저장 확인 기능을 갖는 지연에 무관한 비동기형 선입선출장치 Download PDF

Info

Publication number
KR100198922B1
KR100198922B1 KR1019960003722A KR19960003722A KR100198922B1 KR 100198922 B1 KR100198922 B1 KR 100198922B1 KR 1019960003722 A KR1019960003722 A KR 1019960003722A KR 19960003722 A KR19960003722 A KR 19960003722A KR 100198922 B1 KR100198922 B1 KR 100198922B1
Authority
KR
South Korea
Prior art keywords
storage
cell
data
output
input
Prior art date
Application number
KR1019960003722A
Other languages
English (en)
Other versions
KR970062917A (ko
Inventor
최은창
한재덕
조경록
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019960003722A priority Critical patent/KR100198922B1/ko
Publication of KR970062917A publication Critical patent/KR970062917A/ko
Application granted granted Critical
Publication of KR100198922B1 publication Critical patent/KR100198922B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G06F5/12Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/12Indexing scheme relating to groups G06F5/12 - G06F5/14
    • G06F2205/126Monitoring of intermediate fill level, i.e. with additional means for monitoring the fill level, e.g. half full flag, almost empty flag

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 저장 확인 기능을 갖는 지연에 무관한(delay insensitive) 비동기형 FIFO 장치에 관한 것으로서, 저장셀 인에이블 신호를 출력하여 입력 데이터가 저장되었음을 알리는 저장 확인 신호를 수신하면 제어신호를 전단과 후단에 출력하는 다수의 제어수단(21); 입력된 데이터를 상기 제어수단(21)의 저장셀 인에이블 신호에 의해 저장하여 출력하는 다수의 셀 저장 수단(22); 및 상기 셀 저장 수단(22)에 입력되는 데이터와 출력 데이터를 입력받고, 상기 제어수단(21)의 저장셀 인에이블 신호를 입력받아 상기 셀 저장 수단(22)에 입력된 데이터의 저장 여부를 출력하는 다수의 저장 확인 신호 발생 수단(23)을 구비하여 셀 저장 수단(22)과 제어수단(21)의 지연 문제를 극복하고, FIFO 장치에 일정 동안만 데이터를 억세스 할 수 있는 인에이블 기능을 부여하여 인에이블 신호가 '하이'상태 동안만 데이터를 억세스할 수 있도록 하여 입력되는 데이터를 부분적으로 선택할 수 있어 FIFO 장치의 동작 범위를 증대할 수 있는 효과가 있다.

Description

저장 확인을 갖는 지연에 무관한 비동기형 선입선출(FIFO)장치
제1도는 종래의 비동기로 동작하는 사건 구동형 FIFO 의 블록 구성도.
제2도는 본 발명에 따른 저장 확인 기능을 갖는 지연에 무관한 비동기형 FIFO 장치의 블록 구성도.
제3도는 본 발명에 따른 셀 저장부와 저장 확인 신호 발생부의 세부 회로도.
* 도면의 주요부분에 대한 부호의 설명
21 : 제어부 22 : 셀 저장부
23 : 저장 확인 신호 발생부
본 발명은 저장 확인 기능을 갖는 지연에 무관한(delay insensitive) 비동기형 선입선출(FIFO) 장치에 관한 것으로, 특히 셀 데이터가 완전히 저장된 후에 저장확인 신호를 제어부에 입력하여 4핸드세이킹(4-phase handshaking) 동작이 시작되고, 상기 제어부의 출력 신호가 다음 단 제어부에 입력되어 제어부와 셀 저장부간의 지연 문제를 해결한 비동기형 선입선출(FIFO) 장치에 관한 것이다.
제1도는 종래의 비동기로 동작하는 사건 구동형 FIFO 장치의 블록 구성도로서, 도면에서 11은 셀 저장부, 12는 제어부를 각각 나타낸다.
종래의 비동기로 동작하는 사건 구동형 FIFO 는 셀 저장부(11)에 입력 데이터를 저장시키기 위해 제어부(12)가 의사 4핸드세이킹 작용에 의해 저장 셀 인에블 신호를 출력시키는 기능을 갖고 있다.
이러한 종래의 비동기형인 사건 구동형 FIFO 장치는 다음과 같은 제한점이 있다.
첫 번째, FIFO 의 기능을 위해선 임의의 N 단째 제어부(12)의 인에이블 신호가 임의의 N-1단째 셀 저장부(11)의 최대 지연이 고려되지 않고, 셀 저장부(11)의 지연과 무관하게 저장 셀 인에블 신호가 생성되어 출력된다.
그러나, 다음(N) 단의 제어부(12)는 전(N-1) 단 셀 저장부(11)의 최대 지연보다 큰 지연을 가져야 한다.
종래의 사건 구동형 FIFO 장치는 셀저장부(11)의 최대 지연을 고려하기 위하여 제어부(12)에 게이트 지연 소자를 사용하고 있으나, 셀 저장부(11)의 최대 지연은 공정과 배선에 따라 가변되므로 게이트 소자로 정확하게 지연을 보상하는 것이 불가능한 문제점이 있었다.
두 번째, 쓰기/읽기 신호에 의해서만 데이터가 처리되므로, FIFO 장치내에 데이터를 일시 정지, 또는 데이터의 과도한 입력으로 저장된 데이터를 보호하기 위하여 쓰기/읽기 신호를 강제적으로 차단할 필요가 있다. 그러나, 종래의 사건 구동형 FIFO 장치는 쓰기/읽기 신호를 강제적으로 차단할 수 없는 문제점이 있었다.
또한, 저장 확인 기능을 갖지 않는 사건 구동형 FIFO 장치는 제어부(12)가 셀 저장부(11)의 지연과 무관하게 동작하므로, 셀 저장부(11)의 최대 지연이 제어부(12)의 지연보다 큰 경우가 발생할 수 있고, 이는 FIFO 장치에서 데이터가 이동되지 못하는 문제점이 발생하였다.
따라서, 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 데이터의 저장 상태를 확인하여 셀 저장부에 입력되는 데이터가 완전히 저장된 후에 제어부가 동작하도록 함으로써, 셀 저장부와 제어부의 지연문제를 극복할 수 있고, FIFO 장치에 일정 동안만 데이터를 억세스할 수 있는 인에이블 기능을 부여하여 인에이블 신호가 '하이'상태인 동안만 데이터를 억세스할 수 있도록 하고, 입력되는 데이터를 부분적으로 선택할 수 있는 비동기형 선입선출(FIFO) 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 셀을 저장하는 셀저장수단과, 상기 셀 저장수단으로의 셀 쓰기 및 읽기를 제어하는 제어수단을 구비하되, 상기 셀 저장수단과 제어수단이 하나의 단으로 구성되며, 다수의 단이 연속적으로 연결된 선입선출 장치에 있어서, 상기 셀 저장수단에 입력되는 입력 데이터와 상기 셀 저장수단으로부터 출력되는 출력 데이터와, 상기 제어수단으로부터 상기 셀 저장수단을 제어하기 위한 제어신호를 각각 입력받아 상기 셀 저장수단에 정상적으로 데이터가 저장되었음을 알리는 저장확인신호 발생수단을 더 포함하며, 상기 제어수단은 상기 저장확인신호 발생수단으로부터 저장확인신호를 수신하는 경우에 전단 및 후단의 제어수단으로 이를 통지하여 다음 단으로의 순차적인 데이터 전달이 이루어지도록 하는 것을 특징으로한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일 실시예를 상세히 설명한다.
제2도는 본 발명에 따른 저장 확인 기능을 갖는 지연에 무관한 비동기형 FIFO 장치의 블록 구성도로서, 도면에서 21 은 제어부, 22는 셀 저장부, 23은 저장 확인 신호 발생부를 각각 나타낸다.
본 발명은 제어부(21), 셀 저장부(22), 저장 확인 신호발생부(23)가 상호 연결되어 하나의 단을 이루며, 이러한 하나의 단이 연속적으로 결합되어 다수의 단을 이룰 수 있다.
첫 번째 단의 제어부(21)는 외부로부터 입력 인에이블 신호와 쓰기 신호를 입력받으면 셀 저장부(22)와 저장 확인 신호 발생부(23)에 저장셀 인에이블 신호를 출력한다. 즉, 입력 인에이블 신호가 '1'로 입력되고, 쓰기 신호가 인에이블되면 제어부(21)는 저장셀 인에이블 신호를 셀 저장부(22)로 출력하여 셀저장부(22)에 데이터가 저장되도록 하며, 입력 인에이블 신호가 '0'이 되면 쓰기 동작은 차단된다.
첫 번째 단의 셀 저장부(22)는 외부로부터 입력되는 입력 데이터를 상기 제어부(21)로부터 입력되는 저장셀 인에이블 신호에 의해 저장하며, 저장된 셀을 두 번째 단의 셀 저장부(22)와 첫 번째 단의 저장 확인 신호 발생부(23)로 출력한다.
상기 첫 번째 단의 저장 확인 신호 발생부(23)는 입력 데이터(D,D')와 상기 첫 번째 단 제어부(21)로부터 저장셀 인에이블 신호와 상기 첫 번째 단의 셀 저장부(22)로부터 출력 데이터(Q,Q')를 각각 입력받아 입력 데이터(D,D')와 출력 데이터(Q,Q')가 (D∩Q)∪(D'∩Q')=1 조건을 만족할 때, 데이터가 정확히 저장된 것으로 인지하여 저장 확인 신호를 논리 '1'로 하여 상기 첫 번째, 단 제어부(21)로 출력한다.
상기 첫 번째 단 제어부(21)는 상기 첫 번째 단 저장 확인 신호 발생부(23)로부터 저장 확인 신호가 입력되면 4핸드세이킹 동작을 하고, 이 출력은 두 번째 단 제어부로 입력된다.
두 번째 단 제어부는 상기 첫 번째 단 제어부(21)로부터 제어 신호가 입력되면 두 번째 단 셀 저장부와 두 번째 단 저장 확인 신호 발생부로 저장셀 인에이블 신호를 출력한다. 상기 두 번째 단 셀 저장부는 상기 첫 번째 단 셀 저장부(22)로부터 입력되는 데이터를 상기 두 번째 단 제어부로부터 입력된 저장셀 인에이블 신호에 의해 저장한다.
상기 두 번째 단 저장 확인 신호 발생부는 상기 첫 번째 단 저장 확인 신호 발생부(23)와 마찬가지로, 상기 두 번째 단 셀 저장부로 입력되는 첫 번째 단의 셀 저장부의 출력 데이터와 상기 두 번째 단 제어부로부터의 저장셀 인에이블 신호와 상기 두 번째 단 셀 저장부로부터의 출력 데이터를 각각 입력받아 입력 데이터(D,D')와 출력 데이터(Q,Q')가 (D∩Q)∪(D'∩Q')=1 조건을 만족할 때, 데이터가 정확히 저장된 것으로 인지하여 저장 확인 신호를 상기 두 번째 단 제어부로 출력한다.
상기 두 번째 단 제어부는 상기 두 번째 단 저장 확인 신호 발생부로부터 저장 확인 신호를 수신하면 상기 첫 번째 단 제어부(21)와 세 번째 단 제어부로 제어 신호를 출력한다.
즉, 각 단의제어부는 전 단 제어부의 제어 신호와 다음 단 제어부의 제어신호를 각각 입력받아 전단 및 다음 단 셀 저장부의 정상적인 데이터 저장 유무를 확인한 다음에 저장된 데이터를 다음 단으로 출력시키거나, 전단 셀 저장부의 데이터를 입력받기 위한 저장셀 인에이블 신호를 셀 저장부로 출력한다.
마지막 단 제어부는 외부로부터 출력 인에이블 신호와 읽기 신호를 입력받아 마지막 단 셀 저장부로 제어 신호를 출력하여 저장된 데이터가 출력되도록 한다.
즉, 출력 인에이블 신호가 '1'이고, 읽기 신호가 인에이블되면 제어 신호를 마지막 단의 셀 저장부로 출력하여 저장된 데이터가 출력되도록 하고, 출력 인에이블 신호가 '0'이 되면 읽기 동작은 차단된다.
제3도는 본 발명에 따른 셀 저장부(22)와 저장 확인 신호 발생부(23)의 세부 회로도를 나타낸다.
셀 저장부(22)는 외부의 입력 데이터 D와 상기 제어부(21)의 저장셀 인에이블 신호를 논리곱하여 출력하는 제1 논리곱 게이트(31)와, 외부의 입력 데이터 D'와 상기 제어부(21)의 저장셀 인에이블 신호를 논리곱하여 출력하는 제2 논리곱 게이트(32)와, 상기 제1 논리곱 게이트(31)의 출력과 출력 데이터 Q'를 부정 논리곱하여 출력 데이터 Q를 출력하는 제1 부정 논리곱 게이트(33), 및 상기 제2논리곱 게이트(31)의 출력과 출력 데이터 Q를 부정 논리곱하여 출력 데이타 Q'를 출력하는 제2부정 논리곱 게이트(34)를 구비한다.
또한, 저장 확인 신호 발생부(23)는 외부의 입력 데이터 D 와 상기 셀 저장부(22)의 출력 데이터 Q, 그리고 제어부(21)의 저장셀 인에이블 신호를 입력받아 이를 논리곱하여 출력하는 제3 논리곱 게이트(35)와, 외부의 입력 데이터 D'와 상기 셀 저장부(22)의 출력 데이터 Q', 그리고 제어부(21)의 저장셀 인에이블 신호를 입력받아 이를 논리곱하여 출력하는 제4 논리곱 게이트(36), 및 상기 제1 및 제2 논리곱 게이트(35,36)의 출력을 논리합하여 상기 제어부(21)에 저장 확인 신호를 출력하는 논리합 게이트(37)를 구비한다.
상기 셀 저장부(22)의 제1 및 제2 논리곱 게이트(31,32)는 제어부(21)의 저장셀 인에이블 신호에 동기되도록 하기 위해 구비되며, 제1 및 제2 부정 논리곱 게이트(33,34)는 외부로부터 입력되는 입력 데이터를 제1 및 제2 논리곱 게이트(31,32)를 통해 동기된 데이터를 저장하기 위해 구비된다.
저장 확인 신호 발생부(23)의 제3 논리곱 게이트(35)는 입력 데이터 D와 출력 데이터 Q, 저장 셀 인에이블 신호를 입력받아 이를 논리곱하여 제어부(21)의 저장 셀 인에이블 신호가 발생할 때 입력 데이터 D의 저장 확인 신호를 발생시킨다.
저장 확인 신호 발생부(23)의 제4 논리곱 게이트(36)는 입력데이타 D'와 출력 데이터Q', 제어부 (21)의 저장 셀 인에이블 신호를 입력받아 이를 논리곱하여 저장 셀 인에이블 신호가 발생할 때 입력 데이터 D'의 저장 확인 신호를 발생시킨다.
저장확인 신호 발생부(23)의 논리합 게이트(37)는 상기 저장 확인 신호 발생부(23)의 제1논리곱 게이트(35)의 출력인 입력 데이터 D의 저장확인 신호와 상기 저장 확인 신호 발생부(23)의 제2 논리곱 게이트(36)의 출력인 입력 데이터 D'의 저장 확인 신호를 입력받아 이를 논리합하여 어느 하나에서라도 저장 확인 신호가 발생하면 제어부(21)에 저장 확인 신호를 발생시킨다.
즉, 저장 확인 동작은 상기 제어부(21)의 저장 셀 인에이블 신호 '1'과 입력 데이터 D,D'가 셀 저장부(22) 의 제1 및 제2 논리곱 게이트(31,32)에 의해 논리곱 되고, (D∩Q)∪(D'∩Q')=1을 만족할 때, 입력 데이터가 완전히 저장되었으므로 저장 확인 신호 '1'이 출력된다.
여기서, 저장 확인 동작은 제어부(21)의 저장 셀 인에이블 신호'1'에 동기되어 동작되므로 '0'의 입력 데이터는 저장 확인 동작과 무관한 상태가 된다.
상기와 같이 동작하는 본 발명은 셀 저장부와 제어부간의 지연문제, 즉 제어부의 지연이 셀 저장부의 데이터 저장 시간보다 작은 경우는 오류 데이터가 출력되는 문제점을 해결하기 위하여 저장확인 신호 발생부를 사용하여 셀 저장부에 입력되는 데이터가 완전히 저장된 후에 제어부가 동작되도록 함으로써, 셀 저장부와 제어부의 지연문제를 극복하고, FIFO 장치에 일정 동안만 데이터를 억세스할 수 있는 인에이블 기능을 부여하여 인에이블 신호가 '하이' 상태 동안만 데이터를 억세스할 수 있도록 하여 입력되는 데이터를 부분적으로 선택할 수 있어 FIFO 장치의 동작 범위를 증대할 수 있는 효과가 있다.

Claims (4)

  1. 셀을 저장하는 셀 저장수단과, 상기 셀 저장 수단에 대한 셀 쓰기 및 읽기를 제어하는 제어수단을 구비하되, 상기 셀 저장수단과 제어수단이 하나의 단으로 구성되며, 다수의 단이 연속적으로 연결된 선입선출 장치에 있어서, 상기 셀 저장수단에 입력되는 입력 데이터와 상기 셀 저장수단으로부터 출력되는 출력 데이터와, 상기 제어수단으로부터 상기 셀 저장수단을 제어하기 위한 제어신호를 각각 입력받아 상기 셀 저장수단에 정상적으로 데이터가 저장되었음을 알리는 저장확인신호 발생수단을 더 포함하며, 상기 제어수단은 상기 저장확인신호 발생수단으로부터 저장확인신호를 수신하는 경우에 전단 및 후단의 제어수단으로 이를 통지하여 다음 단으로의 순차적인 데이터 전달이 이루어지도록 하는 비동기형 선입선출 장치.
  2. 제1항에 있어서, 상기 첫 번째 단의 제어수단은 외부로부터 입력된 입력 인에이블 신호에 의해 제어되고, 상기 마지막 단의 제어수단은 외부로부터 입력된 출력 인에이블 신호에 의해 제어되는 것을 특징으로하는 비동기형 선입선출장치.
  3. 제1항 또는 제2항에 있어서, 상기 셀 저장수단은 입력 데이터 D와 상기 제어수단의 저장셀 인에이블 신호를 논리곱하는 제1 논리곱수단: 입력 데이터 D'와 상기 제어수단의 저장셀 인에이블 신호를 논리곱하는 제2 논리곱수단; 상기 제1 논리곱수단의 출력과 출력 데이터 Q'를 부정 논리곱하여 출력 데이터 Q를 출력하는 제1 부정 논리곱수단; 및 상기 제2 논리곱수단의 출력과 상기 출력 데이터 Q를 부정 논리곱하여 출력 데이터 Q'를 출력하는 제2 부정 논리곱수단을 구비한 것을 특징으로 하는 비동기형 선입선출 장치.
  4. 제3항에 있어서, 상기 저장확인 신호 발생수단은, 상기 입력 데이터 D와 상기 셀 저장수단의 출력 데이터 Q, 그리고 상기 제어수단의 저장셀 인에이블 신호를 입력받아 이를 논리곱하는 제3 논리곱수단; 상기 입력 데이터 D'와 상기 셀 저장수단의 출력 데이터 Q', 그리고 상기 제어수단의 저장셀 인에이블 신호를 입력받아 이를 논리곱하는 제4 논리곱수단; 및 상기 제3 및 제4 논리곱수단의 출력을 논리합하는 논리합수단을 구비한 것을 특징으로 하는 비동기형 선입선출 장치.
KR1019960003722A 1996-02-15 1996-02-15 저장 확인 기능을 갖는 지연에 무관한 비동기형 선입선출장치 KR100198922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960003722A KR100198922B1 (ko) 1996-02-15 1996-02-15 저장 확인 기능을 갖는 지연에 무관한 비동기형 선입선출장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960003722A KR100198922B1 (ko) 1996-02-15 1996-02-15 저장 확인 기능을 갖는 지연에 무관한 비동기형 선입선출장치

Publications (2)

Publication Number Publication Date
KR970062917A KR970062917A (ko) 1997-09-12
KR100198922B1 true KR100198922B1 (ko) 1999-06-15

Family

ID=19451326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003722A KR100198922B1 (ko) 1996-02-15 1996-02-15 저장 확인 기능을 갖는 지연에 무관한 비동기형 선입선출장치

Country Status (1)

Country Link
KR (1) KR100198922B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440914B1 (ko) * 1998-06-22 2004-09-18 서창전기통신 주식회사 핸드 터미널과 컴퓨터를 중계하는 중계기의 데이타 수신 확인방법 및 핸드 터미널의 데이타 송신 방법

Also Published As

Publication number Publication date
KR970062917A (ko) 1997-09-12

Similar Documents

Publication Publication Date Title
US5365485A (en) Fifo with fast retransmit mode
US6724684B2 (en) Apparatus for pipe latch control circuit in synchronous memory device
US4433394A (en) First-in first-out storage and processing unit making use thereof
US4933901A (en) Method for assigning priority to read and write requests received closely in time
US6075393A (en) Clock synchronous semiconductor device system and semiconductor devices used with the same
KR0166000B1 (ko) 속도 등급이 제한되지 않은 동기 dram을 갖는 반도체 메모리 장치
KR970017656A (ko) 버스트 모드를 가진 고속 반도체 메모리
US5274600A (en) First-in first-out memory
US4156288A (en) Asynchronous shift register with turnpike feature
US6002615A (en) Clock shift circuit and synchronous semiconductor memory device using the same
US5291580A (en) High performance burst read data transfer operation
US6802036B2 (en) High-speed first-in-first-out buffer
US5610874A (en) Fast burst-mode synchronous random access memory device
US6201756B1 (en) Semiconductor memory device and write data masking method thereof
US5394450A (en) Circuit for performing arithmetic operations
EP0411759B1 (en) Synchronizer using clock phase extrapolation
KR100198922B1 (ko) 저장 확인 기능을 갖는 지연에 무관한 비동기형 선입선출장치
US5033066A (en) Event tagging time delay
US5488712A (en) Memory circuit with pipeline processing
US6141274A (en) Semiconductor integrated circuit having a pre-charged operation and a data latch function
KR20040059958A (ko) 데이터 정렬 시간을 최소화할 수 있는 반도체 기억 장치
JP3240067B2 (ja) 順次メモリ
KR100233630B1 (ko) 레이저 레인지 파인더용 고속 데이타 레지스터
KR100399895B1 (ko) 고속의 데이터 라이트를 위한 디디알 메모리
US5249154A (en) Data access controller and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030226

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee