KR0186092B1 - 반도체 칩 다이본딩 방법 - Google Patents

반도체 칩 다이본딩 방법 Download PDF

Info

Publication number
KR0186092B1
KR0186092B1 KR1019950034271A KR19950034271A KR0186092B1 KR 0186092 B1 KR0186092 B1 KR 0186092B1 KR 1019950034271 A KR1019950034271 A KR 1019950034271A KR 19950034271 A KR19950034271 A KR 19950034271A KR 0186092 B1 KR0186092 B1 KR 0186092B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
die bonding
arm
paddle
Prior art date
Application number
KR1019950034271A
Other languages
English (en)
Other versions
KR970023895A (ko
Inventor
이현규
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950034271A priority Critical patent/KR0186092B1/ko
Publication of KR970023895A publication Critical patent/KR970023895A/ko
Application granted granted Critical
Publication of KR0186092B1 publication Critical patent/KR0186092B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 칩의 다이본딩 방법에 관한 것으로, 종래에는 반도체 칩의 크기보다 패들의 크기가 작을 경우에 와이어 본딩시 기우뚱 거림이 발생하여 와이어 본딩 불량 및 칩이 파손이 발생하는 문제점이 있었다. 본 발명 반도체 칩의 다이본딩 방법은 웨이퍼(10) 상태에서 개개로 분리된 반도체 칩(11)을 제1 픽업 암(12)으로 흡착하여 트랜스 포켓(13)으로 이동하는 단계와, 그 트랜스 포켓(13)으로 이동된 반도체 칩(11)을 뒤집는 단계와, 상기 뒤집어진 상태의 반도체 칩(11)을 제2 픽업 암(16)으로 흡착하여 반도체 칩(11)의 상면을 패들(15)에 부착하는 단계의 순서로 진행하여 와이어 본딩시 칩이 바닥면에 위치하고 와이어 본딩할 수 있도록 함으로써 기우뚱 거림이 방지되어 와이어 본딩불량을 방지하는 효과가 있고, 칩의 파손이 방지되는 효과가 있다.

Description

반도체 칩 다이본딩 방법
제1도는 종래 다이본딩 방법을 설명하기 위한 다이본딩 장비의 개략구성도.
제2도는 본 발명 다이본딩 방법을 설명하기 위한 다이본딩 장비의 개략구성도.
제3도는 본 발명의 요부인 트랜스 포켓을 보인 사시도.
* 도면의 주요부분에 대한 부호의 설명
10 : 웨이퍼 11 : 칩
12 : 제1 픽업 암 13 : 트랜스 포켓
14 : 리드 프레임 15 : 패들
16 : 제2 픽업 암
본 발명은 반도체 칩 다이본딩 방법에 관한 것으로, 특히 리드 프레임의 패들보다 칩의 크기가 클때 칩의 상면을 패들에 용이하게 부착하도록 하는데 적합한 반도체 칩 다이본딩 방법에 관한 것이다.
일반적인 반도체 패키지의 제작은 웨이퍼 위에 일괄적으로 만들어진 칩(또는 다이)을 개개로 분리하는 웨이퍼 스크라이빙(WAFER SCRIBING)공정과, 리드 프레임의 패들 위에 다이를 부착하는 다이 본딩(DIE BONDING)공정과, 디바이스의 외부 연결단자인 패드와 패키지의 리드 프레임을 와이어로 연결하는 와이어 본딩(WIRE BONDING)공정과, 와이어 본딩이 끝난 후 칩을 보호하기 위해 수지로 밀폐하거나, 밀봉(SEALING) 또는 용접(WELDING)하는 몰딩(MOLDING)공정과, 몰딩이 끝난 패키지에 연결되어 있는 리드 프레임의 리드와 리드 사이의 댐바를 절단하는 트리밍(TRIMMING) 및 트리밍이 끝난 패키지의 리드를 일정한 모양을 갖추도록 하는 포밍(FORMING)공정과, 피시비 기판에 패키지를 납땜으로 부착고정하는 솔더링(SOLDERING) 공정과, 제품의 표면에 상호, 상표, 제품명, 제작장소, 제작시기 등을 문자나 숫자 또는 기호로서 표시하는 마킹(MARKING)공정으로 이루어 진다.
이와 같은 반도체 제조공정중 상기 다이본딩 공정을 행하기 위해서는 웨이퍼가 개개의 칩으로 스크라이빙된 상태에서 칩을 이동시켜야 하는 바, 이와 같이 일반적으로 행하여지는 다이본딩 공정에서 사용되는 다이본딩 장비를 제1도에 개략적으로 도시하였다.
도시된 바와 같이, 종래에는 웨이퍼(1)가 개개의 칩(1a)으로 스크라이빙된 상태에서 그 칩(1a)을 흡착하여 이동시키기 위한 제1 픽업 암(2)이 일측에 설치되어 있고, 그 제1 픽업 암(2)의 근접한 부분에 버큠홀(3a)이 구비된 포켓(3)이 설치되어 있으며, 상기 제1 픽업 암(2)의 반대측에는 포켓(3)에서 흡착한 칩(1a)을 이동하여 리드 프레임(4)의 패들(4a)에 부착하기 위한 제2 픽업 암(5)이 설치되어 있다.
상기와 같이 구성되어 있는 종래 다이본딩 장비를 이용하여 다이본딩하는 동작을 설명하면 다음과 같다.
먼저, 제1 픽업 암(2)을 이용하여 웨이퍼(1) 상태에서 개개로 분리된 칩(1a)을 흡착하여 포켓(3)으로 이동하고, 그 포켓(3)에 이동된 칩(1a)은 버큠홀(3a)에서 발생하는 흡입력에 의해 얼라인이 되는 것이다.
그런 다음, 상기 얼라인 된 반도체 칩(1a)을 제2 픽업 암(5)으로 흡착하여 이동한후, 리드 프레임(4)의 패들(4a)에 부착한다.
상기와 같은 방법은 반도체 칩(1a)의 크기가 리드 프레임(4) 패들(4a)의 크기보다 작은 경우에 다이본딩하는 방법이다.
그러나, 반도체 칩(1a)이 커지더라도 원가절감을 위해 종래와 동일한 크기의 패들을 사용하는데, 이때 종래와 같은 방법으로 칩(1a)의 다이본딩을 실시하였을 경우 후공정인 와이어 본딩시 패들이 작아 기우뚱 거림으로 불량이 발생할 우려가 있고, 칩(1a)의 파손이 발생하는 문제점이 있었다.
본 발명의 목적은 패들의 크기보다 칩의 크기가 클경우에 패들에 반도체 칩의 상면이 부착하도록 하여 후공정인 와이어 본딩에서 불량이 발생하는 것을 방지하고, 칩의 파손이 발생하는 것을 방지하는데 적합한 반도체 칩의 다이본딩 방법을 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 웨이퍼 상태에서 개개로 분리된반도체 칩을 제1 픽업 암으로 흡착하여 트랜스 포켓으로 이동하는 단계와, 그 트랜스 포켓으로 이동된 반도체 칩을 뒤집는 단계와, 상기 뒤집어진 상태의 반도체 칩을 제2 픽업 암으로 흡착하여 반도체 칩의 상면을 패들에 부착하는 단계의 순서로 진행하는 것을 특징으로 하는 반도체 칩 다이본딩 방법이 제공된다.
이하, 상기와 같은 반도체 칩의 다이본딩 방법을 첨부된 도면을 참고하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명 다이본딩 방법을 설명하기 위한 다이본딩 장비의 개략구성도이다.
도시된 바와 같이, 웨이퍼(10) 상태에서 분리된 개개의 반도체 칩(11)을 흡착하여 이동하기 위한 제1 픽업 암(12)이 일측에 설치되어 있고, 그 제1 픽업 암(12)의 근접한 부분에 상기 제1 픽업 암(12)으로 이동된 반도체 칩(11)을 뒤집어서 칩(11)의 상면이 하측으로 위치하도록 하는 트랜스 포켓(13)이 설치되어 있으며, 상기 제1 픽업 암(12)의 반대측에는 상기 트랜스 포켓(13)에서 흡착한 반도체 칩(11)을 이동하여 리드 프레임(14)의 패들(15)에 부착하는 제2 픽업 암(16)이 설치되어 있다.
제3도는 상기 트랜스 포켓(13)의 구성을 상세히 보인 것으로, 도시된 바와 같이, 버큠홀(21a)이 구비된 리버스 캡(21)과 버큠홀(22a)이 구비된 리시브 캡(22)이 힌지(23)결합되어 있고, 그 힌지(23)의 후단부에 스텝모터(24)가 설치되어 있다.
상기와 같이 구성되어 있는 다이본딩 장비를 이용하여 반도체 칩의 다이본딩하는 방법을 설명하면 다음과 같다.
웨이퍼(10) 상태에서 개개로 분리된 반도체 칩(11)을 제1 픽업 암(12)으로 흡착하여 트랜스 포켓(13)으로 이동하는 단계와, 그 트랜스 포켓(13)으로 이동된 반도체 칩(11)을 뒤집는 단계와, 상기 뒤집어진 상태의 반도체 칩(11)을 제2 픽업 암(16)으로 흡착하여 반도체 칩(11)의 상면을 패들(15)에 부착하는 단계의 순서로 진행 한다.
상기 트랜스 포켓(13)에서 칩(11)을 뒤집는 동작을 좀더 상세히 설명하면 제1 픽업 암(12)에 의하여 칩(11)이 리버스 캡(21)으로 이동되면 버큠홀(21a)에서 진공이 작동되어 칩(11)을 고정하고, 스텝모터(24)가 힌지(23)을 회전시켜서 힌지(23)에 고정된 리버스 캡(21)을 리시브 캡(22)의 상측으로 복개하며, 버큠홀(21a)의 진공을 차단하여 칩(11)이 리시브 캡(22)에 뒤집어서 안착되도록 한다. 그런 다음, 리버스 캡(21)은 스텝모터(24)의 역회전에 의하여 원복되고, 리시브 캡(22)에 수납된 칩(11)은 버큠홀(22a)에 진공이 작동되면서 정위치되어 제2 픽업 암(18)에 의하여 픽-업되도록 얼라인 된다.
이상에서 상세히 설명한 바와 같이 본 발명의 반도체 칩 다이본딩 방법은 패들의 크기보다 칩의 크기가 클 경우에 반도체 칩을 뒤집어서 반도체 칩의 상면을 패들에 부착함으로써 후공정인 와이어 본딩 공정에서 기우뚱 거림 등의 불안정한 요소가 제거되어 와이어 본딩 불량이 발생하는 것이 방지되고, 또한 와이어 본딩 공정중 발생할 수 있는 기우뚱 거림으로 인한 칩의 파손을 방지하는 효과가 있다.

Claims (1)

  1. 웨이퍼 상태에서 개개로 분리된 반도체 칩을 제1 픽업 암으로 흡착하여 트랜스 포켓으로 이동하는 단계와, 그 트랜스 포켓으로 이동된 반도체 칩을 뒤집는 단계와, 상기 뒤집어진 상태의 반도체 칩을 제2 픽업 암으로 흡착하여 반도체 칩의 상면을 패들에 부착하는 단계의 순서로 진행하는 것을 특징으로 하는 반도체 칩 다이본딩 방법.
KR1019950034271A 1995-10-06 1995-10-06 반도체 칩 다이본딩 방법 KR0186092B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950034271A KR0186092B1 (ko) 1995-10-06 1995-10-06 반도체 칩 다이본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034271A KR0186092B1 (ko) 1995-10-06 1995-10-06 반도체 칩 다이본딩 방법

Publications (2)

Publication Number Publication Date
KR970023895A KR970023895A (ko) 1997-05-30
KR0186092B1 true KR0186092B1 (ko) 1999-04-15

Family

ID=19429422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034271A KR0186092B1 (ko) 1995-10-06 1995-10-06 반도체 칩 다이본딩 방법

Country Status (1)

Country Link
KR (1) KR0186092B1 (ko)

Also Published As

Publication number Publication date
KR970023895A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
US9805980B2 (en) Method of manufacturing a semiconductor device
CN100444340C (zh) 半导体器件的制造方法以及半导体器件
US6291263B1 (en) Method of fabricating an integrated circuit package having a core-hollowed encapsulation body
JP2000012745A (ja) 半導体パッケージおよびその製造方法
US6852553B2 (en) Semiconductor device fabrication method and semiconductor device fabrication apparatus
KR0186092B1 (ko) 반도체 칩 다이본딩 방법
JP3793679B2 (ja) 電子部品の製造方法及び製造装置
KR100386633B1 (ko) 반도체칩 부착용 접착부재의 커버 필름 제거장치 및 이를이용한 커버 필름 제거 방법
JP4489492B2 (ja) 半導体装置の製造方法
CN112908862A (zh) 一种无上片胶固定的芯片背面裸露封装方法及芯片
JP4381127B2 (ja) 不要樹脂除去装置及び除去方法
JP2000091403A (ja) ダイピックアップ方法およびそれを用いた半導体製造装置ならびに半導体装置の製造方法
JP3713123B2 (ja) 半導体装置およびその製法
JPH0878505A (ja) 半導体チップ分離装置
JPH1079463A (ja) 半導体装置製造用切断装置
KR980012105A (ko) 웨이퍼 쏘잉 방법
JPH0831998A (ja) 半導体装置およびその製造に用いるリードフレームならびにワイヤボンディング装置
JP3087395B2 (ja) 電子部品の製造方法
JPH02290031A (ja) 樹脂封止型半導体集積回路のカル及びゲートの除去方法
KR100478678B1 (ko) 웨이퍼쏘잉방법
EP1628338A1 (en) The manufacturing method of a modularized leadframe
KR940006188Y1 (ko) 반도체 장치용 리드 프레임
KR20050000196A (ko) 평면형 콜렛을 이용한 칩 이송방법
JP2593971B2 (ja) 樹脂封止用金型および樹脂封止方法
US20050125999A1 (en) Manufacturing method of a modularized leadframe

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee