KR0184634B1 - 반도체소자 - Google Patents

반도체소자 Download PDF

Info

Publication number
KR0184634B1
KR0184634B1 KR1019900011382A KR900011382A KR0184634B1 KR 0184634 B1 KR0184634 B1 KR 0184634B1 KR 1019900011382 A KR1019900011382 A KR 1019900011382A KR 900011382 A KR900011382 A KR 900011382A KR 0184634 B1 KR0184634 B1 KR 0184634B1
Authority
KR
South Korea
Prior art keywords
film
wiring
wiring structure
semiconductor device
insulating film
Prior art date
Application number
KR1019900011382A
Other languages
English (en)
Other versions
KR910003784A (ko
Inventor
유수게 하라다
Original Assignee
고스기 노부미쓰
오끼뎅끼 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고스기 노부미쓰, 오끼뎅끼 고오교오 가부시끼가이샤 filed Critical 고스기 노부미쓰
Publication of KR910003784A publication Critical patent/KR910003784A/ko
Application granted granted Critical
Publication of KR0184634B1 publication Critical patent/KR0184634B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용없음.

Description

반도체소자
제1도는 본 발명에 의한 배선구조도.
제2도는 종래의 배선구조도.
제3도는 고온(500℃)열처리후의 종래의 배선구조도.
제4a ∼4c도는 본 발명의 일 실시예를 표시하는 공정단면도.
제5도는 W막의 X선회점 패턴도.
제6도는 RBS측정에 의한 Al막중의 W농도 분포도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 필드산화막
3 : 확산층 4 : 절연막
5 : 콘덕트홀 6 : β-W막
7 : Al-Si계 합금배선
이 발명은 반도체 소자에 있어서 절연막에 설치된 개공부의 금속 패드베선에 관한 것이다.
반도체 소자에 있어서 배선 구조는 종래 제2도에 표시되는 것과 같이 형성되어 있다.
우선 IC기판(11)에 소자분리를 위한 절연막(12)(예를 들면 SiO2), 확산층(13)을 형성한 후 절연막(14)(예를 들면 BPSG)를 CVD법에 형성하고, 열처리를 행하고 절연막을 프로시키어 표면을 평탄하게 한 후 콘덕트가 되는 개공부(15)를 형성한다.
그리고 선택 WCVD법에 의하여 α-W막(16)을 개공부(15)와 절연막(14)의 단차가 생성하지 않는 정도로, 그후, Al-Si계 합금막(17)을 스패터법에서 형성하고, 호트리스, 에칭에 의하여 패터닝한다.
이와 같은 방법에 의하면 콘덕트내를 금속으로 패드하기 위하여, 스탭 카버리지의 악화에 의하여 단선을 막는 것을 할 수 있고, 신뢰성이 높은 배선구조를 얻는 것을 할 수 있다.
그러나. 선택 WCVD에서 패드된 α-W막은 배선층이 되는 Al-Si계 합금막과 후의 열처리에 의하여 반응하고, 제3도에 표시한 대로 Al-Si계 합금배선중에 α-W(18)가 파고든다.
그 정도는 열처리온도가 높게 된 만큼 격심하게 된다.
Al-Si계 합금막중에 W가 파고 들어가면 배선저항이 증가한다고 하는 문제가 있다.
더구나, 집적도가 높을 때마다 미세하게 되거나 어떤 배선에 의해서는 매우 크게 영향이 온다.
이 발명은 절연막에 개공부를 설치한 후 WCVD법에 의하여 상기 개공부를 패드한 때, W의 막질을 β-W(베이타 텅스텐)으로 한 것에 의하여 그 후의 열처리에 의해서도 β-W와 Al-Si계 합금막과의 반응을 누르도록 한 것이다.
본 발명에서는 절연막에 설치된 개공부를 β-W에서 패드한다.
여기에서 β-W는 α-W와 비교하여 Al-Si계 합금과 반응하기 어렵기 때문에, Al-Si계 합금배선형성후에 열처리를 행하여도, 상기 배선중에의 W의 확산을 적게 하도록 작용한다.
β-W가 α-W와 비교하여 왜 Al-Si계 합금과 반응하기 어려운가는 아직 분명하지 않다.
제5도는 α-W와 β-W의 X선 회절결과이다.
도면에서 분명한 것과 같이 α-W막은 X-W(110)이 주로 피크를 갖지만 β-W막에서는 결정구조가 다르기 때문에 전혀 다른 패턴을 표시한다.
아마, 결정구조가 다른 것에 의하여, β-W막이 결정입자간에 불순물 가스를 거두어 들여져 있고, 이것에 의하여 W원자가 움직이기 어렵기 때문에 반응을 누르고 있다고 생각된다.
제1도는 본 발명에 의한 배선구조를 표시한다.
반도체기판(1)상에 소자분리영역(2), 확산층(3)이 형성되어져 있고, 그의 상층에 절연막(4)와 상기 절연막에 설치된 개공부 즉 콘덕트홀(5)은 WCVD법에 의한 β-W에 의하여 패드되어져 있고 그의 상층에 Al-Si계 합금배선(7)이 형성되어 β-W를 사이에 두고 확산층(3)을 전기적으로 도통을 얻고 있다.
이 재료의 선택에 의하면 β-W가 Al-Si계 합금과 반응이 어렵기 때문에 저항의 양호한 반도체 소자가 얻어진다.
제6도는, Si기판상에 α-W 또는 β-W를 1500Å퇴적시키어 그것들의 상층에 Al를 2000Å퇴적시킨 2종류의 시료를 500℃ 30분 열처리를 행한 후에 RBS(리더포드, 백, 시큐리텅)법에 의하여 Al막중의 W농도를 측정한 결과이다.
도면 중간선에 표시된 α-W시료는 500℃ 30분의 열처리에서 W가 Al표면까지 파고 들어가는 것에 대하여, 실선에서 표시된 β-W시료에서는 W의 확산은 극히 소량으로 누르고 있고 β-W막은 Al막과 반응하기 어려운 것을 안다.
다음에 β-W막의 형성방법의 1예에 관하여 설명한다.
제4도 (a) ∼ (c)는 본 발명의 공정단면도이다.
이하 제4도를 사용하여 설명한다.
Si기판(21)상에 소자분리영역(22)(예를 들면 SiO2), 확산층(23)을 형성한 후, 절연막(24)(예를 들면 BPSG)를 CVD법에서 10000Å 형성하여 평탄화를 위한 열처리(950℃, 30분, N2분위기)를 행한다(제4a도).
그후 호트리스, 에칭에 의하여 콘덕트구멍(25)를 β-W막에서 상기 절연막(24)과 단차가 생성하지 않는 정도로 패드한다(제4b도).
β-W막을 형성하는 조건은 CVD장치에도 꽤 의존하지만, 형성온도 230℃ ∼ 400℃에서 SiH4/WF6유량비를 1.0%이상으로 하는 것에서 얻어진다.
그리고 배선이 되는 Al-Si계 합금막(27)를 스퍼터법에 의하여 7000Å형성하여 호트리스 에칭을 행하는 배선 패턴을 형성한다(제4c도).
이상 상세히 설명한 것과 같이 이 발명에 의하면 절연막에 형성된 개공부에 WCVD법에 의하여 Al-Si계 합금막과 반응하기 어려운 β-W막을 형성한 것으로 후에 열처리를 행하여도 Al-Si계 합금과 W의 반응은 억누르기 위하여, 집적도 향상에 의한 미세배선이 되어도 배선저항의 증가라고 하는 문제가 없이 된다.
또, β-W에서 콘덕트부가 패드되어 있기 위하여, 스탭 카버레지 악화에 의하여 단선도 생성하지 않고 양호한 도통이 얻어진다.

Claims (1)

  1. 절연막에 설치된 개공부에 충진된 도전성재료의 적어도 한쪽의 단부가 Al-Si계 합금배선재료와 접촉하여 이루어진 배선구조를 포함하는 반도체소자에 있어서, 상기 도전성 재료가 CVD법에 의하여 형성된 β-W(벡터텅스텐)인 것을 특징으로 하는 반도체 소자.
KR1019900011382A 1989-07-26 1990-07-26 반도체소자 KR0184634B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1191304A JP2765967B2 (ja) 1989-07-26 1989-07-26 半導体素子
JP01-191304 1989-07-26

Publications (2)

Publication Number Publication Date
KR910003784A KR910003784A (ko) 1991-02-28
KR0184634B1 true KR0184634B1 (ko) 1999-04-15

Family

ID=16272336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900011382A KR0184634B1 (ko) 1989-07-26 1990-07-26 반도체소자

Country Status (3)

Country Link
US (1) US5126825A (ko)
JP (1) JP2765967B2 (ko)
KR (1) KR0184634B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69125210T2 (de) * 1990-05-31 1997-08-07 Canon Kk Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsstruktur hoher Dichte
JPH04267586A (ja) * 1991-02-22 1992-09-24 Nec Corp 同軸配線パターンおよびその形成方法
US5250834A (en) * 1991-09-19 1993-10-05 International Business Machines Corporation Silicide interconnection with schottky barrier diode isolation
JP2684978B2 (ja) * 1993-11-25 1997-12-03 日本電気株式会社 半導体装置
KR100228764B1 (ko) * 1996-06-24 1999-11-01 김영환 캐패시터 하부 전극 형성방법
US6452276B1 (en) * 1998-04-30 2002-09-17 International Business Machines Corporation Ultra thin, single phase, diffusion barrier for metal conductors
EP2128901A4 (en) * 2007-03-22 2013-01-09 Panasonic Corp STORAGE ELEMENT AND STORAGE DEVICE
CN101816070A (zh) 2008-07-11 2010-08-25 松下电器产业株式会社 电流抑制元件、存储元件及它们的制造方法
JP6166508B2 (ja) * 2011-12-21 2017-07-19 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902645A (en) * 1987-08-24 1990-02-20 Fujitsu Limited Method of selectively forming a silicon-containing metal layer

Also Published As

Publication number Publication date
JPH0357214A (ja) 1991-03-12
JP2765967B2 (ja) 1998-06-18
KR910003784A (ko) 1991-02-28
US5126825A (en) 1992-06-30

Similar Documents

Publication Publication Date Title
EP0501561B1 (en) Method of manufacturing a semiconductor device whereby a self-aligned cobalt or nickel silicide is formed
US4732801A (en) Graded oxide/nitride via structure and method of fabrication therefor
US7186642B2 (en) Low temperature nitride used as Cu barrier layer
KR0147682B1 (ko) 반도체 소자의 금속배선 제조방법
US4442449A (en) Binary germanium-silicon interconnect and electrode structure for integrated circuits
KR100403063B1 (ko) 상호접속부를 위한 이중층의 저유전체 배리어의 제조방법및 상기 방법에 의해 제조된 디바이스
JPH0680737B2 (ja) 半導体装置の製造方法
KR0184634B1 (ko) 반도체소자
EP0545602A1 (en) Method for forming barrier metal layers
US4600658A (en) Metallization means and method for high temperature applications
US4495222A (en) Metallization means and method for high temperature applications
US4022931A (en) Process for making semiconductor device
JPH06181212A (ja) 半導体装置の製造方法
US3794516A (en) Method for making high temperature low ohmic contact to silicon
US3714520A (en) High temperature low ohmic contact to silicon
KR20000043060A (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR970005684B1 (ko) 반도체소자 금속배선 형성방법
JPS6079721A (ja) 半導体構造体の形成方法
KR100545538B1 (ko) 반도체 소자의 도핑 영역과의 컨택트 제조 방법
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
US5211987A (en) Method and apparatus for forming refractory metal films
KR910006972B1 (ko) 고융점 금속막의 형성방법 및 그 장치
EP0427254B1 (en) Method for forming a contact region
Dan et al. Structure of chemically deposited ni/si contacts
KR930002451B1 (ko) 반도체 소자 제조방법 및 그 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021204

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee