KR0159398B1 - Method for fabricating a metallic layer - Google Patents
Method for fabricating a metallic layer Download PDFInfo
- Publication number
- KR0159398B1 KR0159398B1 KR1019950033572A KR19950033572A KR0159398B1 KR 0159398 B1 KR0159398 B1 KR 0159398B1 KR 1019950033572 A KR1019950033572 A KR 1019950033572A KR 19950033572 A KR19950033572 A KR 19950033572A KR 0159398 B1 KR0159398 B1 KR 0159398B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- metal layer
- pattern
- photosensitive
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000010410 layer Substances 0.000 claims abstract description 201
- 239000002184 metal Substances 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000011241 protective layer Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 30
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 12
- 238000001020 plasma etching Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 5
- 239000000460 chlorine Substances 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000000243 solution Substances 0.000 description 12
- 230000035515 penetration Effects 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- -1 hydrofluoric acid ions Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000002144 chemical decomposition reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 실리콘 기판상에 메탈층을 형성시키기 위한 방법에 관한 것으로 실리콘 기판(21)상에 절연층(22)을 형성시키는 제1단계와, 상기 절연층(22)상에 시드층(23)을 형성시키는 제2단계와, 상기 시드층(23)상에 포토 레지스트를 도포시켜서 감광층(2)을 형성시키는 제3단계와, 상기 감광층(2)을 소정 시간동안 모노 클로로벤젠에 침적시키는 제4단계와, 상기 감광층(24)을 소정 형상의 제1패턴으로 패터닝시키는 제5단계와, 상기 감광층(2)의 제1패턴을 통하여 노출된 상기 시드층(23)상에 메탈층(25)을 형성시키는 제6단계와, 상기 메탈층(25)상에 보호층(26)을 형성시키는 제7단계와, 상기 시드층(23)상에 잔존하는 감광층(24)을 제거하는 제8단계와, 그리고 상기 시드층(23) 및 상기 보호층(26)을 순차적으로 제거하는 제9단계로 이루어지며 이에 의해서 상기 시드층의 제거시 상기 메탈층이 손상받는 것을 방지시키므로 원하는 형상의 패턴 치수 및 선폭을 갖는 메탈층을 형성시킨다.The present invention relates to a method for forming a metal layer on a silicon substrate, the first step of forming the insulating layer 22 on the silicon substrate 21, and the seed layer (23) on the insulating layer 22 A second step of forming a photoresist, a third step of forming a photosensitive layer 2 by applying a photoresist on the seed layer 23, and depositing the photosensitive layer 2 in monochlorobenzene for a predetermined time. A fourth step, a fifth step of patterning the photosensitive layer 24 into a first pattern having a predetermined shape, and a metal layer on the seed layer 23 exposed through the first pattern of the photosensitive layer 2. A sixth step of forming the 25, a seventh step of forming the protective layer 26 on the metal layer 25, and removing the remaining photosensitive layer 24 on the seed layer 23. An eighth step and a ninth step of sequentially removing the seed layer 23 and the protective layer 26. Because upon removal prevented from being damaged the metal layer to form a metal layer having a line width of the pattern dimensions and the desired shape.
Description
제1도(a) 내지 (c)는 일반적인 전기 도금 공정에 의하여 메탈층을 형성시키기 위한 방법을 순차적으로 도시한 공정도.1 (a) to (c) are process diagrams sequentially showing a method for forming a metal layer by a general electroplating process.
제2도(a) 내지 (e)는 본 발명에 따른 전기 도금 공정에 의하여 메탈층을 형성시키기 위한 방법을 순차적으로 도시한 공정도.2 (a) to (e) are process diagrams sequentially showing a method for forming a metal layer by an electroplating process according to the present invention.
제3도는 본 발명의 다른 실시예에 따라서 감광층이 패터닝 된 것을 도시한 공정도.3 is a process chart showing that the photosensitive layer is patterned according to another embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 기판 22 : 절연층21 substrate 22 insulating layer
23 : 시드층 24 : 감광층23: seed layer 24: photosensitive layer
25 : 메탈층 26 : 보호층25: metal layer 26: protective layer
본 발명은 전기 도금 공정에 의하여 기판상의 시드층상에 메탈층을 형성시키기 위한 방법에 관한 것으로, 특히 상기 시드층의 제거시 패턴 치수 및 형상의 변화를 방지시킬 수 있는 메탈층 형성 방법에 관한 것이다.The present invention relates to a method for forming a metal layer on a seed layer on a substrate by an electroplating process, and more particularly, to a method of forming a metal layer capable of preventing a change in pattern dimensions and shapes upon removal of the seed layer.
일반적으로, 기판(substrate)상에 소정 형상으로 패터닝된 메탈층을 형성시키기 위한 종래 실시예에 따르면 상기 기판상에 소정 두께로 적층된 메탈층을 사진 석판술을 이용하여 패터닝시키거나 또는 전기 도금 공정에 의하여 상기 기판상의 시드층상에 형성된 메탈층을 패터닝시킨다.In general, according to a conventional embodiment for forming a metal layer patterned in a predetermined shape on a substrate (pattern) or a metal plating layered on the substrate to a predetermined thickness by using photolithography or patterning By patterning the metal layer formed on the seed layer on the substrate.
이때, 종래 일실시예에 따라서 상기 전기 도금 공정에 의하여 메탈층을 형성시키기 위한 방법이 순차적으로 도시된 제1도(a) 내지 (c)를 참조하면, 실리콘 기판(11)상에 실리콘 산화물을 소정 두께로 도포시킴으로서 절연층(12)을 형성시키는 단계와, 상기 절연층상에 크롬 또는 티타늄으로 이루어진 제1시드층(13a) 및 도전성 금속으로 이루어진 제2시드층(13b)이 순차적으로 적층된 시드층(13)을 형성시키는 단계와, 상기 시드층(13)상에 포토 레지스트를 도포시킴으로서 형성된 감광층(14)을 패터닝시켜서 상기 시드층(13)의 일부를 노출시키는 단계와, 전기 도금 공정에 의하여 상기 감광층(1)의 패턴을 통하여 노출된 상기 시드층(13)상에 메탈층(15)을 형성시키는 단계와, 상기 감광층(1) 및 시드층(13)을 제거하는 단계로 이루어진다.In this case, referring to FIGS. 1A to 3C sequentially illustrating a method for forming a metal layer by the electroplating process according to the related art, silicon oxide is deposited on the silicon substrate 11. Forming an insulating layer 12 by coating to a predetermined thickness; and a seed in which a first seed layer 13a made of chromium or titanium and a second seed layer 13b made of a conductive metal are sequentially stacked on the insulating layer. Forming a layer 13, patterning the photosensitive layer 14 formed by applying a photoresist on the seed layer 13 to expose a portion of the seed layer 13, and subjecting the electroplating process to Forming a metal layer 15 on the seed layer 13 exposed through the pattern of the photosensitive layer 1, and removing the photosensitive layer 1 and the seed layer 13. .
여기에서, 상기 제2시드층(13b)을 구성하는 조성과 동일한 조성으로 상기 메탈층(15)이 구성되어 있으므로 상기 시드층(13)의 제거시 상기 메탈층(15)의 일부도 제거되며 그 결과 상기 메탈층(15)의 패턴 치수 및 선폭이 변하게 된다는 문제점이 발생된다.Here, since the metal layer 15 is composed of the same composition as the composition of the second seed layer 13b, a part of the metal layer 15 is also removed when the seed layer 13 is removed. As a result, a problem arises in that the pattern dimension and line width of the metal layer 15 are changed.
또한, 제1도(c)에 확대 도시된 바와 같이 상기 시드층(13)을 에칭 용액에 의한 습식 식각 공정에 의하여 제거할 때 상기 에칭 용액의 식각 작용에 의하여 상기 시드층(13)의 식각면은 소정의 경사각을 구비하여서 언더 컷 형상이 형성되며 그 결과 이 후의 공정시 평탄화 물질을 상기 절연층(12)상에 도포시킬 때 상기 시드층(13)의 식각면 주위에 기공이 형성되고 이에 의해서 상기 기판의 성능을 저하시킨다는 문제점이 발생된다.In addition, when the seed layer 13 is removed by a wet etching process using an etching solution, as shown in FIG. 1C, the etching surface of the seed layer 13 may be etched by the etching operation of the etching solution. Has a predetermined inclination angle to form an undercut shape, and as a result, pores are formed around the etching surface of the seed layer 13 when the planarization material is applied onto the insulating layer 12 in a subsequent process. There is a problem of degrading the performance of the substrate.
본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 그 목적은 전기 도금 공정에 의하여 메탈층을 형성시킬 때 상기 메탈층의 시드로 작용하는 시드층을 제거함으로써 상기 메탈층의 패턴 치수 및 선폭이 변하는 것을 방지시킬 수 있는 메탈층 형성 방법을 제공하는 것이다.The present invention has been made in order to solve the above-mentioned conventional problems, and its object is to remove the seed layer acting as a seed of the metal layer when forming the metal layer by the electroplating process and It is to provide a metal layer forming method that can prevent the line width from changing.
상기 목적을 달성하기 위한 본 발명에 따르면, 메탈층 형성 방법은 실리콘 기판상에 절연층을 형성시키는 제1단계와, 상기 절연층상에 시드층을 형성시키는 제2단계와, 상기 시드층상에 포토 레지스트를 도포시켜서 감광층을 형성시키는 제3간계와, 상기 감광층을 소정 시간 동안 모노 클로로벤젠에 침적시키는 제4단계와, 상기 감광층을 소정 형상의 제1패턴으로 패터닝시키는 제5단계와, 상기 감광층의 제1패턴을 통하여 노출된 상기 시드층상에 메탈층을 형성시키는 제6단계와, 상기 메탈층상에 보호층을 형성시키는 제7단계와, 상기 시드층상에 잔존하는 감광층을 제거하는 제8단계와, 그리고 상기 시드층 및 상기 보호층을 순차적으로 제거하는 제9단계로 이루어진다.According to the present invention for achieving the above object, a method of forming a metal layer comprises a first step of forming an insulating layer on a silicon substrate, a second step of forming a seed layer on the insulating layer, and a photoresist on the seed layer A third step of coating a photosensitive layer to form a photosensitive layer, a fourth step of depositing the photosensitive layer in monochlorobenzene for a predetermined time, a fifth step of patterning the photosensitive layer into a first pattern having a predetermined shape, and A sixth step of forming a metal layer on the seed layer exposed through the first pattern of the photosensitive layer, a seventh step of forming a protective layer on the metal layer, and a step of removing the remaining photosensitive layer on the seed layer An eighth step and a ninth step of sequentially removing the seed layer and the protective layer.
발명의 일실시예에 따르면, 상기 메탈층상에 보호층을 형성 시키기 전에 상기 감광층은 상기 제1패턴의 선폭보다 확대된 선폭을 갖는 제2패턴으로 패터닝된다.According to one embodiment of the invention, before forming the protective layer on the metal layer, the photosensitive layer is patterned into a second pattern having a line width larger than the line width of the first pattern.
본 발명의 일실시예에 따르면. 상기 시드층은 건식 식각 공정에 의하여 제거되는 반면에 상기 보호층은 습식 식각 공정에 의하여 제거된다.According to one embodiment of the invention. The seed layer is removed by a dry etching process while the protective layer is removed by a wet etching process.
본 발먕의 바람직한 일실시예에 따르면, 상기 시드층은 염소 플라즈마를 사용한 반응성 이온 식각 공정에 의하여 제거되고 상기 보호층은 불산 및 불소화 암모늄이 첨가된 에칭 용액의 식각 작용에 의하여 제거된다.According to a preferred embodiment of the present invention, the seed layer is removed by a reactive ion etching process using a chlorine plasma and the protective layer is removed by the etching action of the etching solution added with hydrofluoric acid and ammonium fluoride.
본 발명의 일실시예에 따르면, 상기 보호층은 실리콘 산화물 또는 알루미나로 이루어진다.According to one embodiment of the invention, the protective layer is made of silicon oxide or alumina.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도(a) 내지 (e)는 본 발명의 일실시예에 따라서 실리콘 기판상에 메탈층을 형성시키기 위한 방법을 순차적으로 도시한 단면도이고 제3도는 본 발명의 다른 실시예에 따라서 감광층을 패터닝시키는 것을 도시한 단면도이다.2 (a) to (e) are cross-sectional views sequentially showing a method for forming a metal layer on a silicon substrate according to an embodiment of the present invention and Figure 3 is a photosensitive layer according to another embodiment of the present invention It is sectional drawing which shows patterning.
먼저, 본 발명의 일실시예에 따른 메탈층 형성 방법은 실리콘 기판(21)상에 절연층(22)을 형성시키는 제1단계와, 상기 절연층(22)상에 시드층(23)을 형성시키는 제2단계와, 상기 시드층(23)상에 포토 레지스트를 도포시켜서 감광층(24)을 형성시키는 제3단계와, 상기 감광층(24)을 소정 시간동안 모노 클로로벤젠에 침적시키는 제4단계와, 상기 감광층(24)을 소정 향상의 제1패턴으로 패터닝시키는 제5단계와, 상기 감광층(2)의 제1패턴을 통하여 노출된 상기 시드층(23)상에 메탈층(25)을 형성시키는 제6단계와, 상기 메탈층(25)상에 보호층(26)을 형성 시키는 제7단계와, 상기 시드층(23)상에 잔존하는 감광층(2)을 제거하는 제8단계와, 그리고 상기 시드층(23) 및 상기 보호층(26)을 순차적으로 제거하는 제9단계로 이루어진다.First, the metal layer forming method according to an embodiment of the present invention, the first step of forming the insulating layer 22 on the silicon substrate 21, and the seed layer 23 is formed on the insulating layer 22 A second step of forming a photoresist layer 24 by applying a photoresist on the seed layer 23 and a fourth step of depositing the photosensitive layer 24 in monochlorobenzene for a predetermined time. And a fifth step of patterning the photosensitive layer 24 into a first pattern of a predetermined improvement, and a metal layer 25 on the seed layer 23 exposed through the first pattern of the photosensitive layer 2. ), A seventh step of forming the protective layer 26 on the metal layer 25, and an eighth step of removing the photosensitive layer (2) remaining on the seed layer (23) And a ninth step of sequentially removing the seed layer 23 and the protective layer 26.
먼저, 제2도(a)를 참조하면, 실리콘(Si)으로 이루어진 기판(substrate)상에 화학 기상 증착 공정(CVD) 또는 물리 기상 증착 공정(PVD) 등에 의하여 실리콘 질화물(Si3N4)을 소정 두께로 적층시킴으로서 상기 기판(21) 보호막(passivation)으로 작용하는 절연층(22)을 형성시킨다.First, referring to FIG. 2A, silicon nitride (Si 3 N 4 ) is deposited on a substrate made of silicon (Si) by a chemical vapor deposition process (CVD) or a physical vapor deposition process (PVD). By laminating to a predetermined thickness, an insulating layer 22 serving as a passivation of the substrate 21 is formed.
또한, 상기 절연층(22)상에 상기된 바와 같은 화학 기상 증착 공정 또는 물리 기상 증착 공정에 의하여 금 또는 구리와 같은 도전성 금속을 소정 두께로 적층시켜서 이 후에 수행되는 전기 도금 공정시 메탈층의 시드(seed)로 작용하는 시드층(23)을 형성시킨다.In addition, by depositing a conductive metal such as gold or copper to a predetermined thickness by a chemical vapor deposition process or a physical vapor deposition process as described above on the insulating layer 22, the seed of the metal layer during the electroplating process performed thereafter A seed layer 23 serving as a seed is formed.
이때, 상기 시드층(23)상에 스핀 코팅 공정에 의하여 포토 레지스트(PR)를 소정 투께로 도포시킴으로서 감광층(24)을 형성시키며 여기에서 상기 포토 레지스트는 약 50℃ 내지 100℃ 정도의 온도하에서 가열시키는 프리 베이킹(pre- baking) 공정에 의하여 일부 솔벤트가 제거된 상태로 유지된다.In this case, the photoresist layer 24 is formed on the seed layer 23 by spin coating to form a photoresist layer PR by a predetermined thickness, wherein the photoresist is formed at a temperature of about 50 ° C. to 100 ° C. Some solvent is kept removed by a pre-baking process that heats up.
또한, 상기된 바와 같이 상기 시드층(23)상에 형성된 상기 감광층(24)을 모노 클로로벤젠(MCB)에 소정 시간동안 침적시키며 이에 의해서 상기 모노 클로로벤젠은 상기 감광층(2)에 소정 두께로 침투되고 그 결과 상기 감광층(24)은 상기 모노 클로로벤젠이 침투한 침투 영역(24b)과 상기 모노 클로로벤젠이 침투되지 않은 비침투 영역(24a)으로 분리된다.In addition, as described above, the photosensitive layer 24 formed on the seed layer 23 is deposited in mono chlorobenzene (MCB) for a predetermined time, thereby allowing the mono chlorobenzene to have a predetermined thickness in the photosensitive layer 2. As a result, the photosensitive layer 24 is separated into a penetration region 24b into which the mono chlorobenzene has penetrated and a non-penetration region 24a into which the mono chlorobenzene has not penetrated.
한편, 제2도에 도시되어 있는 바와 같이, 상기 감광층(24)의 침투 영역(24b) 및 비침투 영역(24a)은 각각 상이한 값의 현상 용해 속도를 구비하고 있으며 이에 의해서 상기 감광층(24)은 이 후에 수행되는 포토 리쏘그래피 공정(photo lithography)시 현상 용액의 용해 작용에 의한 오버 행 구조의 패턴을 형성시킨다.On the other hand, as shown in FIG. 2, the penetrating region 24b and the non-penetrating region 24a of the photosensitive layer 24 each have different values of development dissolution rates, whereby the photosensitive layer 24 ) Forms a pattern of the overhang structure due to the dissolution action of the developing solution in the subsequent photo lithography process.
즉, 상기 감광층(24)을 소정 형상으로 패터닝시키기 위한 포토 리쏘그래피 공정에 따르면, 포토 마스크 즉 스텝터(stepper)를 사용하여 상기 감광층(24)을 자외선에 노출시킨 후 형상 용액에 현상시키면 상기된 바와 같이 상기 감광층(24)을 구성하는 상기 침투 영역(24b) 및 비침투 영역(24a)의 상이한 현상 속도에 의하여 상기 감광층(24)은 오버 행 구조의 제1패턴으로 형성된다.That is, according to the photolithography process for patterning the photosensitive layer 24 into a predetermined shape, the photosensitive layer 24 is exposed to ultraviolet rays using a photo mask, or stepper, and then developed in a shape solution. As described above, the photosensitive layer 24 is formed in the first pattern of the overhang structure by different developing speeds of the penetration region 24b and the non-penetration region 24a constituting the photosensitive layer 24.
이때, 상기 감광층(24)의 제1패턴을 통하여 노출된 상기 시드층(23)상에 전기 도금 공정(elctroplating)에 의하여 금(Au) 또는 구리(Cu)와 같은 도전성 금속을 소정 두께로 적층시킴으로서 메탈층(25)을 형성시키며 이러한 메탈층(25)의 적층 두께는 상기 노광 및 현상에 의하여 상기 감광층(24)에 형성되는 제1패턴 형상에 의한 단차의 높이보다 낮게 형성된다.In this case, a conductive metal such as gold (Au) or copper (Cu) is deposited to a predetermined thickness by electroplating on the seed layer 23 exposed through the first pattern of the photosensitive layer 24. The metal layer 25 is formed, and the stack thickness of the metal layer 25 is lower than the height of the step due to the first pattern shape formed on the photosensitive layer 24 by the exposure and development.
한편, 제2도(c)에 도시되어 있는 바와 같이, 상기 감광층(24)의 제1패턴을 통하여 노출된 상기 메탈층(25) 상부에 스퍼터링 증착 공정(sputtering) 또는 진공 증착 공정에 의하여 실리콘 산화물(SiO2) 또는 알루미나(Al2O3)를 소정 두께로 적층시켜서 상기 메탈층(25)에 대한 보호층(26)을 형성시킨다.Meanwhile, as shown in FIG. 2C, the silicon may be formed on the metal layer 25 exposed through the first pattern of the photosensitive layer 24 by sputtering or vacuum deposition. An oxide (SiO 2 ) or alumina (Al 2 O 3 ) is laminated to a predetermined thickness to form a protective layer 26 on the metal layer 25.
한편, 상기 전기 도금 공정에 의하여 상기 시드층(23)상에 형성된 상기 메탈층(25)의 패턴 선폭은 상기 감광층(24)의 제1패턴의 선폭보다 크게 형성되어 있으므로 상기 보호층(26)이 상기 메탈층(25)상에 충분하게 형성되어 있지 않으므로 이 후의 식각 공정시 상기 보호층(26)은 상기 메탈층(25)의 식각에 대한 보호막으로 작용하지 못하게 된다.On the other hand, since the pattern line width of the metal layer 25 formed on the seed layer 23 by the electroplating process is larger than the line width of the first pattern of the photosensitive layer 24, the protective layer 26 Since the metal layer 25 is not sufficiently formed on the metal layer 25, the protective layer 26 may not serve as a protective film for the etching of the metal layer 25 during the subsequent etching process.
따라서, 본 발명의 바람직한 일실시예에 따르면 상기 시드층(23)상에 메탈층(25)이 형성된 상태에서 상기 감광층(24)은 노광 및 현상 공정에 의하여 상기 제1패턴의 선폭보다 확대된 선폭을 갖는 제2패턴으로 형성된다.Therefore, according to an exemplary embodiment of the present invention, in the state where the metal layer 25 is formed on the seed layer 23, the photosensitive layer 24 is enlarged than the line width of the first pattern by an exposure and development process. It is formed in a second pattern having a line width.
이때, 상기 감광층(24)을 제2패턴으로 형성시키기 위한 상기 현상 공정은 제2도(c)에 도시되어 있는 바와 같이 상기 시드층(23)의 일부가 노출될 때까지 수행될 수 있는 반면에 제3도에 도시되어 있는 바와 같이 상기 시드층(23)의 일부가 노출되기 전까지 수행될 수 있다.In this case, the developing process for forming the photosensitive layer 24 in the second pattern may be performed until a portion of the seed layer 23 is exposed as shown in FIG. As shown in FIG. 3, the process may be performed until a part of the seed layer 23 is exposed.
그러나, 본 발명의 바람직한 실시예에 따르면, 상기 감광층(24)에 대한 현상 공정은 상기 전기 도금 공정에 의하여 상기 시드층(23)상에 형성된 메탈층(25)의 선폭과 상기 감광층(2) 특히 상기 감광층(24)의 침투 영역(24b)에 형성되는 선폭이 동일하게 될 때까지 수행되고 이에 의해서 상기 감광층(24)의 제2패턴을 통하여 상기 메탈층(25)이 완전 노출된다.However, according to a preferred embodiment of the present invention, the development process for the photosensitive layer 24 is the line width of the metal layer 25 formed on the seed layer 23 by the electroplating process and the photosensitive layer 2 In particular, it is performed until the line widths formed in the penetration region 24b of the photosensitive layer 24 are the same, whereby the metal layer 25 is completely exposed through the second pattern of the photosensitive layer 24. .
따라서, 상기된 바와 같이 상기 감광층(24)의 제2패턴을 통하여 노출된 상기 메탈층(25) 상부에 스퍼터링 증착 공정 또는 진공 증착 공정에 의하여 실리콘 산화물 또는 알루미나를 소정 두께로 충분히 넓게 적층시켜서 상기 메탈층(25)의 식각에 대한 보호층(26)을 형성시킨다.Therefore, as described above, by depositing a silicon oxide or alumina sufficiently wide by a sputter deposition process or a vacuum deposition process on the metal layer 25 exposed through the second pattern of the photosensitive layer 24 to a predetermined thickness. A protective layer 26 for etching the metal layer 25 is formed.
여기에서, 상기 보호층(26)을 구성하는 상기 실리콘 산화물 또는 알루미나 성분은 상기된 바와 같이 상기 메탈층(25)상에만 적층되는 것이 바람직하지만 제2도(c)에 도시되어 있는 바와 같이 상기 감광층(24)상에도 적층될 수 있다.Here, the silicon oxide or alumina component constituting the protective layer 26 is preferably laminated only on the metal layer 25 as described above, but the photosensitive as shown in FIG. It may also be stacked on layer 24.
한편, 본 발명의 바람직한 실시예에 따르면, 상기된 바와 같이 상기 메탈층(25)상에 보호층(26)을 형성시키기 전에 상기 감광층(2)을 자외선에 미리 노광(pre-exposure)시킨 후 상기 감광층(24)의 하부 선폭이 상기 메탈층(25)의 선폭보다 넓고 또한 상기 감광층(24)의 상부 선폭이 상기 메탈층(25)의 선폭과 동일하게 형성되도록 현상시킨다.Meanwhile, according to a preferred embodiment of the present invention, before the protective layer 26 is formed on the metal layer 25 as described above, the photosensitive layer 2 is pre-exposured to ultraviolet rays. The lower line width of the photosensitive layer 24 is wider than the line width of the metal layer 25 and the upper line width of the photosensitive layer 24 is developed to be the same as the line width of the metal layer 25.
즉, 제2도(d)를 참조하면, 상기 시드층(23)상에 형성된 상기 감광층(2)을 제거하여 상기 메탈층(25)이 형성되지 않은 상기 시드층(23)의 잔부를 노출시키며 여기에서 상기 감광층(2)상에 형성된 보호층(26)을 구성하는 실리콘 산화물 또는 알루미나는 리프트 오프된 상태로 제거된다.That is, referring to FIG. 2D, the remaining portion of the seed layer 23 on which the metal layer 25 is not formed is removed by removing the photosensitive layer 2 formed on the seed layer 23. Here, the silicon oxide or alumina constituting the protective layer 26 formed on the photosensitive layer 2 is removed in a lifted off state.
한편, 상기 감광층(24)은 현상액에 용이하게 용해되거나 또는 아세톤에 용이하게 용해되는 반면에 상기 메탈층(25)은 상기 현상액 또는 아세톤에 의한 영향을 받지 않는다.On the other hand, the photosensitive layer 24 is easily dissolved in a developer or acetone, while the metal layer 25 is not affected by the developer or acetone.
또한, 본 발명의 다른 실시예에 따르면 상기 감광층(24)은 이방성 에칭 특성이 양호한 반응성 이온 식각 공정(RIE)에 의하여 제거되며 이러한 반응성 이온 식각 공정은 상기 포토 레지스트에 대한 선택적 식각률이 뛰어난 산소 플라즈마를 사용하여 수행되며 이때, 상기 메탈층(25)은 상기 산소 플라즈마에 대한 내성을 구비하고 있으므로 식각 영향을 받지 않는다.In addition, according to another embodiment of the present invention, the photosensitive layer 24 is removed by a reactive ion etching process (RIE) having good anisotropic etching characteristics, and the reactive ion etching process is an oxygen plasma having excellent selective etching rate for the photoresist. In this case, since the metal layer 25 has resistance to the oxygen plasma, the metal layer 25 is not affected by etching.
여기에서, 제2도(e)를 참조하면, 상기 시드층(23)의 잔부는 양호한 이방성 에칭 특성을 나타내는 반응성 이온 식각 공정(RIE)에 의하여 제거되며 이러한 반응성 이온 식각 공정(RIE)은 상기 시드층(24)을 구성하는 도전성 금속에 대한 식각 선택율이 상대적으로 양호한 염소 플라즈마를 사용하여 수행된다.Here, referring to FIG. 2E, the remainder of the seed layer 23 is removed by a reactive ion etching process (RIE) which exhibits good anisotropic etching characteristics, and the reactive ion etching process (RIE) is performed by the seed. An etch selectivity for the conductive metal constituting layer 24 is performed using a relatively good chlorine plasma.
이때, 상기 메탈층(25)상에 형성된 상기 보호층(26)은 상기 반응성 이온 식각 공정의 수행시 상기 염소 플라즈마에 대한 내성을 구비하고 있으므로 상기 메탈층(25)에 대한 보호막으로 작용하고 이에 의해서 상기 메탈층(25)의 손상이 방지된다.In this case, since the protective layer 26 formed on the metal layer 25 has resistance to the chlorine plasma when the reactive ion etching process is performed, the protective layer 26 serves as a protective film for the metal layer 25. Damage to the metal layer 25 is prevented.
한편, 상기된 바와 같이 염소 플라즈마를 사용하는 반응성 이온 식각 공정에 의하여 상기 보호층(26)의 식각은 느리게 수행되는 반면에 상기 시드층(23)의 적층 두께는 상대적으로 얇게 형성되어 있으므로 상기 메탈층(25)상에는 상기 보호층(26)이 소정 두께로 잔존하게 된다.On the other hand, as described above, the etching of the protective layer 26 is performed slowly by the reactive ion etching process using a chlorine plasma, while the stack thickness of the seed layer 23 is relatively thin, so that the metal layer On the 25, the protective layer 26 is left to a predetermined thickness.
따라서, 상기 메탈층(25)상에 잔존하는 상기 보호층(26)을 제거하기 위하여 습식 공정(wet process)을 수행하게 되며 이러한 습식 식각 공정에 사용되는 에칭 용액은 상기 보호층(26)을 구성하는 실리콘 산화물 또는 알루미나에 대한 선택적 식각률이 상대적으로 양호한 불산(HF) 용액을 함유하고 있으며 상기 보호층(26)은 상기 에칭 용액에 함유된 불산의 화학적 분해에 의하여 생성된 불산 이온의 식각 작용에 의하여 에칭된다.Therefore, a wet process is performed to remove the protective layer 26 remaining on the metal layer 25, and the etching solution used in the wet etching process constitutes the protective layer 26. Contains a hydrofluoric acid (HF) solution having a relatively good selective etching rate for silicon oxide or alumina, and the protective layer 26 is formed by etching of hydrofluoric acid ions generated by chemical decomposition of hydrofluoric acid contained in the etching solution. Is etched.
이때, 상기된 바와 같이 상기 불산의 화학적 분해에 의하여 불산 이온이 생성되는 반면에 수소 이온이 발생되며 이에 의해서 상기 에칭 용액의 pH 값이 변하게 되고 그 결과 상기 에칭 용액에 의한 상기 보호층(26)의 선택적 식각률이 저하된다.At this time, as described above, hydrofluoric acid ions are generated by chemical decomposition of the hydrofluoric acid, whereas hydrogen ions are generated, thereby changing the pH value of the etching solution, and consequently, Selective etching rate is lowered.
따라서 본 발명의 바람직한 일실시예에 따르면, 상기 보호층(26)의 식각률이 저하되는 것을 방지시키기 위하여 상기 에칭 용액에 불소화 암모늄(NH4F)와 같은 완충 용액을 첨가하여 상기 에칭 용액의 pH 값이 변하는 것을 방지시키며 이에 의해서 상기 보호층(26)은 식각되어 제거되고 또한 상기 메탈층(25)은 상기 에칭 용액에 대한 내성을 구비하고 있으므로 화학적 침해를 받지 않고 원하는 패턴의 치수 및 선폭으로 형성된다.Therefore, according to an exemplary embodiment of the present invention, in order to prevent the etching rate of the protective layer 26 from being lowered, a pH value of the etching solution is added to the etching solution by adding a buffer solution such as ammonium fluoride (NH 4 F). The protective layer 26 is etched away, thereby preventing the change, and the metal layer 25 is formed to have a desired pattern dimension and line width without chemical invasion since the metal layer 25 is resistant to the etching solution. .
이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명이 속하는 분야의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.The foregoing is merely illustrative of a preferred embodiment of the present invention and those skilled in the art to which the present invention pertains may make modifications and changes to the present invention without changing the subject matter of the present invention.
따라서, 본 발명에 따르면, 전기 도금 공정에 의하여 시드층상에 형성된 메탈층은 상기 시드층의 제거시 손상을 받지 않게 되며 이에 의해서 원하는 크기의 패턴 치수 및 선폭을 갖는 메탈층을 형성시킬 수 있다.Therefore, according to the present invention, the metal layer formed on the seed layer by the electroplating process is not damaged when the seed layer is removed, thereby forming a metal layer having a pattern size and line width of a desired size.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950033572A KR0159398B1 (en) | 1995-09-30 | 1995-09-30 | Method for fabricating a metallic layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950033572A KR0159398B1 (en) | 1995-09-30 | 1995-09-30 | Method for fabricating a metallic layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970018128A KR970018128A (en) | 1997-04-30 |
| KR0159398B1 true KR0159398B1 (en) | 1999-02-01 |
Family
ID=19428981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950033572A KR0159398B1 (en) | 1995-09-30 | 1995-09-30 | Method for fabricating a metallic layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0159398B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100697601B1 (en) * | 2004-07-10 | 2007-03-21 | 지성우 | Manufacturing process for polymer business card |
| CN117542733B (en) * | 2024-01-10 | 2024-04-26 | 合肥晶合集成电路股份有限公司 | Manufacturing method, circuit and chip of semiconductor structure |
-
1995
- 1995-09-30 KR KR1019950033572A patent/KR0159398B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018128A (en) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0170949B1 (en) | Metal layer forming method | |
| KR100391877B1 (en) | Method of manufacturing a semiconductor device | |
| GB2214709A (en) | A method of enabling connection to a substructure forming part of an electronic device | |
| JPH0817930A (en) | Semiconductor device structure using etching stop layer and its method | |
| EP0304077B1 (en) | Method of forming a fine pattern | |
| KR0159398B1 (en) | Method for fabricating a metallic layer | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| JPH10326830A (en) | Manufacture of semiconductor device | |
| US4990467A (en) | Method of preventing residue on an insulator layer in the fabrication of a semiconductor device | |
| US6133145A (en) | Method to increase the etch rate selectivity between metal and photoresist via use of a plasma treatment | |
| JP2858837B2 (en) | Method for manufacturing semiconductor device | |
| KR0171137B1 (en) | Method for fabricating a metallic layer | |
| JP4226115B2 (en) | Semiconductor device mask manufacturing method | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| US6548413B1 (en) | Method to reduce microloading in metal etching | |
| KR0174945B1 (en) | Metal layer pattern formation method | |
| KR0153980B1 (en) | Method for planarization | |
| US7015134B2 (en) | Method for reducing anti-reflective coating layer removal during removal of photoresist | |
| KR0174967B1 (en) | Metal layer formation method | |
| KR0154931B1 (en) | A method for patterning a metallic layer | |
| KR0170942B1 (en) | Flat conductor pattern forming method | |
| KR0177192B1 (en) | Fine patterning method | |
| KR20030091452A (en) | Method of forming pattern inhibiting pitting effect | |
| KR100244712B1 (en) | Method of fabricating semiconductor device | |
| KR0159647B1 (en) | Method for fabricating a metal layer by electroplating |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010730 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |