KR0148071B1

KR0148071B1 - 전원전압 강압장치 및 그를 내장하는 반도체 집적장치 및 그러한 회로를 내장하는 전자장치의 제조방법

Info

Publication number: KR0148071B1
Application number: KR1019950001080A
Authority: KR
Inventors: 신야 후지오까; 마사오 타구찌
Original assignee: 세끼자와 다다시; 후지쓰 가부시끼가이샤
Priority date: 1994-01-26
Filing date: 1995-01-23
Publication date: 1998-08-01
Also published as: JPH07211869A; JP3239581B2; US5631547A; KR950024338A

Abstract

전원전압 강압장치는 복수의 트랜지스터들(3,4)과 전압제어회로(5)를 갖는 전압강압회로(45, 80)를 포함하며, 복수의 트랜지스터들(3,4)은 외부전원전압을 공급받는 제1전류전극, 제어신호를 수신하는 제어전극 및 출력단자에 함께 접속되는 제2전류전극을 가지며, 제2전류전극은 출력단자에서 제어신호에 따라 외부전원전압으로부터 생성되는 강압전압을 생성하며, 전압제어회로(5)는 강압전압과 기준전압의 비교에 따라 제어 신호를 발생하고, 또한 강압전압을 기준전압레벨에 유지시키도록 복수의 트랜지스터들(3,4)중 적어도 하나를 제어한다. 이 전원전압 강압장치는 낮은 외부전원전압을 위해 복수의 트랜지스터들로 구성되기 때문에 이 장치는 안정된 동작속도와 안정된 강압전압을 얻을 수 있도록 충분한 전류공급능력을 가질수도 있다.

Description

전원전압 강압장치 및 그를 내장하는 반도체 집적장치 및 그러한 회로를 내장하는 전자장치의 제조방법.

제1도는 DRAM내부에 형성된 종래의 전원전압 강압장치의 개략도.

제2도는 제1도에 보인 pMOS 트랜지스터(1)의 정특성 그래프.

제3도는 본 발명에 의한 제1실시예의 선택제조법에서의 제조공정도.

제4도는 제3도에 보인 선택제조법에서의 트랜지스터(3,4) 및 전원선(6)의 패턴배치의 일예의 평면도.

제5도는 제3도에 보인 5V VCC의 디지탈제어용 전원전압 강압회로의 개략도.

제6도는 제3도에 보인 3.3V VCC의 디지탈제어용 전원전압 강압회로의 개략도.

제7∼9도는 제5 및 6도에 보인 차동증폭기(9)에서 레벨쉬프터(7,8)의 3예들의 개략도.

제10도는 제3도에 보인 5V VCC의 아나로그제어용 전원전압 강압회로의 개략도.

제11도는 제3도에 보인 3.3V VCC의 아나로그제어용 전원전압 강압회로의 개략도.

제12도는 본 발명에 의한 제2실시예의 선택제조법에서의 제조공정도.

제I3도는 선택제조법에서의 트랜지스터(3,4)와 트랜지스터제어회로의 패턴배치의 일예의 평면도.

제14도는 본 발명의 제3실시예에 의한 선택제조법에서의 제조공정도.

제15a도는 본 발명의 제4실시예에 의한 선택제조법에서의 트랜지스터 제어회로의 제조공정도.

제15b 및 15c도는 제4실시예에 의한 선택제조법에서의 5V와 3.3V VCC용 각각의 선택공정도.

제16도는 본 발명에 의한 사용자 선택용 전원전압 강압장치의 제1실시예 및 그의 사용예들의 개략도.

제17도는 본 발명에 의한 자동선택용 전원전압 강압장치의 제1실시예의 개략도.

제18도는 제17도에 보인 장치에서 전원강압회로 제어회로의 개략도.

제19도는 활성화신호 발생회로의 개략도.

제20및 21도는 제18도에 보인 5V와 3.3V VCC용 전압강하회로 제어회로(46)의 개략적인 동작 설명도.

제22도는 본 발명에 의한 자동선택용 전원전압 강압장치의 제2실시예의 개략도.

제23도는 제22도에 보인 장치내의 전압강압회로 제어회로의 개략도.

제24및 25도는 제23도에 보인 5V와 3,3V VCC용 전압강압회로 제어회로(81)의 개략적인 동작 설명도.

제26도는 본 발명에 의한 자동선택용 전원전압 강압장치의 제3실시예의 개략도.

제27및 28도는 제26도에 보인 5V와 3.3V VCC용 전압강압회로 제어회로(81)의 개략적인 동작 설명도.

제29도는 본 발명에 의한 전원전압 강압장치를 내장하는 DRAM의 일실시예의 개통도.

본 발명은 전원전압 강압장치 및 그를 내장하는 반도체 집적회로장치에 관한 것이며, 특히 외부로부터 공급되는 외부전원전압을 보다 낮은 전원전압으로 동작할 수 있는 회로에 적합한 저전압으로 강압하는 전원전압 강압장치에 관한 것이며, 또한 반도체집적장치 내부에 형성된 각종 회로에 강압된 전원전압이 공급되도록 강압장치를 내장하는 반도체집적장치에 관한 것이다.

본 발명은 또한 외부전원전압에 따라 배치된 전원전압 강압장치를 내장하는 전자장치를 제조하는 방법에 관한 것이다.

다이나믹랜덤억세스 메모리(DRAM) 및 스태틱랜덤 억세스 메모리(SRAM)와 같은 금속산화물 반도체(MOS)에서는 집적회로의 고집적화를 위해 집적할 MOS트랜지스터의 구조를 미세화해왔다.

MOS트랜지스터의 미세화에 수반하여, MOS트랜지스터의 게이트 절연막의 박막화가 진행되어 왔다. 그러므로 게이트절연막에 걸리는 전계를 완화하고 신뢰성을 확보하기 위해 전원전압을 낮출 필요가 있다.

그밖에도 MOS트랜지스터의 미세화를 행하기 위해, MOS트랜지스터의 채널길이를 단축하면 단축채널효과가 나타나서 MOS트랜지스터의 임계전압이 비정상이 되는 원인이 되므로 전원전압을 강하시킬 필요가 있다.

MOS트랜지스터 주변에는 전원전압 강압을 필요하지 않는 다양한 반도체 집적회로가 있기 때문에 MOS 메모리 내부에 전원전압 강압장치를 설치하는 것이 요망된다.

반도체 집적회로 내부에 전원전압 강압장치를 설치함으로써 전원전압을 외부전원전압보다 낮출 수 있기 때문에 품질을 보장하고 단축채널 효과를 완화하는 장점이외에도 진력소모를 줄일 수 있는 장점을 얻을 수 있다.

또한, 전원전압 강압회로를 정전압회로로 구성할 경우 내부회로에 공급되는 전원전압이 외부전원전압의 변동과 무관하게 일정하게 유지할 수 있으므로, 외부전원 변동으로 인한 내부회로의 성능변동이 제거되는 장점도 있다.

제1도는 DRAM내부에 형성된 종래의 전원전압 강압장치의 개략도이며, 여기서 전원전압 강압장치는 레귤레이터 트랜지스터용 고양형 pMOS트랜지스터(1)와 pMOS트랜지스터(1)의 게이트전압을 제어하는 차동중폭기(2)로 구성됨을 알 수 있다.

제1도에서 VCC는 외부로부터 공급되는 외부전원전압이며, V_ref는 메모리 내부에 발생된 기준전압, V_int는 메모리 내의 소정 회로에 공급되는 강압전압이다.

전원전압 강압장치에서 기준전압(V_ref)은 차동중폭기(2)의 정상(正相)신호 입력단자에 입력되고 강압전압(V_int)은 역상신호 입력단자에 입력되므로, 강 압전압(V_int)은 그 전압치를 기준전압 (V_ref)과 동일하게 유지되도록 제어될 수 있다.

최근에 3∼3.3V의 외부전원전압으로 동작할 수 있는 DRAM 시스템이 5V로 동작할 수 있는 시스템을 대신하도록 개발되었다.

이 개발된 DRAM 시스템을 취급하기 위해 2전원전압 구성 방법이 실행 되었다.

제1방법은 외부전원전압VCC가 5V인 경우, 전원전압 강압장치를 통해 3∼3.3V의 강압전압을 발생하고, 또한 상기 VCC가 3∼ 3.3V인 경우에, pMOS트랜지스터 (1)를 메탈선택 또는 휴즈선택에 의해 비활성화하여 외부전원전압의 강압없이 그대로 외부전압을 발생하도록 한 것이다.

제2방법은 기준전압(V_ref)을 3V이하로 설정함으로써, 외부전 원전압(VCC)이 5V일 경우 뿐만 아니라 3∼ 3.3V일 경우에 강압전압이 발생되도록 한 것 이다.

그러나, 제1방법에서 3∼3.3V의 외부전원전압이 강압없이 그대로 발생 될 경우, 내부회로에 공급되는 전압은 10%의 마아진으로 2.7∼ 3.6V의 전압범위를 갖는다.

그러므로 내부회로가 그러한 전압범위로 동작하면 전원전압에 의존하는 동작속도와 전력소비가 불안정해 지는 문제가 있다.

한편, 제2방법에서는 5V 또는 3∼3.3V의 외부전원전압(VCC)을 강압하여 강압전압을 발생하기 때문에, 동작속도와 전력소비의 불안정이 억제 될수도 있지만 이 경 우에는 후술하는 바와 같은 다른 문제점이 생긴다.

제2도는 pMOS트랜지스터의 정특성 그래프이다. 수평축은 소오스-드레인 전압이고, 수직축은 드레인 전류이다. 이 그래프에서 강압전압은 3.OV로 세트되어 있으므로 5V 또는 3.3V의 외부전원전압이 pMOS트랜지스터(1)의 드레인에 공급되면 소오스-드레인 전압은 각각 2V 또는 0.3V가 된다.

제2도에 보인 바와 같이 외부전원전압이 3∼3.3V인 경우에 0.3V의 소오스-드레인전압의 드레인 전류공급능력은 2V의 소오스-드레인 전압의 드레인 전류공급능력 보다 크게 감소되므로 동작속도가 저하됨과 동시에 내부회로에 공급되는 강압전압의 불안정성이 커지는 문제점이 있다.

이러한 문제점을 해결 하기 위해 3∼3.3V와 같은 낮은 외부전원전압에 대한 전류공급능력을 생성하기 위해서는 낮은 외부전원진압에만 적합한 전원전압 강압장치를 제조해야 되지만 그러한 장치의 수요를 예측하기 어렵기 때문에 상이한 외부전원전압에 맞는 다양한 강압장치를 각각의 제조공정으로 제조하는 것은 효율적이지 못하다.

본 발명의 목적은 상술한 단점을 제거하도록 상이한 외부전원전압마다 안정된 동작 속도와 안정된 강압전압을 얻을 수 있는 충분한 전류공급능력을 갖는 전원전압 강압장치를 제공하는데 있다.

본 발명의 좀더 구체적인 목적은 상이한 전원전압의 반도체 집적회로 시스템에 적용할 수 있는 그러한 전원전압 강하장치를 포함하는 반도체 집적회로장치를 제공하는데 있다.

본 발명의 또다른 목적은 안정된 동작속도와 안정된 강압전압을 얻을 수 있도록 충분한 전류공급 능력을 가지며 또한 상이한 외부전원전압으로 동작할 수 있는 전원전압 강압장치를 선택적으로 제조할 수 있는 전원전압 강압장치를 내장하는 전자장치를 제조하는 방법을 제공하는데 있다.

상술한 목적은

(a) 외부전원전압을 공급받도록 제1전류전극 제어신호를 수신하는 제어전극 및 출력단자에 함께 접속되어 출력단자에서 제어신호에 따라 외부전원전압으로부티 발생된 강압전압을 생성하는 제2전류 전극을 갖는 복수의 트랜지스터를 형성하는 단계와,

(b) 강압전압과 기 준전압의 비교에 따라 제어신호를 생성하여 강압전압을 기준전압의 레벨로 유지하도록 복수의 트랜지스터들중 적어도 하나를 제어하는 전압제어회로를 형성하는 단계와,

(c) 전원선에 공급될 외부전원전압의 레벨에 따라 복수의 트랜지스터들중 적어도 하나를 활성화하도록 트랜지스터 제어회로를 형성하는 단계를 포함하는 외부전원전압에 준하여 배치된 전원전압 강압장치를 내장하는 전자장치를 제조하는 방법에 의해 달성된다.

상술한 목적은 또한 단계(a)에서 제1 및 제2트랜지스터를 형성할시에 단계(c)에서 제1전압레벨의 외부전원전압이 전원선에 공급될 경우에 제1트랜지스터를 활성화하고, 제2트랜지스터를 비활성화하거나 또는 제1전압레벨 이하의 제2전압레벨의 외부전원전압이 전원선에 공급될 경우에 제1 및 제2트랜지스터 둘다 활성화하도록 트랜지스터 제어회로를 형성하는 상술한 방법에 의해 성취될 수 있다.

전원전압 강압장치의 제조방법에 의하면 복수의 트랜지스터들을 형성하는 단계들과 전압제어회로를 형성하는 단계들은 상이한 외부전원전압을 갖는 다양한 전압강압장치에 공통이다. 단지 트랜지스터 제어회로를 형성하는 단계에서 트랜지스터들을 활성화/ 비활성화 제어하여 각 외부전원전압마다의 전압강압장치를 형성 할 수 있다.

그러므로 트랜지스터 제어회로에서 그렇게 트랜지스터들을 활성화/비활성화함으로써 특정외부전원전압의 전압강압장치를 선택적으로 제조하는 것이 가능하다. 또한 전압강압장치는 낮은 외부전원전압을 위해 복수의 트랜지스터들로 구성되기 때문에 이 전압강압장치는 안정된 동작속도와 안정된 강압전압을 얻을 수 있도록 충분한 전류공급 능력을 가질 수도 있다.

복수의 트랜지스터들이 제1 및 제2 트랜지스터들은 포함할 경우, 제1트랜지스터의 채널구성이 소정관계에 의해 제2트랜지스터의 채널구성과 연합되면 제1전압레벨 이하의 제2전압레벨의 외부전원전압을 갖는 제1 및 제2트랜지스터의 조합은 제1전압레벨의 외부전원전압을 갖는 제1트랜지스터와 동일한 전류공급능력을 가질 수도 있다.

상술한 목적은 외부전원전압을 공급받는 제1전류 전극, 제어신호를 수신하는 제어전극 및 출력단자에 함께 접속되어 출력단자에서 제어 신호에 따라 외부전원전압으로부터 발생된 강압전압을 생성하는 제2전류 전극을 갖는 복수의 트랜지스터들과 강압전압과 기준전압의 비교에 따라 제어신호를 생성하여 강압전압을 기준전압의 레벨로 유지하도록 복수의 트랜지스터 중 적어도 하나를 제어하는 전압제어회로를 포함하는 전압강압회로를 포함하는 전원전압 강압장치에 의해 달성된다.

상술한 목적은 또한 전원선에 공급할 외부전원전압의 레벨에 따라 사용자가 복수의 트랜지스터들중 적어도 하나를 활성하도록 트랜지스터 제어회로를 더 포함하는 상술한 바와 같은 전원전압 강압장치에 의해 달성된다.

그밖에도 상술한 목적은 전원선에 공급되는 외부전원전압의 전압레벨을 변별하여 외부전원전압의 전압레벨에 따라 연관된 수의 트랜지스터들을 활성화하도록 전압강압회로를 제어하는 전압강압회로 제어회로를 포함하는 상술한 전원전압 강압장치에 의해 달성된다.

전원전압 강압장치에 의하면, 트랜지스터 제어회로에서 외부전원전압을 강압시키는 트랜지스터들의 활성화/비활성화는 사용자에 의해 제어 되며, 트랜지스터들의 활성화/비활성화는 외부전원전압의 전압레벨에 따라 자동으로 제어 된다. 그러한 제어 동작에서는 낮은 외부전원전압에 대해 큰 전류공급을 생성하도록 다수의 트랜지스터들이 활성화된다. 한편 높은 외부전원전압에 대해서는 충분한 전류공급을 생성하기 때문에 소수의 트랜지스터들이 활성화된다.

그러므로 전원전압 강압장치는 상이한 외부전원전압을 갖는 각종 시스템에 적용할 수 있으며, 어떠한 외부전원전압에 대해서도 충분한 전류공급능력을 생성 할 수 있다. 따라서 이러한 전류공급능력은 전원전압 강압장치가 안정된 동작속도와 안정된 강압전압을 발휘할 수 있도록 한다.

그러한 전원전압 강압장치를 내장하는 반도체집적회로는 상이한 전원전압을 갖는 반도체집적장치들에 적용 할 수 있다.

본 발명의 기타 목적 및 특징은 첨부된 도면을 참조하는 하기 설명으로부터 명백히 알 수 있다.

제3∼ 15도, 제16∼ 28도 및 제29도를 참조하여 전원전압강압장치의 제조방법, 전원전압 강압장치 및 전원전압 강압장치를 내장하는 반도체집적회로에 대해 차례로 설명 한다. 이 설명에서 DRAM에 적용할 수 있는 장치의 예들을 소개한다.

우선 제3∼ 11도를 참조하여 본 발명에 의한 전원전압 강압장치의 선택제조법의 제1실시예를 설명한다. 제3도는 본 발명에 의한 제1실시예의 선택제조법의 제조공정을 나타낸다.

단계(a)에서 고양형 pMOS트랜지스터(3,4)의 전류전극인 드레 인 전극들을 서로 접속한다.

이 트랜지스터들(3,4)은 드레인들에서 DRAM내의 내부회로들에 공급될 강압된 전압(Vint)을 생성하도록 레귤레이터 트랜지스터들로서 동작할 수 있다.

단계 (b)에서는 기준전압(V_refl)과 강압전압(V_int)을 접속하여 전압제어회로(5)를 형성한다. 전압제어회로(5)의 출력신호는 트랜지스터(3,4)의 제어전극으로서 게이트들에 접속된다. 외부전원전압(VCC)이 트랜지스터들(3,4)의 전류전극으로서 소오스들에 입력되면 전압제어회로(5)는 강압전압(V_int)은 기준전압(V_refl)과 비교한다. 그다음 트랜지스터들(3,4)의 게이트들에 제어신호를 공급함으로써 회로(5)는 트랜지스터들(3,4)을 제어하여 기준전압(V_refl)과 동일 레벨을 갖는 일정한 강압전압을 생성한다.

그다음 단계(c)에서는 전원선(6)에 5V의 외부전원전압(VCC)이 공급될 경우, 트랜지스터 제어회로인 전원선(6)은 전원선(5)에 pMOS트랜지스터(3)의 소오스를 접속함으로서 형성된다.

이 회로에서 pMOS트랜지스터(4)의 소오스는 전원선(6)에 접속되지 않는다. 한편 3.3V의 외부전원전압(VCC)이 전원선(16)에 공급될 경우, 전원선(6)은 전원선(5)에 트랜지스터들(3,4)의 2소오스들을 접속함으로서 형성된다. 이러한 식으로 3.3V와 같은 낮은 외부전원전압에 대해서는 2트랜지스터들을 활성화하여 내부회로들에 충분한 전류공급을 제공한다.

상술한 제조법에서는 전원선(6)을 선택적으로 형성함으로써 트랜지스터(3,4)의 활성화/비활성화를 쉽게 제어 할 수 있다. DRAM과 같은 반도체 집적회로를 제조할시에 전원선(6)의 그러한 선택적인 형성은 배선을 형성하기 위해 상이한 마스크 패턴을 사용하여 쉽게 실행 할 수 있다.

제4도는 선택제조법에서 트랜지스터들(3,4)와 전원선(6)의 패턴배열의 일예의 평면도를 나타낸다. 이 도면에서 전원선(6)과 같은 백색선 들은 제1층배선을 나타내며 , 사선은 제2층배선들을 나타내며, 제1층배선은 작은 사각형들로 나타낸 관통공들을 통해 제2층배선에 접속된다.

단계들(a)와 (b)에서는 트랜지스터들(3,4)와 제2층 배선의 패턴들이 형성된다. 그다음, 단계 (c)에서 전원선(6)을 포함하는 제1층배선들이 형성된다. 이 예에서 강압전압(Vint)의 출력배선은 전원선(6)과 함께 형성된다. 전원선(5)에 5V의 외부전원전압 (VCC)을 공급할 경우, 제1층 배선들을 배선(6a)와 함께 형성하기 위한 마스크 패턴이 사용된다. 한편, 3.3V의 외부전원전압(VCC)에 대해서는 제1층 배선들을 배선들(6a, 6b)와 함께 형성하기 위한 마스크 패턴을 사용한다. 이러한 방식으로 마스크 패턴을 변경함으로서 상이한 전원전압들에 맞는 전원전압 강압장치를 쉽게 선택 제조할 수 있다.

전압제어회로(5)는 디지탈 또는 아나로그신호로서 pMOS트랜지스터(3,4)을 제어하도록 구성된다. 그의 동작을 이하에 설명한다.

우선 전원전압 강압장치내의 pMOS트랜지스터들(3,4)의 디지탈 제어동작에 대해 설명한다. 제5도는 제3도에 보인 5V의 VCC로서 디지털 제어되는 전원전압강압회로의 개략도이고, 제6도는 제3도에 보인 3.3V의 VCC로서 디지탈 제어되는 전원전압 강압회로의 개략도이다.

제5 및 6도에서 전압제어회로(5)는 강압전압(Vint)을 저전압으로 레벨전이하는 레벨전이기(7), 기준전압(V_refl)을 저전압으로 레벨전이하는 레벨전이기(8) 및 레벨전이기들(7,8)의 출력들을 차동증폭하는 차동증폭기(9)를 포함한다.

차동증폭기 (9)는 부하로서 전류미러회로를 구성하는 고양형 pMOS트랜지스터(10,11), 트랜지스터들의 구동용 고양형 pMOS트랜지스터들(12,13) 및 차동증폭활성신호(EN)에 의해 활성화(ON) 또는 비활성화(OFF)되도록 제어되는 정전류원용 nMOS트랜지스터(14)를 포함한다. nMOS트랜지스터(14)가 활성화되면 트랜지스터(14)는 도전상태에 있고, 비활성화되면 트랜지스터(14)는 트랜지스터들(12,13)로부터 전류가 흐르지 않는다.

nMOS트랜지스터(12)의 드레인은 차동증폭기(9)의 출력신호를 공급하도록 2인버터들(15,16)을 통해 pMOS트랜지스터들(3,4)의 게이트들에 접속된다.

인버터들(15,16)은 출력신호의 파를 재정형하도록 접속된다. 인버터(16)의 출력은 제5도에 보인 장치에서 pMOS트랜지스터(3)의 게이트를 제어하고, 제6도에 보인 장치에서 pMOS트랜지스터(3,4)의 게이트들을 제어한다.

레벨 전이기들(7,8)은 차동증폭기(9)의 충분한 이득을 얻도록 배치되어 있어 3,3v의 외부전원전압용 전류미러회로의 응답을 보장하며 제7∼9도에 보인 바와 같은 방식으로 구성된다.

제7∼9도는 차동증폭기(9)내의 레벨전이기(7,8)의 3예들의 개략도이다. 제7도에 보인 바와 같이 레벨전이기들(7,8)은 고양형 pMOS트랜지스터들(17,18), 캐패시터들(19,20) 및 저항(21,22)을 포함한다. 제8도에 보인 레벨전이기들(7, 8)은 고양형 pMOS트랜지스터들(23,24) 캐패시터들(25, 26) 및 저항(27, 28)을 포함한다. 제9도에 보인 레벨전이기들(7, 8)은 저항(29∼32)과 캐패시터들(33, 34)을 포함한다. 제7도에서는 캐패시터들(19,20)이 제8도에서는 캐패시터들(25, 26)이 제9도에서는 캐패시터들(33, 34)이 위상보상용으로 배치된다. 예를들어 레벨전이기(7)에서 고주파수 부분을 갖는 강압전압(V_int)의 변동부분은 레벨전이 없이 캐패시터들(19, 25, 33)을 통해 차동증폭기(9)의 nMOS트랜지스터(13)로 직접 통과하는 한편 강압전압의 직류부분은 트랜지스터들(17, 23)와 저항(29)에 의해 레벨전이 되어 통과한다.

이하에 제5도에 보인 전원전압 강압장치의 전압강압동작에 대해 설명한다.

제5도에 보인 장치에서 강압전압(V_int)이 기준전압(V_refl)보다 높으면 nMOS트랜지스터(12)의 드레인 전압이 중가하므로 인버터(15)의 출력이 저레벨이 되고 인버터(16)의 출력은 고레벨이 된다. 그러므로 pMOS트랜지스터(3)는 비활성화되어 강압전압(V_int)을 강압한다.

한편, 강압전압(V_int)이 기준전압(V_refl)보다 작을 경우, nMOS트랜지스터(12)의 드레인전압이 감소되므로 인버터(15)의 출력이 고레벨이되고, 인버터(16)의 출력이 저레벨이 된다. 그러므로 pMOS트랜지스터(3)는 활성화되어 강압전압(Vint)을 승압한다.

그 다음 pMOS트랜지스터(3)의 드레인에서 발생된 강압전압(V_int)은 전압제어회로(5)로 귀환된다. 전압제어회로(5)는 강압전압(V_int)을 기준전압(V_refl)과 비교하여 제어신호를 발생시켜 상술한 바와같이 pMOS트랜지스터(3)를 활성화/비활성화하도록 스위칭한다. 이 전압제어회로(5)의 스위칭 제어에 의해 pMOS트랜지스터(3)가 일정한 강압전압(V_int)을 생성하는 것이 가능하다.

제6도에 보인 장치에서는 강압전압(V_int)이 기준전압(V_refl)보다 클 경우, nMOS트랜지스터(12)의 드레인 전압이 증가하여 인버터(15)의 출력이 저레벨이 되고, 인버터(16)의 출력이 고레벨이 된다. 그러므로 pMOS트랜지스터들(3,4)은 비활성화되어 강압전압(V_int)을 감소시킨다.

한편 강압전압(V_int)이 기준전압(V_refl)보다 낮을 경우, nMOS트랜지스터(12)의 드레인 전압은 감소되므로 인버터(15)의 출력이 고레벨이 되고 인버터(16)의 출력이 저레벨이 된다. 그러므로 pMOS트랜지스터들(3,4)은 활성화되어 강압전압(V_int)을 증가시킨다.

그 다음 pMOS트(3,4)의 드레인에서 발생된 강압전압(V_int)은 전압제어회로(5)로 귀환된다. 전압제어회로(5)는 강압전압(V_int)을 기준전압(V_refl)과 비교하여 제어신호를 생성시켜 상술한 바와 같이 pMOS트랜지스터(3)의 활성화를 위한 저항값을 변경한다. 강압전압(V_int)과 기준전압(V_refl)간의 차에 따라 pMOS트랜지스터(3)의 저항값을 변경시킴으로서, pMOS트랜지스터(3)가 제어되어 일정한 강압전압(V_int)을 생성한다.

제11도에 보인 장치에서 강압전압(V_int)이 기준전압(V_refl)보다 높은 경우 nMOS트랜지스터(12)의 드레인 전압이 증가되므로 pMOS트랜지스터(3, 4)의 활성화를 위한 저항값이 증가되어 강압전압(V_int)을 감소시킨다.

한편 강압전압(V_int)이 기준전압(V_refl)보다 작을 경우 nMOS트랜지스터(12)의 드레인 전압이 감소하므로 pMOS트랜지스터들(3,4)의 활성화를 위한 저항값이 감소하여 강압진압(V_int)을 증가시킨다.

그 다음 pMOS트랜지스터들(3,4)의 드레인들에서 발생된 강압전압(V_int)이 전압제어회로(5)로 귀환된다. 전압제어회로(5)는 강압전압(V_int)을 기준전압(V_refl)과 비교하여 제어신호를 발생시켜 상술한 바와 같은 pMOS트랜지스터들(3,4)의 활성화를 위한 저항값을 변경한다. 강압전압(V_int)과 기준전압(V_refl)간의 차에 따라 pMOS트랜지스터(3,4)의 저항값을 변경시킴으로써 pMOS트랜지스터(3,4)이 제어되어 일정한 강압전압(V_int)을 생성한다.

여기서, 제5 및 6도에 보인 장치들의 전류공급 능력에 대해 계산한다. 이 계산에서 강압전압 (V_int)은 3V로 설정된다. 전류공급능력은 인버터(16)의 출력이 저레벨이어서 pMOS트랜지스터(3)의 게이트전압이 0V로 설정된다는 가정하에서 계산할 수 있다.

5V의 외부전원전압이 제5도에 보인 바와 같이 전원선(6)에 공급될 경우, pMOS트랜지스터(3)의 소오스-드레인 전압(VSD)은 2V(=5V-3V), 소오스-게이트 전압(VSG)은 5V (= 5V-0V)이다.

한편 3.3V의 외부전원전압이 제6도에 보인 바와 같이 전원선(6)에 공급될 경우, pMOS트랜지스터(3,4)의 소오스-드레인 전압(VSD)은 0.3V(=3.3V-3V), 소오스-게이트전압(VSG)은 3.3V (=3,3V- 0V )이다.

일반적으로 pMOS트랜지스터의 소오스-드레인 전류(ISD)는 다음과 같이 계산된다.

상기식에서 W는 채널폭, L은 채널길이 , K는 이동도와 절연막의 용량에 의해 결정되는 상수, VTPH는 pMOS트랜지스터의 임계전압이다.

여기서, pMOS트랜지스터(3)의 채널폭과 채널길이가 각각 W3 및 L_A, pMOS트랜지스터(4)의 채널폭과 채널길이가 각각 W4 및 L_A, VTHP가 0.5V라고 가정할 때, 5V의 외부전원전압에 대해서는 pMOS트랜지스터(3)의 소오스-드레인전류(ISD5v)가 하기와 같이 계산된다.

3.3V의 외부전원전압에 대해서는 pMOS트랜지스터(3,4)의 소오스-드레인간 총전류(ISD3.3V)는 하기와 같이 계산된다.

ISD5V=ISD3.,3v 일 경우에, W3/w4는 1/7.8이다.

그러므로 pMOS5트랜지스터(4)의 채널폭(W4)이 PMOS트랜지스터(3)의 채널폭(W3)의 7.8배로 형성될 경우, 제6도에 보인 3,3V의 VCC용장치의 전류공급능력은 제5도에 보인 5V의 VCC용장치의 전류공급능력과 동일하다.

이 선택제조법에서는 우선 3.3V장치에 필요한 pMOS트랜지스터들(3,4)을 미리 형성한 다음 전원선(6)의 형성과 같은 금속선택에 의해 3.3V장치 또는 5V장치를 선택적으로 제조한다.

그러므로 그러한 선택제조법에 의해 하나의 제조공정으로 상이한 외부전원전압용 전원전압 강압장치를 선택적으로 제조하는 것이 가능하다. 낮은 외부전원전압용 전원전압 강압장치는 복수의 트랜지스터들로 구성되기 때문에 이 전압강압장치는 충분한 전류공급능력을 가지므로 안정된 동작속도와 안정된 강압전압을 얻을 수 있다.

또한 pMOS트랜지스터(3)의 채널구성을 소정관계에 의해 pMOS트랜지스터(4)와 조합하면 3.3V용 장치는 5.5V용 장치와 동일한 전류공급능력을 가질수도 있다.

이러한 선택제조법을 고려하여 3.3V용 트랜지스터 또는 5V용 트랜지스터를 선택하는 등의 다른 방법도 고려되었으나 3.3V용 트랜지스터는 자체적으로 충분한 전류공급능력을 가져야 하기 때문에 이 트랜지스터를 위해 상당히 큰 칫수가 요구되므로 본 발명에 의한 장치보다 더 큰 장치를 만들어야 한다.

본 발명에 의한 제조방법에서는 강압전압의 출력측에 100∼1000pF와 같은 대용량을 접속할 수도 있다. 이 대용량은 센스앰프 또는 디코더의 동작중 발생하는 피이크전류를 억제하도록 작용한다. 특히, 제5 및 6도에 보인 장치의 트랜지스터들(3, 4)의 디지탈제어에서 그 용량은 강압전압(V_int)의 충돌을 억제하고 또한 안정된 전압레벨을 얻도록 작용하며, 또한 제10 및 11도에 보인 장치의 트랜지스터들(3,4)의 아나로그제어에서 그 용량은 위상보상용으로 작용한다.

그다음 제12도를 참조하여 본 발명에 의한 전원전압 강압장치의 선택제조법의 제2실시예에 관해 설명한다. 제12도는 본 발명에 의한 제2실시예의 선택제조법의 제조공정을 나타낸다.

단계(a)에서 고양형 pMOS트랜지스터들(3,4)은 선택제조법의 제1실시예의 단계(a)에서와 동일 방식으로 형성된다. 그러므로, 이들 트랜지스터들(3,4)은 또한 DRAM내의 내부회로들에 공급할 강압전압(V_int)을 드레인에서 생성하도록 레귤레이터 트랜지스터들로서 동작할 수 있다.

단계 (b)에서 전압제어회로(5)는 또한 선택제조법의 제1실시예의 단계(b)와 동일 방식으로 형성된다. 그러므로 외부전원전압(VCC)이 트랜지스터들(3, 4)의 전류,전극들인 소오스에 입력될 경우, 전압제어회로(5)는 강압전압(V_int)을 기준전압(V_ref1)과 비교한 다음 제어신호를 트랜지스터들(,3,4)의 게이트들에 공급하여 트랜지스터들(3,4)이 기준전압(V_ref1)과 동일 레벨을 갖는 일정 강압전압을 생성하도록 제어한다.

이 전압제어회로(5)는 제5∼11도에 보인 바와 같이 구성할 수도 있다.

그다음 단계(C)에서 우선 트랜지스터 제어회로를 pMOS트랜지스터(3)의 소오스가 외부전원전압을 공급받도록 전원선(6)에 접속되고, 또한 pMOS트랜지스터(4)의 소오스가 휴즈(36)을 통해 전원선(6)에 접속되도록 구성한다. 상기 단계들은 배선형성 방법에 의해 실행된다.

전원선과 휴즈로서 배선을 형성후 5V의 외부전원전압(VCC)이 전원선(6)에 공급될 경우, 휴즈가 단선되므로 pMOS트랜지스터(3)만이 레귤레이터 트랜지스터로서 활성화된다. 휴즈는 전기조작에 의해 차단될 수도 있고 또는 절단기 또는 레이저빔에 의해 절단될 수도 있다. 한편 3.3V의 외부전원전압(VCC)이 전원선(6)에 공급될 경우, 휴즈는단선되지 않으므로 pMOS트랜지스터들(3,4)은 레귤레이터 트랜지스터들로서 활성화된다.

제13도는 선택제조법에서의 트랜지스터(3,4)와 트랜지스터제어회로의 패턴배치의 일예의 평면도이다. 단계(a)와 (b)에서 트랜지스터들(3,4)와 제2층 배선들의 패턴들이 제4도에 나타 낸 바와 같이 형성된다. 그 다음 단계(c)에서 전원선(6)과 휴즈(36)를 포함하는 제1층 배선들이 형성되며, 여기서 pMOS트랜지스터(3)의 소오스가 배선(6a)을 통해 전원선(6)에 접속되며 또한 pMOS트랜지스터(4)의 소오스는 휴즈(36)를 통해 전원선(6)에 접속된다.

제1 및 제2층 배선을 형성후, 5V의 외부전원전압이 전원선(6)에 공급될 경우, 휴즈(36)는 단선된다. 이러한 식으로 휴즈(35)를 전기적인 방법으로 절단함으로써 상이한 전원전압용 전원전압 강압장치의 선택제조가 쉽게 실행될 수 있다.

다시 말해, 이러한 선택제조법에서 3,3V장치 또는 5V장치가 휴즈선택에 의해 쉽게 제조할 수 있다.

그러므로, 그러한 선택제조법에 의해 하나의 제조공정으로 상이한 외부전원전압을 선택제조하는 것이 가능하다. 낮은 외부전원전압용 전원전압강압장치가 복수의 트랜지스터들로 구성되기 때문에, 이 전압강압장치는 안정된 동작속도와 안정된 강압전압을 얻을 수 있도록 충분한 전류공급능력을 가질 수 있다.

또한 pMOS트랜지스터(3)의 채널구성을 pMOS트랜지스터(4)의 구성과 소정관계(예를들어 pMOS트랜지스터(4)의 채널폭(W4)을 pMOS트랜지스터(3)의 채널폭(W3)의 7.8배로 함)로 조합할 경우, 3.3V용 장치는 5V용 장치와 동일한 전류공급능력을 가질 수도 있다.

그다음 제14도를 참조하여 본 발명에 의한 전원전압강압장치의 선택제조법의 제3실시예에 대해 설명한다. 제14도는 본 발명에 의한 제3실시예의 선택제조법의 제조공정을 나타낸다.

단계(a)에서 고양형 pMOS트랜지스터들(3,4)은 선택제조법의 제1실시예의 단계(a)와 동일 방식으로 형성된다. 그러므로 이들 트랜지스터들(3,4)은 DRAM내의 내부회로들에 공급될 강압전압(V_int)을 드레인들에서 생성하도록 레귤레이터 트랜지스터들로서 동작할 수 있다.

단계(b)에서 전압제어회로(5)가 또한 선택제조법의 제1실시예의 단계(b)와 동일 방식으로 형성된다. 이 전압제어회로(5)는 제5∼11도에 보인 바와 같이 구성될 수 있다.

그 다음 단계(c)에서 우선 pMOS트랜지스터(3)가 전원선(6)에 접속되고 또한 pMOS트랜지스터(37)의 드레인이 pMOS트랜지스터(4)의 소오스에 접속되고, pMOS트랜지스터(37)의 소오스가 전원선(6)에 접속된 pMOS트랜지스터(37)가 형성되도록 트랜지스터 제어회로가 구성된다. 또한 전원선(6)에 pMOS트랜지스터(37)의 게이트를 접속하도록 휴즈(38)가 형성되고, 또한 접지에 pMOS트랜지스터(37)의 게이트를 접속하도록 휴즈(39)가 형성된다. 상기 단계들은 배선들을 형성하는 공정중에 행한다.

전원선과 휴즈들로서 배선을 형성한 후, 5V의 외부전원전압(VCC)이 전원선(5)에 공급될 경우, 휴즈 (39)는 전기동작, 커터 또는 레이저빔에 의해 단선되어 pMOS트랜지스터(37)를 비활성화시키므로 pMOS트랜지스터(3)만이 레귤레이터 트랜지스터로서 활성화될 수 있다.

한편 3.3V의 외부전원전압(VCC)이 전원선(6)에 공급될 경우, 휴즈(38)가 단선되어 pMOS트랜지스터(37)를 활성화시키므로 pMOS트랜지스터들(3,4)은 레귤레이터 트랜지스터들로서 활성화된다.

또한 이 제조법은 제13도에 보인 패턴구성과 동일 방식으로 구성될 수도 있다. 그러나 이 제조법에서 pMOS트랜지스터(37)는 pMOS트랜지스터들(3,4)과 함께 형성되며, 휴즈들(38,39)은 전원선(6)과 함께 형성된다. 이러한 방식으로 이 선택제조법에서는 3.3V용장치 또는 5V용 장치가 휴즈선택에 의해 쉽게 제조될 수 있다.

그러므로 그러한 선택제조법에 의해 하나의 제조공정으로 상이한 외부전원전압용 전원전압 강압장치를 선택적으로 제조하는 것이 가능하다. 낮은 외부전원전압용 전원전압 강압장치는 복수의 트랜지스터들로 구성되기 때문에 이 전압강압장치는 안정된 동작 속도와 안정된 강압전압을 얻을 수 있도록 충분한 전류공급능력을 가질 수도 있다.

또한 pMOS트랜지스터(3)의 채널구성을 pMOS트랜지스터(4)와 소정관계(예 , pMOS트랜지스터(4)의 채널폭(W4)을 pMOS트랜지스터(3)의 채널폭(W3)의 7.8배로 함)로 조합할 경우, 3.3V용 장치는 5V용 장치 와 동일 전류공급능력 을 가질 수도 있다.

그다음 제15a∼15c도를 참조하여 본 발명에 의한 전원전압 강압장치의 선택제조법의 제4실시예를 설명한다. 제15a도는 본 발명에 의한 제4실시예의 선택제조법에서의 트랜지스터 제어회로의 제조공정을 나타낸다. 제15a도에 보인 전원전압 강압장치는 단계들(a)(b) 및 (c)의 일부를 통해 형성된다. 제15b 및 15c도는 선택제조법에서의 5V와 3.3V VCC용 선택 단계들을 나타낸다.

단계(a)에서 고양형 pMOS트랜지스터(3,4)은 선택제조법의 제1실시예의 단계(a)와 동일 방식으로 형성한다. 단계(b)에서 전압제어회로(5)는 또한 선택제조법의 제1실시예의 단계(b)와 동일 방식으로 형성한다. 이 전압제어회로(5)는 제5∼11도에 나타낸 바와 같이 구성할 수도 있다.

그다음 단계(c)에서 우선 pMOS트랜지스터들(3, 4)의 소오스들이 전원선(6)에 접속되도록 트랜지스터 제어회로를 구성하고, 또한 인버터(15)의 출력과 pMOS트랜지스터(4)의 게이트간에 선택회로를 형성한다. 선택회로는 휴즈들(40, 41), 인버터들(42,43) 및 NAND회로(44)를 포함한다. 휴즈(40)는 인버터(42)의 입력을 VCC전원선(6)에 접속하고, 휴즈(41)는 인버터(42)의 입력을 접지에 접속한다. 인버터(42)의 출력은 인버터(43)를 통해 NAND회로(44)의 한 입력에 공급된다. 또한 인버터(15)의 출력은 NAND회로(44)의 다른 입력에 공급되고, 또한 NAND회로 (44)의 출력은 pMOS트랜지스터(4)의 게이트에 공급된다.

이러한 구성에서 pMOS트랜지스터(3)는 인버터(16)의 출력에의해 제어되고, pMOS트랜지스터(4)는 NAND회로(44)의 출력에의해 제어된다.

NAND회로(44)는 인버터로서 동작하거나 또는 pMOS트랜지스터(4)를 비활성화하기 위한 정전압을 생성하도록 동작한다. 상세한 것은 아래에 설명한다.

제15b도에 나타낸 바와 같이 전원선(6)에 5V의 외부전원전압(VCC)이 공급될 경우 휴즈(40)는 전기적 조작, 커터 또는 레이저빔에 의해 단선된다. 강압장치가 동작하는 동안 인버터(42)의 입력을 저레벨이고 출력은 고레벨이고, 인버터(43)의 출력은 저레벨이고, NAND회로(44)의 출력은 고레벨이다. 그러므로 pMOS트랜지스터(4)는 비활성화되므로 pMOS트랜지스터(3)만이 레귤레이터 트랜지스터로서 동작한다.

한편, 제15c도에 나타낸 바와 같이 전원선(6)에 외부전원전압(VCC)이 공급되면, 휴즈(41)는 단선된다. 장치가 동작하는 동안 인버터(42)의 입력은 고레벨이고, 출력은 저레벨이고, 인버터(43)의 출력은 고레벨이다. 그러므로 NAND회로(44)는 인버터(15)의 출력에 대해 인버터로서 동작하므로 pMOS트랜지스터들(3,4)은 레귤레이터 트랜지스터로서 동작한다.

또한 이 제조방법은 제13도에 나타낸 패턴구성과 동일 방식으로 구성할 수도 있다. 그러나 이 제조법에서 인버터들(42, 43)과 NAND회로(44)는 pMOS트랜지스터들(3,4)과 함께 형성되며, 휴즈들(40, 41)은 전원선(6)과 함께 형성된다. 이러한 식으로, 선택제조법에서는 3.3V용장치 또는 5V용 장치를 휴즈선택에 의해 쉽게 제조할 수 있다.

그러므로 그러한 선택제조법에 의하여, 하나의 제조공정으로 상이한 외부전원전압용 전원 전압 강압장치를 선택적으로 제조하는 것이 가능하다. 낮은 외부전원전압용 전원전압 강압장치가 복수의 트랜지스터들로 구성되기 때문에 이 전압강압장치는 안정된 동작속도와 안정된 강압전압을 얻을 수 있도록 충분한 전류공급능력을 가질 수도 있다.

또한 pMOS트랜지스터(3)의 채널구성을 pMOS트랜지스터(4)의 채널구성과 소정관계(예, pMOS트랜지스터(4)의 채널폭(W4)을 pMOS트랜지스터(3)의 채널폭(W3)의 7.8배로 함)로 조합할 경우, 3.3V용 장치는 5V용장치 와 동일한 전류공급능력을 가질 수도 있다.

상기에서 전원전압 강압장치의 선택제조법에 대해 설명했다. 5V 또는 3.3V VCC용 장치의 선택은 장치의 제조공정중 실행된다. 그러나 이 선택은 장치를 제조후 사용자에 의해 실행 될 수 있다.

제16도는 본 발명에 의한 사용자 선택을 위한 전원전압 강압장치의 제1실시예와 그의 사용예의 개략도를 나타낸다. 이 전원전압 강압장치는 제3도에 보인 상부개략도와 동일 장치이다. 이 장치에서 전원선(6)은 장치 내부의 pMOS트랜지스터(3,4)에 접속되지 않고 pMOS트랜지스터(3,4)의 소오스 단자들이 외부전원전압을 공급받도록 외부에 형성된다.

그다음 5V의 외부전원전압(VCC)이 사용될 경우, 이 전압(VCC)은 사용자에 의해 장치의 외부에서 pMOS트랜지스터(3)의 소오스단자에만 접속된다.

3.3V의 외부전원전압(VCC)이 사용될 경우, 이 전압(VCC)은 사용자에 의해 장치의 외부에서 pMOS트랜지스터(3,4)의 소오스단자들에 접속된다.

이러한 식으로 사용자는 외부전원전압(VCC)의 상이한 접속법에 의해 5V 또는 3,3V VCC용 장치를 선택할 수 있다. 여기서 주목되는 것은 전압강압 하는동안 이 장치의 전기성능이 제3도에 보인 선택제조법에 의해 제조된 장치의 전기성능과 동일하다는 것이다.

제16도를 참조하여 상술한 동일 방식으로 제12 및 14도의 중간에 보인 장치들과 제15a도에 보인 장치는 사용자가 5V 또는 3.3V VCC용 장치를 선택할 수 있는 사용자 선택용 전원전압 강압장치로서 동작할 수 있다. 이들 장치에서 선택용휴즈들은 사용자가 전기조작, 커터 또는 레이저빔에 의해 휴즈를 선택적으로 절단하도록 형성된다.

그다음, 제17∼18도를 참조하여 본 발명에 의한 자동선택용 전원전압 강압장치의 제1실시예에 대해 설명한다. 제17도는 본 발명에 의한 자동선택용 전원진압 강압장치의 제1실시예의 개략도를 나타낸다. 제18도는 제17도에 보인 장치내의 전압강압회로 제어회로의 개략도를 나타낸다.

제17도에 나타낸 바와 같이 전원전압 강압장치는 전압강압회로(45)와 전압강압회로 제어회로(46)로 구성된다. 전압제어회로(5)와 고양형 pMOS트랜지스터들(3,4 및 37)을 포함하는 전압강압회로(45)는 휴즈(38, 39)를 제외하고 제14도에 보인것과 동일한 회로이다. 이 전압강압회로(45)에 서 pMOS트랜지스터(37)의 게이트는 휴즈들에 접속되지 않지만 전압강압 회로제어회로(46)에 접속된다. 전압강압회로 제어회로(46)로부터의 신호에 의해 pMOS트랜지스터(37)는 5V의 VCC에 대해서는 비활성화되고, 3.3V의 VCC에 대해서는 활성화된다.

제18도에 나타낸 바와 같이 전압강압회로 제어회로(46)는 외부전원전압(VCC)의 레벨을 변별하는 전압판정회로(47)와 그의 판정결과를 래치하는 래치회로(48)를 포함한다.

전압판정회로(47)는 고양형 pMOS트랜지스터들(50∼53), 고양형 nMOS트랜지스터들(54∼56)을 갖는 차동증폭기(49)를 포함한다. 또한 차동증폭기(49)는 외부전원전압(VCC)을 분할하는 저항(57,58), 저항(57, 58)에 의한 분할 동작을 제어하는 고양형 nMOS트랜지스터(59) 및 nMOS트랜지스터(55)의 논리레벨을 반전하는 인버터들(60, 61)을 갖는다.

기준전압(Vref2)은 nMOS트랜지스터(55)의 게이트에 공급된다. 양호한 예에서 기준전압(Vref2)의 레벨은 VCC=4V의 경우에 nMOS트랜지스터의 게이트 전압레벨 보다 작고 또한 VCC=3.6V의 경우에 nMOS트랜지스터의 게이트 전압레벨보다 크도록 설정될 수도 있다.

래치회로(48)는 고양형 nMOS트랜지스터(62-65), 인버터(69) 및 인버터들(67,68)로 구성되는 플립플롭(66)을 포함한다.

또한 ST 신호는 nMOS트랜지스터(59,56)를 활성화하는 활성화신호로서 전압판정회로(49)를 활성화하여 외부전원전압(VCC)의 레벨을 판정한다. 활성화신호(ST)는 제19도에 보인 활성화 신호발생회로에 의해 생성된다.

제19도는 활성화 신호발생회로의 개략도이다. 이 회로는 고양형 pMOS트랜지스터들(70∼ 77), 긴채널길이를 갖는 고양형 nMOS트랜지스터(78) 및 인버터(79)를 포함한다.

일반적으로 외부전원전압(VCC)이 전원선(6)에 공급되면 전원선(6)의 레벨이 0V에서 전원선(6)에 결합된 용량과 내부저항에 의해 결정된 시정수에 의한 VCC 레벨로 증가된다. 활성화 신호발생회로에서 외부전원전압(VCC)의 공급후 전원선(6)의 레벨이 8×｜VTHP｜(VTHP는 pMOS트랜지스터의 임계레벨임)의 레벨이 될 때 까지 nMOS트랜지스터(78)의 드레인 레벨이 저레벨이다. 전원선(6)의 레벨이 8× │VTHP│의 레벨을 초과하면 nMOS트랜지스터(78)의 드레인 레벨이 고레벨이 된다.

예를들어 │VTHP│가 0.5V일 경우, 전원선(6)이 8× 0.5=4V가 될 때까지 nMOS트랜지스터(38)의 드레인 레벨은 저레벨이고 활성화 신호(ST)는 고레벨이다.

전원선(6)의 레벨이 8×0.5=4V를 초과하면 nMOS트랜지스터(78)의 드레인 레벨은 고레벨이 되고 활성화신호는 저레벨이 된다.

그다음 제20및 21도를 참조하여 제18도에 보인 전압강압회로 제어회로(46)의 동작에 대해 설 명한다. 제20및 21도는 5V와 3.3V VCC용 전압강압회로 제어회로(46)의 동작을 설명 하기 위한 개략도이다.

제20도에 보인 바와 같이 5V까지 증가하는 외부 전원전압(VCC)이 전원선(6)에 공급되면, 초기에 VCC가 4V 이하 이므로 활성화신호 발생회로에서 발생된 고레벨의 활성화 신호가 전압강압회로 제어회로(46)에 입력될 수 있다. nMOS트랜지스터들(59, 56)은 턴온되어 도전되며, pMOS트랜지스터들(52,53)은 턴오프되어 차동증폭기(49)와 저항들(57,58)로 구성되는 전압분할 회로가 활성화 될 수 있어 nMOS트랜지스터들(64,65)은 턴온된다.

그다음 외부전원전압(VCC)을 분할하여 결정되는 nMOS트랜지스터(54)의 게이트레벨은 기준전압(V_ref2) (예, VCC는 4V)을 초과하며, nMOS트랜지스터(54)은 턴온되며 , nMOS트랜지스터(55)는 턴오프된다.

결과적으로 nMOS트랜지스터(55)의 드레인전압은 고레벨이 되며, 인버터(60)의 출력은 저레벨이 되고, 인버터 (61)의 출력은 고레벨이 되고, 인버터(69)의 출력은 저레벨이 된다. 그러므로 nMOS트랜지스터(62)는 턴온되고, nMOS트랜지스터(63)는 턴오프되고, 인버터(67)의 입력은 저레벨이 되고, 인버터(67)의 출력은 고레벨이 된다.

또한 전원선(6)의 레벨이 제19도에 보인 회로에서 임계치(4V)를 초과하면 , 활성화 신호(ST)는 저레벨이 된다. 결과적으로 nMOS트랜지스터들(59,56)은 턴오프되고, pMOS트랜지스터들(52,53)은 턴온되므로 차동증폭기(49)와 저항들(57, 58)로 구성되는 전압 분할회로가 비활성화되고, 또한 nMOS트랜지스터들(64, 65)은 턴오프된다. 따라서 인버터(67)의 입력단자의 저레벨과 그의 출력단자의 고레벨이 유지된다.

그러므로 전압강압회로(45)에서 pMOS트랜지스터(37)는 턴오프되므로 PMOS트랜지스터(3)만이 활성화 된다.

한편 제21도에 나타낸 바와 같이 3.3V의 외부전원전압(VCC)이 전원선(6)에 공급되면 외부전원전압 (VCC)을 분할하여 결정되는 nMOS트랜지스터(54)의 게이트 레벨은 기준전압(V_ref2=3.6∼4V)을 초과하지 않으므로 nMOS트랜지스터(54)는 턴오프되고, nMOS트랜지스터(55)는 턴온된다.

결과적으로, nMOS트랜지스터(55)의 드레인 전압은 저레벨이 되고, 인버터(60)의 출력은 고레벨이되고, 인버터(61)의 출력은 저레벨이 되고, 인버터(69)의 출력은 고레벨이 된다. 그러므로 nMOS트랜지스터(62)는 턴오프되고, pMOS트랜지스터(63)는 턴온되고 인버터(67)의 입력은 고레벨이 되고, 인버터(67)의 출력은 저레벨이 된다.

그러므로 전압강압회로(45)에서 pMOS트랜지스터(37)가 턴온되므로 pMOS트랜지스터들(3,4)가 활성화 된다.

이러한 식으로 전원전압 강압장치는 외부전원전압(VCC)의 레벨에 따라 충분한 전류공급에 필요한 트랜지스터들의 수를 자동으로 선택한다. 구체적으로 외부전원전압(VCC)이 이 장치에 공급되면, 복수의 트랜지스터들이 활성화 된다. 그러므로, 외부전원전압의 레벨과 무관하게 이 전원전압 강압장치는 충분한 전류공급능력을 생성하므로 안정된 동작속도와 안정된 강압전압을 성취 할 수 있다. 또한 복수의 외부전원전압에 적용할 수 있는 이 장치는 또한 복수의 장치에 비해 제조비가 절감될 수 있다.

또한 pMOS트랜지스터(3)의 채널구성이 pMOS트랜지스터(4)의 채널구성과 소정관계(예, pMOS트랜지스터(4)의 채널폭(W4)이 pMOS트랜지스터(3)의 채널폭(W3)의 7.8배임)에 의해 조합되면 3.3V용 장치가 5V용 장치와 동일한 전류공급능력을 가질수도 있다.

상기 제1실시예의 설명에서 활성화 신호발생회로는 활성화 신호를 생성하기 위해 설치된다. 그러나 그러한 활성화 신호발생회로없이 nMOS트랜지스터들(59, 56, 54, 65) 및 pMOS트랜지스터들(52,53)을 제어하기 위해 외부로부터 제어신호를 공급하는 것도 가능하다. 외부로부터 제어신호를 공급하는 경우에 외부전원전압이 VCC의 높은값까지 증가할때와 VCC가 높은값이 된 후, 저레벨이 될 때 제어신호가 고레벨인 것이 좋다.

그러한 제어신호의 상태에 의해 전압판정회로(47)의 전력소모를 줄일 수 있다.

그다음 제22및 23도를 참조하여, 본 발명에 의한 자동선택용 전원전압 강압장치의 제2실시예에 대해 설명한다. 제22도는 본 발명에 의한 자동선택용 전원전압 강압장치의 제2실시예의 개략도를 나타낸다. 제23도는 제22도에 보인 장치내의 전압강압회로 제어회로의 개략도를 나타낸다.

제22도에 보인 바와 같이 전원전압 강압장치는 전압강압회로(80)와 전압강압회로 제어회로(81)를 포함한다. 전압제어회로(5)와 고양형 pMOS트랜지스터들(3,4)를 포함하는 전압강압회로(80)는 제 15A도에 보인 회로와 동일 하다.

전압강압회로 제어회로(81)는 전원선(6)에 공급되는 외부전원전압(VCC)의 레벨을 판정하여 VCC가 5V이면 NAND회로(82)를 제어하여 pMOS트랜지스터(4)를 비활성화하도록 소정전압을 생성하며, VCC가 3.3V이면 NAND(82)를 제어하여 pMOS트랜지스터(4)를 활성화하도록 인버터로서 동작시킨다.

제23도에 보인바와 같이 전압강압회로 제어회로(81)는 제18도에 보인 회로들과 마찬가지로 외부전원전압(VCC)의 레벨을 판정하는 전압판정회로(47)와 전압판정회로(47)내의 판정결과를 래치하는 래치회로(48)를 포함한다. 그러나 이 회로(81)에서 인버터(67)의 입력단자는 NAND회로(82)의 입력단자에 접속 된다.

그다음 제24 및 25도를 참조하여 제22 및 23도에 보인 전원진압 강압장치의 동작에 대해 설명한다. 제24 및 25도는 5V와 3.3V용 전압강압회로 제어회로(81)의 동작을 설명하기 위한 개략도이다.

제24도에 나타낸 바와 같이 5V로 증가하는 외부전원전압(VCC)이 전원선(6)에 공급되면 초기에 VCC가 4V이하이므로 활성화신호 발생회로에서 생기는 고레벨의 활성화신호가 전압강압회로 제어회로(81)에 입력 될 수 있다. 또한 nMOS트랜지스터(59,56)은 ON되어 도통하며 , pMOUS트랜지스터(52,53)은 OFF되므로 차동증폭기(49)와 저항들(57,58)로 구성 되는 전압구동회로가 활성화 될 수 있어 nMOS트랜지스터들(64,65)은 ON된다.

그다음 외부전원전압(VCC)을 분할하여 결정되는 nMOS트랜지스터(54)의 게이트레벨이 기준전압(Vref2) (예. VCC=4V)을 초과하면 nMOS트랜지스터(54)는 ON되고, nMOS트랜지스터(55)는 OFF된다.

결과적으로, nMOS트랜지스터(55)의 드레인전압이 고레벨이 되며, 인버터(60)의 출력은 저레벨이 되고, 인버터(61)의 출력은 고레벨이 되고, 인버터(69)의 출력은 저레벨이 된다. 그러므로 nMOS트랜지스터(62)는 ON되고, nMOS트랜지스터(63)는 OFF되고, 인버터(67)의 입력은 저레벨이 되고 인버터(67)의 출력은 고레벨이 된다.

또한 전원선(6)의 레벨이 제19도에 보인 회로에서 임계치(4V)를 초과하면 활성화신호(ST)는 저레벨이 된다. 결과적으로 nMOS트랜지스터들(59,56)은 OFF되고, pMOS트랜지스터들(52,53)은 ON되므로, 차동증폭기(49)와 저항들(64,65)로 구성되는 전압분할회로는 비활성화 된다. 또한 nMOS트랜지스터들(64, 65)는 OFF 되므로 인버터(67)의 입력단자에서 저레벨, 그의 출력에서 고레벨이 유지된다.

그러므로 전압강압회로(81)에서 NAND회로(82)의 출력이 고레벨이 되고 pMOS트랜지스터(4)가 OFF 되므로 pMOS트랜지스터(3)만 레귤레이터 트랜지스터로서 활성화 된다.

한편, 제25도에 보인바와 같이 3.3V의 외부전원진압(VCC)이 진원선(6)에 공급되면 외부전원전압(VCC)을 분할하여 결정되는 nMOS트랜지스터(54)의 게이트레벨이 기준전압(Vref2=3,6∼ 4V)을 초과하므로 nMOS트랜지스터(54)가 OFF되고, nMOS트랜지스터(55)는 ON 된다.

결과적으로, nMOS트랜지스터(55)의 드레인전압은 저레벨이 되고, 인버터(60)의 출력은 고레벨이 되고, 인버터(61)의 출력은 저레벨이 되고, 인버터(69)의 출력은 고레벨이 된다.

그러므로 nMOS트랜지스터(62)는 OFF되고, nMOS트랜지스터(63)는 ON되고, 인버터(67)의 입력은 고레벨이 되고 인버터(67)의 출력은 저레벨이 된다.

그러므로 전압강압회로(81)에서 NAND회로(82)는 인버터(15)의 출력에 대해 인버터로서 동작하므로 pMOS트랜지스터(3,4)은 레귤레이터 트랜지스터들로서 활성화된다.

이러한 식으로, 전원전압 강압장치는 외부전원전압(VCC)의 레벨에 따라 충분한 전류공급에 필요한 트랜지스터들의 수를 자동으로 선택한다. 구체적으로 낮은 외부전원전압(VCC)이 이 장치에 공급되면, 복수의 트랜지스터들이 활성화된다. 그러므로 외부전원전압의 레벨에 무관하게 이 전원전압 강압장치는 안정된 동작속도와 안정된 강압전압을 얻을 수 있도록 충분한 전류공급능력을 발생할 수도 있다. 또한 이 복수의 외부전원 전압에 적용할 수 있는 장치는 복수의 장치에 비해 제조비를 줄일 수 있다.

또한 pMOS트랜지스터(3)의 채널구성을 pMOS트랜지스터(4)의 채널구성과 소정의 관계(예, pMOS트랜지스터(4)의 채널폭(W4)이 pMOS트랜지스터(3)의 채널폭(W3)의 7,8배임)로 조합할 경우, 3.3V용 장치는 5V용 장치와 동일한 전류공급능력을 가질 수 있다.

그다음 제26도를 참조하여 본 발명에 의한 자동 선택용 전원전압 강압장치의 제3실시예에 대해 설명한다.

제26도에 보인바와 같이 전원전압 강압장치는 제22도에 보인 바와 같은 전압강압회로(80)와 전압강압회로 제어회로(83)를 포함한다. 전압강압회로(80)는 전압제어회로(5)와 고양형 pMOS트랜지스터들 (3,4)을 포함한다.

전압강압회로 제어회로(83)는 전원선(5)에 공급되는 외부전원전압(VCC)의 레벨을 판정하여, 5V일 경우 NAND회로(82)를 제어하여 pMOS트랜지스터(4)를 비활성화하도록 소정의 전압을 생성하며, 3.3V일 경우 NAND회로(82)를 인버터로서 동작시키도록 제어하여 pMOS트랜지스터(4)를 활성화한다.

전압강압회로 제어회로(83)는 게이트로 기준전압(Vref3)을 공급받는 고양형 pMOS트랜지스터(04), 저항(85) 및 인버터(86)를 포함한다. pMOS트랜지스터(84)는 인버터(86)의 입력노드(87)를 전원선(6)에 접속하고, 저항(85)은 인버터(86)의 입력노드(87)를 접지에 접속한다. 인버터(86)의 출력은 NAND회로(82)의 입력에 공급된다.

pMOS트랜지스터(4)의 활성화/비활성화가 3.6∼ 4.5V의 VCC범위내에서 변경 될 수 있도록 3∼ 3.3V와 5V의 VCC에 ± 10%의 마아진을 고려하기 때문에, 기준전압(V_ref3)을 3.66-｜VTHP｜보다 더 크고, 또한 4.5- ｜VTHP｜ 보다 작게 설정된다.

그다음 제27 및 28도를 참조하여 제26도에 보인 전원전압 강압장치의 동작에 대해 설명한다. 제27 및 28도는 5V와 3.3V VCC용 전압강압회로 제어회로(81)의 동작을 설명하기 위한 개략도이다.

제27도에 나타낸 바와 같이 5V의 외부전원(VCC)이 전원선(6)에 공급되면 pMOS트랜지스터(84)는 ON되고, 노드(87)는 고레벨이 되고, 인버터(86)의 출력은 저레벨이 되므로, NAND회로(82)의 출력이 고레벨이 된다. 그러므로 pMOS트랜지스터(4)는 비활성화되고, pMOS트랜지스터(3)만이 레귤레이터 트랜지스터로서 동작한다.

한편 제28도에 보인 바와 같이 3.3V의 외부전원전압(VCC)이 전원선(6)에 공급되면 pMOS트랜지스터(84)는 OFF되고, 노드(87)는 저레벨이 되고, 인버터(86)의 출력은 고레벨이 되므로 NAND회로(82)의 출력은 인버터(15)의 출력에 대해 인버터로서 동작한다. 그러므로 pMOS트랜지스터(3,4)는 레귤레이터 트랜지스터들로서 동작한다.

이러한 식으로, 전원전압 강압창치는 외부전원전압(VCC)의 레벨에 따라 충분한 전류공급에 필요한 트랜지스터들의 수를 자동으로 선택한다. 구체적으로 낮은 외부전원전압(VCC)이 이 장치에 공급되면 복수의 트랜지스터들이 활성화된다.

그러므로 외부전원전압의 레벨에 무관하게 이 전원전압 강압장치는 안정된 동작속도와 안정된 강압전압을 얻을수 있도록 충분한 전류공급 능력을 생성할수도 있다. 또한 복수의 외부전원전압에 적용할수 있는 이 장치 역시 복수의 장치에 비해 제조비를 줄일 수 있다.

또한 pMOS트랜지스터(3)의 채널구성이 pMOS트랜지스터(4)의 채널구성과 소정의 관계(예, pMOS트랜지스터(4)의 채널폭(W4)의 pMOS트랜지스터(3)의 채널폭(W3)의 7.8배임)로 조합될 경우 3.3V용장치는 5V용장치와 동일한 전류공급능력을 가질수도 있다.

그밖에도, 제3실시예에서의 전압강압회로 제어회로(83)의 구성이 제2실시예에서의 전압강압회로제어회로(81)에 비해 아주 간단하므로, 제3실시예의 전원전압 강압장치는 크기가 작고 제조가가 작은 장점이 있다.

마지막으로, 본 발명에 의한 전원전압 강압장치를 포함하는 반도체 집적회로에 대해 설명한다. 제3∼28도를 참조하여 설명한 장치들은 반도체 집적회로들에 적용될 수 있다.

제29도는 본 발명에의한 전원전압 강압장치를 포함하는 DRAM의 일실시예의 개통도이다. DRAM(91)은 전원전압 강압장치(92)를 포함한다. 전원전압 강압장치(92)는 상술한 선택제조법의 어떠한 실시예들에 의해 제조된 전원전압 강압장치들중 하나일 수도 있으며, 또한 상술한 어떠한 실시예들의 어떠한 전원전압 강압장치일 수도 있다. 제29도에 보인 DRAM(91)에서 단일의 전원전압 강압장치(92)가 도시됐지만 사실상 2 전원전압 강압장치가 사용된다. 즉, 하나는 DRAM이 활성보드일때 사용되고, 다른 하나는 준비모드에 있을때 사용된다.

제29도에 보인 바와 같이 DRAM(91)은 메모리셀들로 배치된 메모리셀어레이(93), 어드레스버퍼(94)내에 기억된 로우어드레스신호를 프리디코딩하는 프리디코더(95) 및 상기 프리디코더(95)로부터 생성된 프리디코드신호를 디코드하여 워드선을 선택하는 로우어드레스디코더(96)를 포함한다.

또한 DRAM(91)은 어드레스버퍼(94)내에 기억된 컬럼어드레스신호를 디코드하여 컬럼을 선택하기위한 컬럼선택신호를 생성하는 컬럼어드레스디코더(97)를 포함한다.

DRAM(91)에서 블록(98)을 컬럼어드레스디코더(97)로부터 생성된 컬럼선택신호에 의해 컬럼을 선택하는 I/O 게이트 및 메모리셀어레이(93)으로부터 판독된 데이타를 증폭하는 센스앰프(S/A)를 포함한다.

데이타 입/출력버퍼(99)는 출력데이타와 입력데이타를 래치하며, 독출/기입판정회로(100)는 외부로부터 공급된 가입제어신호(WE)에 의해 데이터 입/출력버퍼(99)를 제어한다.

클록발생기(101)는 로우어드레스 스트로브신호()를 수신하여 어드레스 버퍼(94) 및 로우어드레스 디코더(96)등을 제어하기 위한 클록신호를 생성한다.

클록발생기(102)는 컬럼어드레스 스트로브신호()를 수신하여 어드레스버퍼(94) 및 컬럼어드레스디코더 (97)등을 제어하기 위한 클록신호를 생성한다.

모드판정회로(103)는 클록신호와 컬럼어드레스 스트로브신호()에 의해 리프레쉬모드를 판정하고 리프레쉬 카운터(104)는 리프레쉬모드에 필요한 어드레스를 생성한다.

클록발생기(101)는 차동증폭기 활성화신호(EN)가 전원전압 강압장치에 공급되도록 구성된다.

구체적으로 제18 및 23도에 보인 전원전압 강압장치들중 어느 하나를 장치(92)로서 사용할 경우, 클록발생기(101)는 장치(92)에 작동신호(ST)를 공급하도록 제19도에 보인 활성화 신호발생회로를 포함한다.

상술한 바와 같이 본 발명은 다음과 같은 특징들을 갖는다.

전원전압 강압장치의 제조방법에 의하면 복수의 트랜지스터들을 형성하고, 또한 전압제어회로를 형성하는 단계들은 상이한 외부전원전압을 갖는 각종 전압강압장치에 공통이다. 트랜지스터 제어회로를 형성하는 단계에서만 트랜지스터들의 활성화/비활성화를 제어하여 각 외부전원전압용 전압강압장치를 형성한다.

그러므로 그러한 트랜지스터제어회로내의 활성화/비활성화에 의해 특정 외부전원전압용 전압강압장치를 선택적으로 제조하는 것이 가능하다. 또한 전압강압장치가 낮은 외부전원전압을 위해 복수의 트랜지스터들로 구성되기 때문에 이 전압강압장치는 안정된 동작속도와 안정된 강압전압을 얻을 수 있도록 충분한 전류공급능력을 가질 수도 있다.

복수의 트랜지스터들이 제1 및 제2 트랜지스터들을 포함하면, 제1 트랜지스터의 채널구성이 제2 트랜지스터의 채널구성과 소정관계로 조합될 경우, 제1 전압레벨 보다 낮은 제2전압레벨의 외부전원전압을 갖는 제1 및 제2트랜지스터들의 조합에 의해 제1전압레벨의 외부전원전압을 갖는 제1트랜지스터와 동일한 전류공급능력을 가질 수도 있다.

전원전압 강압장치에 의하면 트랜지스터 제어회로에서 외부전원전압을 강압하는 트랜지스터들의 활성화/비활성화를 사용자가 제어하고, 또한 전압강압회로 제어회로에서 활성화/비활성 화를 외부전원전압의 전압레벨에 따라 자동으로 제어한다. 그러한 제어동작에서 대량의 트랜지스터들이 활성화되어 낮은 외부전원전압을 위한 큰 전류공급능력을 생성한다. 한편 높은 외부전원전압을 위해서는 소량의 트랜지스터가 활성화된다. 왜냐하면 충분한 전류공급능력을 생성할수 있기 때문이다.

그러므로 전원전압 강압장치는 상이한 외부전원전압을 갖는 다양한 시스템들에 적용할 수 있으며 , 또한 어떠한 외부전원전압용의 충분한 전류공급능력을 생성할 수 있다. 따라서 이러한 전류공급능력에 의해 전원전압 강압장치가 안정된 동작속도와 안정된 강압전압을 얻을수 있다.

그러한 전원전압 강압장치를 포함하는 반도체 집적회로는 상이한 전원전압을 갖는 반도체 집적시스템에 적용할 수 있다.

또한 본 발명은 상술한 실시예들에 국한되지 않고, 본 발명의 범위에서 벗어나지 않는 범위내에서 여러 수정 변경이 가능하다.

Claims

외부전원전압에 따라 배치되는 전원전압 강압장치를 포함하는 전자장치를 제조하는 방법에 있어서, (a) 외부전원전압을 공급받는 제1전류전극들(s), 제어신호를 수신하는 제어전극들(G) 및 출력단자에 함께 접속되며, 또한 상기 출력단자에서 상기 제어신호에 따라 상기 외부전원 전압으로부터 생성되는 강압전압을 생성하는 제2전류전극들(D)을 갖는 복수의 트랜지스터들(3,4)을 형성하는 단계와, (b) 상기 강압전압과 상기 기준전압의 비교에 따라 상기 제어신호를 발생하여 상기 강압전압을 기준 전압레벨에 유지시키도록 상기 트랜지스터들(3,4)중 적어도 하나를 제어하는 전압제어회로(5)를 형성하는 단계와, (c) 전원선(6)에 공급될 상기 외부전원전압의 레벨에 따라 상기 복수의 트랜지스터들중 적어도 하나를 활성화하도록 트랜지스터 제어회로를 형성하는 단계를 포함하는 것이 특징인 전원전압 강압장치를 내장하는 전자장치의 제조방법.
제1항에 있어서, 상기 단계(c)는 단계(a)에서 제1트랜지스터(3)와 제2트랜지스터(4)를 형성시 상기 제1전압레벨의 외부전원전압이 전원선(6)에 공급될 경우에 상기 제1트랜지스터(3)를 활성화하고, 상기 제2트랜지스터(4)를 비활성화하고, 상기 제1전압레벨 보다 낮은 제2전압레벨의 외부전원전압이 전원선에 공급될 경우에 상기 제1 및 제2트랜지스터들(3,4)을 모 두 활성화하도록 상기 트랜지스터 제어회로를 형성하는 것이 특징인 전원전압 강압장치를 내장하는 전자장치의 제조방법 .
제2항에 있어서, 상기 단계 (c)는 (c-1) 제1전압레벨의 상기 외부전원전압이 전원선(6)에 공급될 경우에 상기 전원선(6)에 제1트랜지스터(3)의 상기 제1전류전극(S)을 배선(6a)로 접속하거나 또는 제2전압레벨의 상기 외부전원전압이 전원선(6)에 공급될 경우에 상기 전원선 (6)에 제1 및 제2트랜지스터(3,4)의 상기 제1전류전극(5)을 배선(6a,6b)로 접속하는 단계를 포함하는 것이 특징인 전원전압 강압장치를 내장하는 전자장치의 제조방법
제3항에 있어서, 상기 제조방법은 반도체 집적회로의 제조방법의 하나이며, 상기 단계(c-1)는 전원선을 선택적으로 형성하기 위한 상이한 마스크패턴들중 하나를 사용하여 상기 전원선을 형성하는 것이 특징인 전원전압 강압장치를 내장하는 전자장치의 제조방법.
제2항에 있어서, 상기 단계(c)는 (c-2-1)상기 전원선(6)에 상기 제1트랜지스터(3)의 제1전류전극을 직접 접속하는 단계와, (c-2-2)상기 전원선(6)에 상기 제2트랜지스터(4)의 제1전류전극을 접속하는 휴즈(36)를 형성하는 단계와, (c-2-3)상기제1전압레벨의 외부전원전압이 전원선(6)에 공급될 경우에 상기 휴즈(36)를 접속하는 단계를 포함하는 것이 특징인 전원전압 강압장치를 내장하는 전자장치의 제조방법.
제2항에 있어서, 상기 단계 (c)는 (c-3-1)상기 전원선(6)에 상기 제1트랜지스터(3)의 제 1전류전극을 직접 접속하는 단계와, (c-3-2) 상기 전원선(6)에 접속된 제1전류전극, 제어전극 및 제2트랜지스터(4)의 상기 제1전류전극에 접속된 제2전류전극을 갖는 제3트랜지스터(37)를 형성하는 단계와, (c-3-3)상기 전원선(6)에 제3트랜지스터(37)의 상기 제어전극을 접속하는 제1휴즈(38)를 형성하는 단계와, (c-3-4)접지에 상기 제3트랜지스터(37)의 상기 제어전극을 접속하는 제2휴즈(39)를 형성하는 단계와, (c-3-5) 제1전압레벨의 상기 외부전원전압이 상기 전원선에 공급될 경우 상기 제2휴즈(39)를 비접속하거나 또는 제2전압레벨의 상기 외부전원전압이 상기 전원선에 공급될 경우 상기 제1휴즈(38)를 비접속하는 단계를 포함하는 것이 특징인 전원 전압 강압장치를 내장하는 전자 장치의 제조방법.
제2항에 있어서, 상기 단계 (c)는 (c-4-1) 상기 전원선에 제1 및 제2트랜지스터들(3,4)의 제1전극들을 접속하는 단계와, (c-4-2) 제1전압레벨의 상기 외부전원전압이 상기 전원선(6)에 공급될 경우에 제2트랜지스터를 비도통상태로 만들기 위해 상기 제2트랜지스터(4)의 제어전극에 상기 제어신호대신 소정전압을 공급하고, 또한 제1전압레벨의 상기 외부전원전압이 상기 전원선(6)에 공급될 경우에 상기 제1 및 제2트랜지스터들(3, 4)의 제어전극들에 상기 제어신호를 공급하는 단계를 포함하는 것이 특징인 전원전압 강압장치를 내장하는 전자장치의 제조방법.
제2항에 있어서, 상기 단계(a)는 제1전압레벨의 외부전원전압이 상기 전원선에 접속될 경우에 상기 출력 단자를 통해 흐르는 전류공급능력이 제2전압레벨의 외부전원전압이 상기 전원선에 접속될 경우에 상기 출력단자를 통해 흐르는 전류공급능력과 동일하도록 상기 제1트랜지스터(3)의 채널폭과 채널길이를 상기 제2트랜지스터(4)의 채널폭과 채널길이와 상관하여 상기 제1 및 제2트랜지스터(3,4)를 형성하는 것이 특징인 전원전압 강압장치를 내장하는 전자장치의 제조방법.
전압강압회로(45, 80)를 포함하는 전원전압 강압장치에 있어서, 외부전원전압을 공급받는 제1전류전극(5), 제어신호를 수신하는 제어전극(G) 및 출력단자에 함께 접속되며, 또한 상기 출력단자에서 상기 제어신호에 따라 상기 외부전원전압으로부터 발생되는 강압전압을 생성하는 제2전류전극을 갖는 복수의 트랜지스터들(3,4)과, 상기 강압전압과 기준전압을 비교하여 제어신호를 생성하여 상기 기준전압의 레벨에 상기 강압전압을 유지하도록 상기 복수의 트랜지스터들(3,4)중 적어도 하나를 제어하는 전압제어회로(5)를 포함하는 것이 특징인 전원전압 강압장치.
제9항에 있어서, 전원선(6)에 공급되는 상기 외부전원전압의 레벨에 따라 사용자에 의해 상기 복수의 트랜지스터들(3,4)중 하나를 활성화하도록 트랜지스터 제어회로가 더 구비된 것이 특징인 전원전압 강압장치.
제10항에 있어서, 상기 복수의 트랜지스터들은 제1트랜지스터(3)와 제2트랜지스터(4)를 포함하고, 상기 트랜지스터 제어회로는 상기 제1트랜지스터(3)만을 활성화하거나 또는 상기 제1트랜지스터(3)와 제2트랜지스터(4)를 둘다 활성화하도록 사용자에 의해 제어되는 것이 특징인 전원전압 강압장치.
제11항에 있어서, 상기 제1트랜지스터(3)의 제1전류전극은 상기 전원선(5)에 직접 접속되며, 상기 트랜지스터 제어회로는 상기 전원선(6)에 제2트랜지스터(4)의 제1전류전극을 접속하며 사용자에 의해 비접속될 수 있는 휴즈(36)를 포함하는 것이 특징인 전원전압 강압장치.
제11항에 있어서, 상기 제1트랜지스터(3)의 제1전류전극은 상기 전원선(6)에 직접 접속되며, 상기 트랜지스터 제어회로는 상기 전원선(6)에 접속된 제1전류전극, 제어전극 및 제2트랜지스터(4)의 상기 제1전류전극에 접속된 제2전류전극을 갖는 제3트랜지스터(37)와, 상기 전원선(6)에 상기 제3트랜지스터(37)의 제어전극을 접속하는 사용자에 의해 비접속될 수 있는 제1휴즈(38)와, 상기 제3트랜지스터(37)의 제어전극을 접지에 접속하는 사용자에 의해 비접속될 수 있는 제2휴즈(39)를 포함하는 것이 특징인 전원전압 강압장치.
제11항에 있어서, 상기 제1 및 제2트랜지스터들(3,4)의 상기 제1전류전극들은 상기 전원선(6)에 직접 접속되며, 상기 트랜지스터 제어회로는 상기 전압제어회로(5)로부터의 상기 제어신호 또는 제2트랜지스터의 제어전극에 공급하도록 상기 제2트랜지스터를 비활성화하기 위한 소정전압을 사용자의 지시에 의해 선택하는 선택회로(40∼44)를 포함하는 것이 특징인 전원전압 강압장치.
제11항에 있어서, 상기 제1트랜지스터(3)의 제1전류전극은 상기 전원선(6)에 직접 접속되며, 상기 트랜지스터 제어회로는 상기 전원선(6)에 접속된 제1전류전극, 제3트랜지스터를 오프시켜 비도통시키도록 사용자가 소정전압을 공급할 수 있는 제어전극 및 제2트랜지스터(4)의 상기 제1전류전극에 접속된 제2전류전극을 갖는 제3트랜지스터(37)를 포함하는 것이 특징인 전원전압 강압장치.
제9항에 있어서, 전원선(6)에 공급되는 외부전원전압의 전압레벨을 판정하여 상기 외부전원전압의 전압레벨에 따라 연관된 수의 트랜지스터들을 활성화하도록 상기 전압강압회로(45,80)를 제어하는 전압강압회로 제어회로(46,81)를 더 구비한 것이 특징인 전원전압 강압장치.
제16항에 있어서, 상기 복수의 트랜지스터들은 상기 전원선(6)에 직접 접속된 제1전류전극들을 갖는 제1 및 제2트랜지스터(3,4)를 포함하며, 상기 전압강압회로 제어회로(81)는 제2트랜지스터의 제어전극에 공급하도록 상기 제2트랜지스터(4)를 비활성화 하기 위한 소정전압 또는 상기 전압제어회로(5)로부터 상기 제어신호를 선택하는 선택회로(82)를 포함하며, 상기 전압강압회로 제어회로(81)는 상기 소정전압을 선택하는 상기 선택회로(82)에 의해 상기 제1트랜지스터(3)를 활성화하고, 상기 제2트랜지스터(4)를 비활성화하도록 상기 제1전압레벨의 외부전원전압이 상기 전원선(6)에 접속될 때 와 상기 제어신호를 선택하는 선택회로에 의해 상기 제1 및 제2트랜지스터들(3,4)을 작동시키도록 제1전압레벨 이하의 제2전압레벨의 외부전원전압이 상기 전원선(6)에 접속될 때 전압강압회로를 제어하는 것이 특징인 전원전압 강압장치.
제16항에 있어서, 상기 복수의 트랜지스터들은 상기 전원선(6)에 직접 접속된 제1전류전극과 제1트랜지스터(3)와 제2트랜지스터(4)를 포함하며, 상기 전압강압회로 제어회로(46)는 상기 전원선(6)에 직접 접속된 제1전류전극, 제어전극 및 제2트랜지스터(4)의 상기 제1전류전극에 접속된 제2전류전극을 포함하며, 상기 전압강압회로 제어회로(46)는 상기 제1트랜지스터(3)를 활성화하고, 또한 상기 제3트랜지스터(37)를 오프시켜 비도통시키도록 상기 제2트랜지스터(4)를 비활성화하도록 제1전압레벨의 상기 외부전원전압이 상기 전원선(6)에 접속될 때와 상기 제3트랜지스터(37)를 온시켜 도통시키도록 제1 및 제2트랜지스터들(3,4)을 활성화하도록 제1전압레벨이하의 제2전압레벨의 외부전원전압이 상기 전원선(6)에 접속되는 것이 특징인 전원전압 강압장치.
제16항에 있어서, 상기 제1전압레벨의 외부전원전압이 상기 전원선(6)에 접속될 때 상기 출력단자를 통해 흐르는 전류공급능력이 상기 제2전압레벨의 외부전원전압이 상기 전원선(6)에 접속될 때 상기 출력단자를 통해 흐르는 전류공급능력과 동일하도록 상기 제1트랜지스터(3)의 채널폭과 채널길이를 상기 트랜지스터(4)의 채널폭과 채널길이와 상관하여 상기 제1 및 제2트랜지스터(4)를 구성한 것이 특징인 전원전압 강압장치.
전압강압회로(45, 80)를 포함하는 반도체 집적회로장치에 있어서, 외부전원전압을 공급받는 제1전류전극(5), 제어신호를 수신하는 제어전극(G) 및 출력 단자에 함께 접속되며, 또한 상기 출력단자에서 상기 제어신호에 따라 상기 외부전원전압으로부터 발생되는 강압전압을 생성하는 제2전류전극을 갖는 복수의 트랜지스터들(3,4)과, 상기 강압전압자과 기준전압을 비교하여 제어신호를 생성하여 상기 기준전압의 레벨에 상기 강압전압을 유지 하도록 상기 복수의 트랜지스터들(3,4)중 적어도 하나를 제어하는 전압제어회로(5)와 전원선(6)에 공급될 상기 외부전원전압의 레벨에 따라 사용자에 의해 상기 복수의 트랜지스터들중 적어도 하나를 활성화하기 위한 트랜지스터 제어회로와, 내부전원전압으로서 상기 강압전압이 공급되는 내부회로(93∼103)를 포함하는 것이 특징인 반도체 집적회로장치.
전압강압회로(45, 80)를 포함하는 전원전압 강압장치에 있어서, 외부전원전압을 공급받는 제1전류 전극(5), 제어신호를 수신하는 제어전극(G) 및 출력단자에 함께 접속되며, 또한 상기 출력단자에서 상기 제어신호에 따라 상기 외부전원전압으로부터 발생되는 강압전압을 생성 하는 제2전류전극을 갖는 복수의 트랜지스터들(3,4)과, 상기 강압전압과 기준전압을 비교하여 제어신호를 생성하여 상기 기준전압의 레벨에 상기 강압전압을 유지 하도록 상기 복수의 트랜지스터들(3,4)중 적어도 하나를 제어하는 전압제어회로(5)와 전원선에 공급되는 상기 외부전원전압의 전압레벨을 판정하여 상기 외부전원전압의 전압레벨에 따라 관련수의 트랜지스터들을 활성화하도록 상기 전원 강압회로를 제어하는 전압강압회로 제어회로(46, 81)와 내부전원전압으로서 상기 강압전압이 공급되는 내부회로(93∼ 103)를 포함하는 것 이 특징 인 반도체 집적회로.