KR0147652B1 - 리이드 프레임의 제조방법 - Google Patents

리이드 프레임의 제조방법

Info

Publication number
KR0147652B1
KR0147652B1 KR1019950016154A KR19950016154A KR0147652B1 KR 0147652 B1 KR0147652 B1 KR 0147652B1 KR 1019950016154 A KR1019950016154 A KR 1019950016154A KR 19950016154 A KR19950016154 A KR 19950016154A KR 0147652 B1 KR0147652 B1 KR 0147652B1
Authority
KR
South Korea
Prior art keywords
lead frame
lead
manufacturing
stamping
etching
Prior art date
Application number
KR1019950016154A
Other languages
English (en)
Other versions
KR970003895A (ko
Inventor
서원식
Original Assignee
이대원
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업주식회사 filed Critical 이대원
Priority to KR1019950016154A priority Critical patent/KR0147652B1/ko
Priority to TW085107012A priority patent/TW297151B/zh
Priority to JP8174258A priority patent/JPH098194A/ja
Publication of KR970003895A publication Critical patent/KR970003895A/ko
Application granted granted Critical
Publication of KR0147652B1 publication Critical patent/KR0147652B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명은 리이드 프레임 제조방법에 관한 것이다. 본 발명에 따르면, 스탬핑 방법과 에칭 방법을 이용하여 리이드 프레임을 제조하는 방법에 있어서, 리이드 프레임을 제조하는 방법에 있어서, 리이드 프레임의 한쪽면만을 부식시키는 하프 에칭(half etching) 단계 및, 상기 하프 에칭 단계에서 부식된 부분(34)을 펀치(41)로 절단하는 스탬핑 단계를 구비하는 것을 특징으로 하는 리이드 프레임 제조방법이 제공된다.
본 발명의 리이드 프레임 제조방법에 의해서 보다 미세하고 정밀한 리이드 프레임의 형성이 가능해진다.

Description

리이드 프레임의 제조방법
제1도(a) 및 제2도(b)는 스탬핑(stamping)에 의한 리이드 프레임의 제조방법을 도시하는 상태도
제2도는 리이드 프레임의 개략적인 평면도
제3(a)도는 제2도의 리이드 프레임의 부분적인 확대도
제3(b)도는 제3도의 L-L´선을 따라 절단한 단면도
제4도는 본 발명에 따른 스탬핑에 의한 리이드 프레임 제조방법을 도시하는 상태도
제5도는 제4도의 스탬핑에 의해 형성된 리이드 프레임의 단면도
제6도는 본 발명에 따라 완성된 리이드 프레임의 부분적인 단면도
*도면의 주요 부분에 대한 부호의 설명
11:리이드 프레임 12:다이
13:스트리퍼 31:이너 리이드
32:하프 에칭 부분 33:리이드 팁
41:펀치 P:피치
5:간격
본 발명은 리이드 프레임 제조방법에 관한 것으로서, 보다 상세하게는 에칭(etching) 및 스탬핑(stamping) 방법을 혼용하여 보다 미세한 리이드 프레임을 제조하는 방법에 관한 것이다.
리이드 프레임(lead frame)은 반도체 소자의 기능을 외부 회로에 전달함과 아울러 독립된 하나의 부품으로서 지지해주는 역할을 한다. 리이드 프레임은 통상 반도체 칩이 안착되는 베이스와, 주변에 반도체 칩과 와이어 본딩되는 인너 리이드(inner lead)와, 상기 인너 리이드와 외부 회로 사이를 상호 연결시키는 아우터 리이드(outer lead)로 구성된다. 이러한 리이드 프레임의 제조 과정에는 금형을 이용한 스탬핑(stamping) 방식과 화학적 부식 방법을 이용한 애칭(etching)방식이 있다.
제1도에는 스탬핑 방식을 이용하여 리이드 프레임을 제조하는 방법이 개략적으로 도시되어 있다. 이것은 소재(11)를 다이(12)위에 올려놓고, 스프리퍼(stripper, 13)를 이용하여 소재(11)를 고정시킨후, 펀치(14)를 이용하여 소재(11)를 타발하는 것이다.
이에 반하여, 에칭에 의한 리이드 프레임 제조방법에서는, 소재의 표면에 포토 레지스터를 도포한후, 마스크를 씌워 노광시켜서 소정의 패턴을 형성하고, 소재를 부식액에 의해 식각시킴으로써 리이드 프레임을 형성하게 된다. 이때 통상적으로 부식액은 리이드 프레임 소재의 양면에서 일정한 압력으로 분무된다.
최근의 반도체 칩 개발 추세에 따르면, 제품의 소형화 및 집적화에 따라 리이드 프레임의 가공에도 점점 정밀도가 요구되고 있다. 특히 리이드 프레임의 이너 리이드 사이의 피치가 협소해지는 경향이 있는데, 종래의 스탬핑 방법이나 에칭 방법으로는 협소한 피치의 이너 리이드를 제조할 수 없다는 문제가 있다. 이는 스탬핑이나 에칭의 방법중 어느 하나를 선택적으로 이용하여 리이드 프레임을 제조할 경우, 이너 리이드의 피치를 협소하게 하는데 한계가 있기 때문이다. 제2도는 리이드 프레임을 평면도로서 도시한 것인데, 반도체 칩이 배치되는 중심부분(21)에 접근할수록 이너 리이드 사이의 간격이 협소해지는 것을 알 수 있다. 종래 기술에 따르면, 스탬핑 방법이나 애칭 기술에 의해서 이너 리이드의 폭이 최소 0.1㎜로 달성될 수 있고, 이너 리이드 사이의 간격도 최소 0.1㎜가 달성될 수 있어서, 피치가 최소 0.2㎜로 구현될 수 있다. 이러한 피치 치수는 종래 기술의 한계치로서 더 이상의 피치거리 축소가 불가능하였다.
본 발명의 목적은 보다 정밀한 리이드 프레임의 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 리이드 프레임의 이너 리이드 피치를 가능한한 감소시키는 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따르면, 스탬핑 방법과 애칭 방법을 이용하여 리이드 프레임을 제조하는 방법에 있어서, 리이드 프레임의 한쪽면만을 부식시키는 하프 에칭(half etching) 단계 및, 상기 하프 에칭 단계에서 부식된 부분을 펀치로 절단하는 스탬핑 단계를 구비하는 것을 특징으로 하는 리이드 프레임 제조방법이 제공된다.
본 발명의 다른 특징에 따르면, 상기 하프 에칭 단계는 리이드 팁으로부터 소정 거리에 있는 부분에 대해서 수행된다.
본 발명의 다른 특징에 따르면, 상기의 소정 거리는 0.8㎜이다.
이하 본 발명을 첨부된 도면에 도시된 실시예를 참고로 하여 보다 상세히 설명하기로 한다.
제3(a)도는 리이드 프레임의 부분적인 평면도이다. 제2도에 도시된 바와 같이 리이드 프레임은 반도체 칩이 배치되는 중심부에 접근할수록 이너 리이드 사이의 간격이 협소해지므로, 상대적으로 간격이 넓은 부분에서는 종래의 방법으로 리이드 프래임을 형성한다. 즉, 제2도 및 제3도에 도시된 바와 같이, 리이드 팁(33)으로부터의 거리가 A이내인 지역에서는 스탬핑이나 에칭에 의해서 리이드 프레임을 형성한다. 거리A는 0.8㎜ 인 것이 바람직스럽다.
참조 번호 32로 표시된 부분에 대해서는 하프 에칭(half etching) 및, 미세한 펀치를 이용한 스탬핑에 의해서 이너 리이드를 형성한다. 하프 에칭은 리이드 프레임 소재의 한쪽 면만을 부식하는 것으로서, 이너 리이드(31)의 부분(32)은 제3(b)도에 도시된 바와 같이 상면의 일부(34)만이 부식되며, 따라서 두께가 얇아진다.
제4도는 두께가 얇아진 부분(32)을 스탬핑 방법에 의해 펀치로 절단하는 것을 나타낸다. 부분(32)는 충분히 두께가 감소되어 있으므로, 매우 얇은 두께의 펀치(41)로도 이를 절단해낼 수 있다. 제5도에는 펀치(41)에 의해서 절단된 이후에, 리이드 프레임의 이너 리이드(31)에 대한 단면이 도시되어 있다.
제6도에는 본 발명에 따라서 형성된 리이드 프레림의 이너 리이드의 단면을 도시한다. 본 발명자의 실험에 따르면, 본 발명에 따라 구현될 수 있는 최소 리이드 폭(W)은 0.100㎜, 리이드 사이의 최소 간격(S)은 0.050㎜ 이었으며, 리이드 피치(P)는 최소 0.150㎜였다. 이것은 기존의 리이드 피치에 비해 최대 50%의 감축을 나타내는 것으로서, 종래 기술에 비해 현저하게 미세한 이너 리이드의 제작이 가능하게 되었다.
본 발명은 도면에 도시된 실시예만으로 설명되었으나 본 기술분야에 통상의 지식을 가진 자라면 이로부터 다양한 변형이 가능하다는 점을 이해할 것이다.
따라서 본 발명의 진정한 보호 범위는 청구 범위에 의해 결정되어야만 할 것이다.

Claims (3)

  1. 스탬핑 방법과 에칭 방법을 이용하여 리이드 프레임을 제조하는 방법에 있어서, 리이드 프레임의 한쪽면만을 부식시키는 하프 에칭(half etching)단계 및, 상기 하프 에칭 단계에서 부식된 부분(34)을 펀치(41)로 절단하는 스탬핑 단계를 구비하는 것을 특징으로 하는 리이드 프레임의 제조방법.
  2. 제1항에 있어서, 상기 하프 에칭 단계는 리이드 팁(33)으로부터 소정 거리(A)에 있는 부분에 대해서 수행되는 것을 특징으로 하는 리이드 프레임 제조방법.
  3. 제2항에 있어서, 상기의 소정 거리(A)는 0.8㎜인 것을 특징으로 하는 리이드 프레임 제조방법.
KR1019950016154A 1995-06-17 1995-06-17 리이드 프레임의 제조방법 KR0147652B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950016154A KR0147652B1 (ko) 1995-06-17 1995-06-17 리이드 프레임의 제조방법
TW085107012A TW297151B (ko) 1995-06-17 1996-06-11
JP8174258A JPH098194A (ja) 1995-06-17 1996-06-13 リードフレーム製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016154A KR0147652B1 (ko) 1995-06-17 1995-06-17 리이드 프레임의 제조방법

Publications (2)

Publication Number Publication Date
KR970003895A KR970003895A (ko) 1997-01-29
KR0147652B1 true KR0147652B1 (ko) 1998-08-01

Family

ID=19417402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016154A KR0147652B1 (ko) 1995-06-17 1995-06-17 리이드 프레임의 제조방법

Country Status (3)

Country Link
JP (1) JPH098194A (ko)
KR (1) KR0147652B1 (ko)
TW (1) TW297151B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5453642B2 (ja) * 2009-02-20 2014-03-26 Ｓｈマテリアル株式会社 リードフレームの製造方法
JP6150469B2 (ja) * 2012-07-12 2017-06-21 株式会社三井ハイテック リードフレームの製造方法

Also Published As

Publication number Publication date
KR970003895A (ko) 1997-01-29
JPH098194A (ja) 1997-01-10
TW297151B (ko) 1997-02-01

Similar Documents

Publication Publication Date Title
US5683943A (en) Process for etching a semiconductor lead frame
US4711700A (en) Method for densifying leadframe conductor spacing
EP0701280B1 (en) Lead frame and process of producing it
US5466966A (en) Lead frame with leads projecting alternately from opposite sides of a lead frame block
US6008068A (en) Process for etching a semiconductor lead frame
KR0147652B1 (ko) 리이드 프레임의 제조방법
JPH06179088A (ja) 金属板の加工方法およびリードフレームの製造方法
US5904503A (en) Method of forming flat inner lead tips on lead frame
JPH02105448A (ja) リードフレーム
JPS6248053A (ja) 半導体装置用リ−ドフレ−ムの製造方法
US6635407B1 (en) Two pass process for producing a fine pitch lead frame by etching
JP2784352B2 (ja) リードフレームの製造方法
KR200181765Y1 (ko) 리이드 프레임 제조용 펀치
KR200169007Y1 (ko) 리드프레임 오버에칭 방지장치
JP2972016B2 (ja) リードフレームの製造方法
JPH07202104A (ja) 半導体装置用ｉｃリードフレームとその製造方法
JPS63148667A (ja) リ−ドフレ−ムの製造方法
KR200160429Y1 (ko) 리드프레임 패드 챔퍼용 금형
JPH03212963A (ja) リードフレームの製造方法
JPH05190718A (ja) リードフレームの製造方法
JPH06196604A (ja) リードフレームの製造方法
KR100250138B1 (ko) 리이드 프레임의 제조방법
JPS61150358A (ja) リ−ドフレ−ムおよびその製造方法
KR200154644Y1 (ko) 리드프레임 및 이 리드 프레임을 성형하기 위한 금형
JPS6232623B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120504

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee