KR0140083Y1 - 반도체 배선층의 접촉부 - Google Patents

반도체 배선층의 접촉부 Download PDF

Info

Publication number
KR0140083Y1
KR0140083Y1 KR2019950035797U KR19950035797U KR0140083Y1 KR 0140083 Y1 KR0140083 Y1 KR 0140083Y1 KR 2019950035797 U KR2019950035797 U KR 2019950035797U KR 19950035797 U KR19950035797 U KR 19950035797U KR 0140083 Y1 KR0140083 Y1 KR 0140083Y1
Authority
KR
South Korea
Prior art keywords
contact
semiconductor substrate
wiring layer
semiconductor
wiring
Prior art date
Application number
KR2019950035797U
Other languages
English (en)
Other versions
KR970025795U (ko
Inventor
임근식
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019950035797U priority Critical patent/KR0140083Y1/ko
Publication of KR970025795U publication Critical patent/KR970025795U/ko
Application granted granted Critical
Publication of KR0140083Y1 publication Critical patent/KR0140083Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 고안은 배선층의 접촉창을 통하여 접촉되는 반도체기판과 배선층 사이에 석출물 발생에 의한 접촉 저항 증가를 제어할 수 있도록 한 반도체 배선층의 접촉부에 관한 것으로서, 반도체기판 상에 상기 반도체기판의 소정 부분을 노출시키는 접촉창이 형성된 층간절연막과, 상기 층간절연막과 상기 접촉창 상에 형성되어 상기 반도체기판과 접하게 되는 배선으로 이루어지는 반도체 배선층의 접촉부에 있어서, 상기 접촉창에 의해 정의된 상기 반도체기판의 접촉면에 선택적 식각을 통해 다수의 홈이 형성되어 배선의 석출물이 상기 홈의 저면에 형성되는 것을 특징으로 한다.

Description

반도체 배선층의 접촉부
제1도는 종래의 반도체 배선층 접촉부의 일실시예를 도시한 단면도.
제2도는 본 고안에 의한 반도체 배선층 접촉부의 일실시예를 도시한 단면도 및 평면도.
제3도(a) 내지 (d)는 본 고안에 의한 반도체 배선층의 접촉부 형성 단계를 도시하는 단면 공정도.
* 도면의 주요부분에 대한 부호의 설명
10, 20, 30 : 반도체기판 11, 21, 31 : 층간절연막
12, 22, 32 : 접촉창 13, 23, 33' : 배선
22-1, 32-1 : 홈 33 : 도전물질층
본 고안은 반도체 배선층의 접촉부에 관한 것으로서, 특히 배선층의 접촉창(contact hole)을 통하여 접촉되는 반도체기판과 배선층 사이에 석출물 발생에 의한 접촉 저항 증가를 제어할 수 있도록 한 반도체 배선층의 접촉부에 관한 것이다.
제1도는 종래의 반도체 장치에서 배선층의 접촉부의 일실시예를 도시한 단면도로서, 이하 종래의 반도체 장치의 배선층 접촉부의 구조 및 그 형성 방법을 설명하겠다.
종래의 반도체 장치의 접촉부는 제1도에 도시된 바와 같이, 반도체기판(10)상의 층간절연막(11)에 형성된 접촉창(12)과, 층간절연막(11)과 접촉창(12) 위에 형성되어 반도체기판(10) 상에 접촉창(12)에 의해 정의된 접촉면과 접하게 되는 배선(13)으로 이루어진다.
그리고 종래의 반도체 배선층의 접촉부를 형성하기 위한 반도체 장치의 제조 방법에서는 우선, 반도체기판 상에 층간절연막을 형성하고 층간절연막을 패터닝하여 상기 반도체기판의 소정 부분을 노출시키는 접촉창을 형성시킨 후에, 층간절연막과 접촉창 위에 도전물질층을 형성한다. 그리고, 상기 도전물질층을 패터닝하고 열처리하여 상기 반도체기판과 상기 접촉창을 통해 전기적으로 연결되는 배선을 형성시킨다.
그러나 종래의 반도체 장치에서 배선층의 접촉부에 있어서는, 층간절연막과 접촉창 상에 형성된 도전물질층을 패터닝하고 열처리를 진행시킬 때에 도전물질층 내에 기판을 구성하는 물질 즉, 일 예를 들어 반도체기판으로 실리콘기판을 사용하였다면 배선층을 형성하는 상기 도전 물질 중에 실리콘(Si)이 포함되어 있을 경우에, 실리콘이 접촉창 저면에서 도전 물질과 실리콘기판의 접촉면인 홈의 측면에 석출되고, 석출된 물질층(A)은 절연 물질화 되어 차단막으로 동작되고, 상기의 석출된 물질층(A)으로 인해 배선과 반도체기판 사이에서의 접촉 면적이 감소되어 접촉면에서의 저항이 증가되므로 반도체 집적회로의 동작에 대한 신뢰도가 저하되는 문제가 발생되었다.
본 고안은 이러한 문제를 해결하기 위하여 안출된 것으로 반도체 배선층의 접촉부에 있어서, 석출물로 인한 접촉부에서의 접촉 면적 감소에 따른 접촉 저항의 증가를 개선할 수 있도록 하는 것이 그 목적이다.
상기와 같은 목적을 달성하기 위한 본 고안은 반도체기판 상에 상기 반도체기판의 소정 부분을 노출시키는 접촉창이 형성된 층간절연막과, 상기 층간절연막과 접촉창 상에 형성되어 상기 반도체기판과 접하게 되는 배선으로 이루어져서, 상기 접촉창에 의해 정의된 반도체기판의 접촉면에 선택적 식각에 의한 다수의 홈이 형성된 것을 특징으로 한다.
제2도는 본 고안의 반도체 장치에서 배선층의 접촉부 일 실시예를 도시한 단면도로서, 이하 첨부된 도면을 참고로 본 고안에 의한 반도체 배선층의 접촉부의 구조 및 그 형성 방법을 설명한다.
본 고안에 의한 반도체 배선층의 접촉부는 제2도에 도시된 바와 같이, 반도체기판(20) 상에 상기 반도체기판(20)의 소정 부분을 노출시키는 접촉창(22)이 형성된 층간절연막(21), 상기 접촉창(22)에 의해 정의된 반도체기판(20)의 접촉면에 선택적 식각에 의해 형성된 다수의 홈(22-1)과, 상기 층간절연막(21)과 접촉창(22)상에 형성되어, 다수의 홈(22-1)이 형성된 반도체기판(20)의 접촉면에 접하게 되는 배선(23)으로 이루어지며, 상기 다수의 홈(22-1)은 접촉면을 가로지르면서 형성되어서 반도체기판과 배선 사이의 접촉면이 요철 형태로 형성된다.
상기 제2도의 본 고안에 의한 반도체 배선층의 접촉부를 형성하는 방법을 제3도를 참고로 설명하겠다.
제3도의 (a) 내지 (d)는 본 고안에 의한 반도체 배선층의 접촉부의 형성 단계를 도시한 단면 공정도이다.
본 고안에 의한 반도체 배선층의 접촉부를 형성하기 위해서는 우선, 제3도의 (a)에 도시된 바와 같이, 반도체기판(30) 상에 층간절연막(31)을 형성하고, 상기 층간절연막(31)을 패터닝하여 상기 반도체기판(30)의 소정 부분을 노출시키는 접촉창(32)을 형성시킨다.
이어서 제3도의 (b)와 같이, 상기 접촉창(32)에 의해 정의된 반도체기판(30)의 접촉 부위를 선택적 식각하여 낮은 깊이를 가진 다수의 홈(32-1)을 접촉면을 가로지르도록 형성하여 접촉면이 요철 형태로 되도록 한다.
그리고 제3도의 (c)와 같이, 상기 층간절연막(31)과 접촉창(32) 상에 도전물질층(33)을 형성시킨다.
이어서 제3도의 (d)와 같이 상기 도전물질층(33)을 패터닝한 후에, 열처리하여 배선(33')을 형성시키는데 패터닝한 도전물질층을 열처리할 때에 도전 물질에 포함되는 기판의 구성 물질과 같은 물질 즉, 상기 반도체기판이 실리콘기판이라면 실리콘(Si)이 도전 물질과 반도체기판의 접촉면에 형성시킨 홈의 저면인 요부분의 측면에 석출되어 석출 물질층(제2도와, 제3도의 (d)도의 A부위)을 형성한다.
본 고안에 의한 반도체 배선층의 접촉부에서는 반도체기판과 배선층의 접촉면에 있어서, 도전물질층에 포함되어 있다가 패터닝 후 열처리 시에 접촉부에서 홈의 저면에 석출 물질층이 생성되더라도 홈의 상부 면이 존재하기 때문에 석출 물질층으로 인한 접촉부에서의 접촉 면적 감소에 따른 접촉 저항의 증가를 개선할 수 있고, 이로 인하여 반도체 집적회로에 있어서는 동작에 대한 신뢰도가 향상된다.

Claims (2)

  1. 반도체기판 상에 상기 반도체기판의 소정 부분을 노출시키는 접촉창이 형성된 층간절연막과, 상기 층간절연막과 접촉창 상에 형성되어 상기 반도체기판과 접하게 되는 배선으로 이루어지는 반도체 배선층의 접촉부에 있어서, 상기 접촉창에 의해 정의된 상기 반도체기판의 접촉면에 선택적 식각을 통해 다수의 홈이 형성되어 배선의 석출 물질층이 상기 홈의 저면 소정 부분에 형성되는 것을 특징으로 하는 반도체 배선층의 접촉부.
  2. 제1항에 있어서, 상기 홈은 상기 접촉면을 가로지르면서 형성되어 상기 접촉면이 요철 형태로 되는 것을 특징으로 하는 반도체 배선층의 접촉부.
KR2019950035797U 1995-11-25 1995-11-25 반도체 배선층의 접촉부 KR0140083Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950035797U KR0140083Y1 (ko) 1995-11-25 1995-11-25 반도체 배선층의 접촉부

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950035797U KR0140083Y1 (ko) 1995-11-25 1995-11-25 반도체 배선층의 접촉부

Publications (2)

Publication Number Publication Date
KR970025795U KR970025795U (ko) 1997-06-20
KR0140083Y1 true KR0140083Y1 (ko) 1999-04-15

Family

ID=19430408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950035797U KR0140083Y1 (ko) 1995-11-25 1995-11-25 반도체 배선층의 접촉부

Country Status (1)

Country Link
KR (1) KR0140083Y1 (ko)

Also Published As

Publication number Publication date
KR970025795U (ko) 1997-06-20

Similar Documents

Publication Publication Date Title
US5279990A (en) Method of making a small geometry contact using sidewall spacers
KR970018091A (ko) 반도체장치 및 그 제조방법
JPS61172351A (ja) 集積回路およびその製法
KR920004226B1 (ko) 반도체장치의 제조방법
US5145571A (en) Gold interconnect with sidewall-spacers
JPH098039A (ja) 埋め込み配線の形成方法及び埋め込み配線
KR0140083Y1 (ko) 반도체 배선층의 접촉부
KR0143037B1 (ko) 반도체 소자의 금속배선 형성방법
US6133141A (en) Methods of forming electrical connections between conductive layers
KR100230731B1 (ko) 반도체 디바이스의 콘택 구조 및 그 제조방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR940009591B1 (ko) 메탈 콘택 형성방법
KR19980056165A (ko) 반도체 소자의 금속 배선 형성방법
KR100741587B1 (ko) 구리 금속배선의 더미 패턴 삽입방법
KR0161424B1 (ko) 고집적 반도체소자의 배선층
KR0172542B1 (ko) 금속배선 형성방법
KR100246807B1 (ko) 반도체 소자의 제조 방법
KR960011250B1 (ko) 반도체 접속장치 제조방법
KR100571284B1 (ko) 반도체 소자의 금속 배선 형성 방법
CA1251285A (en) Semiconductor device having electrode and first level inteconnection embedded in two-layer insulating film
JPH01270248A (ja) 半導体装置の製造方法
JPH06104343A (ja) 半導体装置及び半導体製造方法
KR19980048790A (ko) 반도체 소자의 메탈콘택 및 라인 형성방법
KR0124631B1 (ko) 반도체 장치의 배선방법
KR100190362B1 (ko) 자기정렬 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee