KR0136499B1

KR0136499B1 - 비동기식 전달 모드 셀 버퍼

Info

Publication number: KR0136499B1
Application number: KR1019940017666A
Authority: KR
Inventors: 김영섭; 권율; 박홍식
Original assignee: 양승택; 한국전자통신연구원
Priority date: 1994-07-21
Filing date: 1994-07-21
Publication date: 1999-05-15

Abstract

본 발명은 쓰기클럭(23)에 의해 셀 데이터(21)을 입력하고 읽기클럭(27)에 의해 셀 데이터(25)를 출력하는 선입선출(FIFO) 회로부(100)를 구비하는 비동기식 전달 모드(ATM:asynchronous transfer mode) 셀 버퍼에 있어서; 상기 쓰기클럭(33)을 계수하여 소정주기로 캐리(carry)를 발생시키는 입력 카운터부(210); 상기 읽기클럭(37)을 계수하여 소정주기로 캐리를 발생시키는 출력 카운터부(220); 상기 입력 카운터부(210) 및 출력 카운터부(220)의 캐리를 업 또는 다운 카운터 하는 업/다운(up/down) 카운터부(240); 업/다운(up/down) 카운터 값이 0이 아닌지 감시하여 0이 아닌 경우 선입선출 회로부(100)에 한 셀 이상의 데이터가 차 있음을 알려 주는 다수입력 논리합 수단(260); 선입선출 회로부(100) 크기에 따라 저장할 수 있는 최대 셀 수를 지시하는 디코더부(230); 업/다운 카운터(240) 값과 디코더부(230)의 출력을 비교하여 선입선출 회로부(100)에 더 이상의 셀을 입력할 수 있는지를 비교하는 비교부(250)를 구비하는 셀 카운터부(200)를 포함하여 구성되는 것을 특징으로 하는 비동기식 전달 모드 셀 버퍼에 관한 것으로, 본 발명에 의해 셀 카운터를 PGA(Programmable Gate Array)로 구성하여 ATM 셀 버퍼를 구성하면 별도의 버퍼를 고가의 반도체 칩으로 구성할 필요 없이 상용버퍼를 사용하여 ATM 셀 버퍼를 구성 가능하며, 일반적인 버퍼만을 사용했을 때 생길 수 있는 셀 지연이나 손실을 막는 효과가 있다.

Description

비동기식 전달 모드 셀 버퍼

제1도는 본 발명이 적용된 ATM 가입자 정합부 구성도.

제2도는 ATM 셀 버퍼 구성도.

제3도는 셀 카운터 구성도.

제4도는 최대 셀 디코더의 입출력 표.

제5도는 한 셀이 입력 되었을 때의 신호도.

제6도는 한 셀이 출력 되었을 때의 신호도.

* 도면의 주요부분에 대한 부호의 설명

100 : 선입선출회로부 200 : 셀 카운터부

210 : 입력 카운터 220 : 출력 카운터

230 : 디코더 240 : 업/다운 카운터

250 : 비교기 260 : 논리합 게이트

본 발명은 비동기식 전달 모드(ATM:asychronous transfer mode) 교환기 혹은 ATM 단말 장치를 구성하는 데 필요한 ATM 셀 버퍼에 관한 것이다.

일반적으로, 데이터 버퍼는 상용화된 버퍼인 선입선출(FIFO:First In First Out)소자를 이용하여 구성하게 되는데, 256바이트에서부터 512바이트, 1024바이트, 2048바이트, 4096바이트 또는 8192바이트 등의 크기를 갖는 버퍼들이 상용화되어 있으며, 이 버퍼에서 출력되는 신호는 버퍼가 비어 있음을 알리는 엠피티(Empty)신호(이하, EF라 칭함), 버퍼에 데이터의 반이 차 있다는 것을 알리는 하프(Half)신호(이하, HF라 칭함), 버퍼에 데이터가 꽉 차 있음을 알리는 풀(Full)신호(이하, FF라 칭함)등이 있다. 그런데 ATM 방식에서는 데이터가 53바이트의 셀 단위로 움직이기 때문에 선입선출 회로에 53바이트의 데이터가 들어 있다는 신호가 필요하게 된다.

그러나, 상용화된 버퍼는 일반적으로 EF, HF, FF신호만을 출력하기 때문에, ATM 셀 버퍼로 사용할 때 HF나 FF로써 데이터가 있음을 알리게 되면 버퍼의 크기에 따라 버퍼의 반 혹은 버퍼가 다 찰 때까지 기다리게 되고, 따라서 데이터 지연이 발생하게 된다. 또한, EF 신호가 없음으로써 버퍼에 데이터가 있음을 알고 데이터를 읽어 갈 때, 데이터를 읽어 가는 쪽의 속도가 조금이라도 빨라지면 데이터의 손실이 발생하게 된다.

상기 문제점을 해결하기 위하여 안출된 본 발명에서는 데이터 버퍼를 일반적인 선입선출 회로를 사용하고 선입선출 회로의 쓰기클럭과 읽기클럭을 계수하여, 선입선출 회로에 한 셀 이상의 데이터가 있는지를 감시하는 회로로 구성된 ATM 셀 버퍼를 제공함을 그 목적으로 한다.

상기 목적을 달성하기 위하여 본 발명은 쓰기클럭에 의해 셀 데이터를 입력하고 읽기클럭에 의해 셀 데이터를 출력하는 선입선출 회로부를 구비하는 비동기식 전달 모드(ATM:asynchronous transfer mode) 셀 버퍼에 있어서; 상기 쓰기클럭을 계수하여 소정주기로 캐리를 발생시키는 입력 카운터부; 상기 읽기클럭을 계수하여 소정주기로 캐리를 발생시키는 출력 카운터부; 상기 입력 카운터부 및 출력 카운터부의 캐리를 업 또는 다운 카운터 하는 업/다운(up/down) 카운터부; 업/다운 카운터 값이 0이 아닌지 감시하여 0이 아닌 경우 선입선출 회로부에 한 셀 이상의 데이터가 차 있음을 알려 주는 다수입력 논리합 수단; 선입선출 회로부 크기에 따라 저장할 수 있는 최대 셀 수를 지시하는 디코더부; 업/다운 카운터 값과 디코더부의 출력을 비교하여 선입선출 회로부에 더 이상의 셀을 입력할 수 있는지를 비교하는 비교부를 구비하는 셀 카운터부를 포함하여 구성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 본 발명이 적용된 ATM 가입자 정합부 구성도로써 가입자 선로(1)로부터 데이터를 수신하면 프레임 데이터로부터 ATM 셀을 추출하여 수신부 ATM 셀 버퍼(3)에 써 넣거나, 송신부 ATM 셀 버퍼(4)로부터 셀을 읽어 프레임을 구성하여 가입자 선로(1)로 데이터를 전송하는 기능을 수행하는 ATM 물리계층 처리부(2), 수신부 ATM 셀 버퍼(3)로부터 셀을 읽어 ATM 계층 처리를 수행하고 스위치 망(6)으로 셀을 전달하거나, 스위치 망(6)으로부터 셀을 수신하여 ATM 계층 처리를 수행하고 송신부 ATM 셀 버퍼(4)에 써넣는 기능을 수행하는 ATM 계층 처리부(5)로 구성된다.

수신부 ATM 셀 버퍼(3)은 ATM 물리계층 처리부(2)로부터 셀을 수신하면 버퍼에 셀이 입력되었음을 ATM 계층 처리부(5)로 통보하여 ATM 계층 처리부(3)에서 셀을 읽어가게 한다. 송신부 ATM 셀 버퍼(4)는 ATM 계층 처리부(5)에서 셀을 수신하면 셀이 입력되었음을 ATM 물리계층 처리부(2)로 알려 ATM 물리계층 처리부(2)에서 셀을 읽어가게 한다.

제2도는 본 발명의 일실시예에 따른 ATM 셀 버퍼의 구성도로써, 일반적인 선입선출 회로부(100)와 셀 카운터부(200)로 구성되어 있다. 여기서 선입선출 회로부(100)는 데이터 워드의 길이가 9비트이며 8비트는 셀 데이터를 저장하는데 사용되고 1비트는 셀 동기신호를 저장하는데 사용된다.

선입선출 회로부(100)의 크기는 256 워드부터 8192 워드 까지 사용될 수 있다. 셀 카운터부(200)는 선입선출 회로부(100)에 셀이 입력될 때 입력클럭인 쓰기클럭(Write Clock)(23)을 계수하여 53개의 클럭이 입력되면 53바이트의 셀이 하나 입력된 것으로 보고 셀 카운터를 증가시키고, 선입선출 회로부(100)로부터 셀을 읽어 갈 때는 읽기클럭(Read Clock)(27)을 계수하여 53개의 클럭이 입력되면 셀 카운터를 감소시킨다.

따라서, 셀 카운터가 0이 아닌 상태가 선입선출 회로에 한 개 이상의 셀이 있음을 나타내는 것이 된다. 이때 읽기클럭(23)과 쓰기클럭(27)을 계수하는 계수기를 셀 동기신호와 일치시키기 위해 입력 셀 동기 신호인 셀 동기 입력신호(22)와 출력 셀 동기신호인 셀 동기 출력신호(26)를 입력시켜 동기를 맞춘다.

셀 동기 입력신호(22)는 입력셀의 첫 번째 바이트를 나타내는 신호이고 셀 동기 출력신호(26)는 출력 셀의 첫 번째 바이트를 나타내는 신호이다.

셀 동기 입력신호(22)와 셀 데이터 입력(21)은 쓰기클럭(23)에 의해 버퍼로 입력되고 읽기클럭(27)에 의해 셀 데이터 출력(25)과 셀 동기 출력(26) 신호로 출력된다.

셀 카운터부(200)는 셀이 입력되면 카운터를 증가시키고 셀이 출력되면 카운터를 감소시켜 버퍼에 들어 있는 셀의 수를 계수한다. 버퍼에 하나 이상의 셀이 들어 있으면 EF 신호(28)를 하이로 출력하고 셀이 하나도 없으면 로우로 출력한다. 또한 버퍼 크기 입력(24)에 따라 더 이상 버퍼에 셀을 입력할 수 없을 때는 FF 신호(17)를 하이로 출력하고 그렇지 않을때는 로우로 출력한다.

제3도는 셀 카운터의 내부 구성도로서 쓰기클럭(23)을 계수하여 53 주기로 캐리(carry)를 발생시키는 입력 카운터(210), 읽기클럭(37)을 계수하여 53주기로 캐리를 발생시키는 출력 카운터(220), 상기 입력 카운터(210) 및 출력 카운터(220)의 캐리를 업 또는 다운 카운터 하는 업/다운(up/down) 카운터(240), 업/다운(up/down) 카운터 값이 0이 아닌지 감시하여 0이 아닌 경우 선입선출 회로에 한 셀 이상의 데이터가 차 있음을 알려 주는 8입력 논리합 게이트(260), 선입선출 회로(제2도의 100) 크기에 따라 저장할 수 있는 최대 셀 수를 지시하는 디코더(230), 그리고 업/다운 카운터 값과 디코더의 출력을 비교하여 선입선출 회로에 더 이상의 셀을 입력할 수 있는지를 비교하는 비교기(250)로 구성되어 있다.

디코더(230)의 입력 값은 사용되는 선입선출 회로의 크기에 따라 외부에서 제4도에 의거하여 버퍼 크기 신호(34,34',34)로 지정하여 준다. 초기화 시에는 리셋 신호(30)를 로우로 하여 입·출력 카운터(210,220) 및 업/다운 카운터(240)의 값을 0으로 만든다. 선입선출 회로에 셀이 입력될 때는 입력 카운터(210)의 동기단자(SYNC)에 셀 동기 입력 신호(32)를 입력시켜 입력 카운터의 동기를 셀 동기와 일치시키고 쓰기클럭(33)을 계수하여 53개의 클럭이 입력되면 캐리(carry)를 발생시킨다.

이 캐리 단자는 업/다운 카운터(240)의 업(UP) 단자에 연결되어 업/다운 카운터(240)를 증가 시킨다. 선입선출 회로로부터 셀을 읽어 낼때는, 출력 카운터(220)의 동기단자(SYNC)에 셀 동기 출력 신호(36)를 입력시켜 출력 카운터의 동기를 출력 셀 동기와 일치시키고 읽기클럭(37) 신호를 계수하여 53개가 되면 캐리를 발생시킨다. 이 캐리 단자는 업/다운 카운터(240)의 다운단자(DN) 단자에 연결되어 업/다운 카운터를 감소 시킨다. 그래서 업/다운 카운터의 값이 0이 아니면 EF(38)신호를 하이로 출력하여 한 개 이상의 셀이 있음을 알리고, 외부에서 입력된 버퍼크기 신호(34,34',34)에 따라 더 이상 셀을 받을 수 없을 경우에는 FF(39) 신호를 하이로 출력한다.

제4도는 제3도의 디코더(230)의 입력 버퍼크기 신호(34,34',34)에 따라 디코더(230)에서 출력되는 최대 셀 수를 나타내었다.

제5도는 선입선출 회로에 셀을 입력할 때의 신호도로 버퍼에 셀이 입력되어 있지 않은 초기화 상태에서의 신호를 나타내었다. 셀 동기 입력(52)은 셀 데이터의 첫 번째 워드가 입력될 때 하이이고 나머지는 로우로 입력되며 53개의 쓰기클럭(53)이 입력되면 캐리(50)가 발생되고 이 캐리(50)에 의해 업/다운 카운터의 값이 1이 되어 EF(37)신호가 하이가 된다.

제6도는 선입선출 회로로부터 셀을 읽어 낼 때의 신호도를 나타내었다. 셀 동기 출력(66)은 출력 셀 데이터의 첫 번째 워드가 출력될 때만 하이가 되며 53개의 읽기 신호가 입력되는데 49번째의 읽기클럭(67)이 입력되면 캐리(60)를 발생시키고 이 캐리(60)에 의해 업/다운 카운터의 값이 감소되어 0이되면 EF(68)신호는 로우가 된다. 출력 카운터도 53주기를 갖는 카운터 이지만 카운터 증가신호와 감소 신호가 동시에 발생되는 것을 방지하기 위하여 출력 카운터는 49번째에 캐리를 발생하도록 하였다.

본 발명에 의해 셀 카운터를 PGA(Programmable Gate Array)로 구성하여 ATM 셀 버퍼를 구성하면 별도의 버퍼를 고가의 반도체 칩으로 구성할 필요 없이 상용버퍼를 사용하여 ATM 셀 버퍼를 구성 가능하며, 일반적인 버퍼만을 사용했을 때 생길 수 있는 셀 지연이나 손실을 막는 효과가 있다.

Claims

쓰기클럭(23)에 의해 셀 데이터(21)을 입력하고 읽기클럭(27)에 의해 셀 데이터(25)를 출력하는 선입선출(FIFO) 회로부(100)를 구비하는 비동기식 전달 모드(ATM:asynchronous transfer mode) 셀 버퍼에 있어서; 상기 쓰기클럭(33)을 계수하여 소정주기로 캐리(carry)를 발생시키는 입력 카운터부(210); 상기 읽기클럭(27)을 계수하여 소정주기로 캐리를 발생시키는 출력 카운터부(220); 상기 입력 카운터부(210) 및 출력 카운터부(220)의 캐리를 업 또는 다운 카운터 하는 업/다운(up/down) 카운터부(240); 업/다운 카운터 값이 0이 아닌지 감시하여 0이 아닌 경우 상기 선입선출 회로부(100)에 한 셀 이상의 데이터가 차 있음을 알려주는 다수입력 논리합 수단(260); 상기 선입선출 회로부(100) 크기에 따라 저장할 수 있는 최대 셀 수를 지시하는 디코더부(230); 상기 업/다운 카운터(240) 값과 디코더부(230)의 출력을 비교하여 선입선출 회로부(100)에 더 이상의 셀을 입력할 수 있는지를 비교하는 비교부(250)를 구비하는 셀 카운터부(200)을 포함하여 구성되는 것을 특징으로 하는 비동기식 전달 모드 셀 버퍼.