KR0136398B1 - 칩마운터의 오동작 방지회로 - Google Patents

칩마운터의 오동작 방지회로

Info

Publication number
KR0136398B1
KR0136398B1 KR1019940033965A KR19940033965A KR0136398B1 KR 0136398 B1 KR0136398 B1 KR 0136398B1 KR 1019940033965 A KR1019940033965 A KR 1019940033965A KR 19940033965 A KR19940033965 A KR 19940033965A KR 0136398 B1 KR0136398 B1 KR 0136398B1
Authority
KR
South Korea
Prior art keywords
state
terminal
controller
chip
chip mounter
Prior art date
Application number
KR1019940033965A
Other languages
English (en)
Other versions
KR960028786A (ko
Inventor
임종락
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019940033965A priority Critical patent/KR0136398B1/ko
Publication of KR960028786A publication Critical patent/KR960028786A/ko
Application granted granted Critical
Publication of KR0136398B1 publication Critical patent/KR0136398B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08Monitoring manufacture of assemblages
    • H05K13/089Calibration, teaching or correction of mechanical systems, e.g. of the mounting head
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/046Surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Operations Research (AREA)
  • Electronic Switches (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 칩마운터의 오동작 방지회로에 관한 것으로, 특히 상기 칩마운트시스템(칩마운터)의 오동작을 일으키는 시스템이 홀트(Halt)상태로 되거나 상기 시스템이 무한 루우프상태로 되는것을 설정시간동안 체크하여 상기 칩마운터의 컨트롤러를 리세트시킴으로써, 칩마운트시스템의 오동작을 방지함과 동시에 안전하게 동작하도록한 칩마운터의 오동작 방지회로에 관한 것이다.
본 발명의 기술적인 수단은 시스템의 컨트롤러(100)가 동작하는 상태를 체크하여 이 시스템이 홀트상태 또는 무한루우프상태일때 특정신호를 출력하는 디코더부(200); 상기 디코더(200)로부터의 출력신호을 체크하는 시간을 설정하는 체크시간 설정용 스위치(400); 상기 디코더부(200)로부터의 출력신호를 상기 체크시간 설정용 스위치(400)에 의해 설정된 시간동안 체크하여 상기 시스템이 홀트상태 또는 무한루우프상태에 해당되는 신호가 감지되면 리세트신호를 출력하는 제어부(300)를 구비한 것이다.

Description

칩마운터의 오동작 방지회로
제1도는 본 발명에 따른 칩마운터의 오동작 방지회로도
제2도는 본 발명에 따른 타이밍챠트이며,
(a)는 디코더부(200)의 출력전압(Vout)위 상태도이고,
(b)는 제어부(300)의 출력전압인 리세트신호(VRST)의 상태도이다.
*도면의 주요부분에 대한 부호의 설명
100:칩마운트 컨트롤러200:디코더부
300:제어부400:체크시간 설정용 스위치
Vcc:전원전압Vout:디코더부 출력전압
본 발명은 칩마운터의 오동작 방지회로에 관한 것으로, 특히 상기 칩마운트 시스템(칩마운터)의 오동작을 일으키는 시스템이 홀트(Halt)상태로 되거나 상기 시스템이 무한 루우프상태로 되는것을 설정시간동안 체크하여 상기 칩마운터의 컨트롤러를 리세트시킴으로써, 칩마운트시스템의 오동작을 방지함과 동시에 안전하게 동작하도록한 칩마운터의 오동작 방지회로에 관한 것이다.
일반적으로, 칩마운터(Chip Mounter)은 인쇄회로기판(PCB)상에 부품(칩)을 장착하는 자동화시스템이다.
상기 칩마운터으로 부품을 인쇄회로기판상에 정확하게 장착하기 위해서는 먼저 카메라로 마운트헤드(Mount Head)의 진공흡착노즐에 진공흡착되어 있는 부품의 영상을 촬영하고, 상기 카메라에서 촬영된 영상정보는 영상처리부에서 처리되어 상기 부품의 위치에 대한 데이타가 산출된다.
상기 영상처리부에서 산출된 영상데이타를 가지고 컨트롤서에서 부품에 대한 위치보정을 수행함으로써, 부품을 기판에 정확하게 장착할 수 있게 된다.
상기 칩마운트시스템의 동작을 제어하는 칩마운트 컨트롤러에는 허용레벨 이상의 전압이 공급되어야 하는데, 이 전압을 검출하여 허용레벨이하로 떨어지는 경우에는 상기/칩마운트 컨트롤러를 리세트시킴으로써, 상기 칩마운트시스템의 오동작을 방지한다.
종래에 사용되는 칩마운터의 컨트롤러에서 무한루우프에 빠지거나 CPU에 에러가 발생하는 경우에는 사용자가 이를 감각적으로 판단하여 시스템의 전원을 오프시킨후에 다시 전원을 온시키는 구동방식을 채택하고 있다.
이와같은 종래에는 칩마운터의 오동작을 방지하기 위한 적절한 수단이 없었으므로, 사용자의 판단에 의존해 왔는데, 이는 사용자가 오동작을 감지하는 방법은 일일이 이를 체크해야하는 번거로운 문제점이 있으며, 또는 한가지 동작흐름을 반복적으로 처리하는 무한루우프를 계속적으로 실행하는 경우는 사용자가 판단하기가 아려운 문제점이 있었다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로서, 칩마운트시스템의 오동작을 일으키는 시스템이 홀트(Halt)상태로 되거나 시스템이 무한 루우프상태로 되는것을 설정시간동안 체크하여 상기 칩마운터의 컨트롤러를 리세트시키도록하는 칩마운터의 오동작 방지회로를 제공함에 있다.
본 발명의 다른 목적은 상기 칩마운트시스템의 오동작을 일으키는 시스템이 홀트(Halt)상태로 되거나 시스템이 무한 루우프상태로 되는것을 설정시간동안 체크하여 상기 칩마운터의 컨트롤러를 리세트시키도록하는 칩마운터의 오동작 방지회로를 제공함에 의하여, 상기 칩마운트시스템의 오동작을 방지함과 동시에 안전하게 동작하도록 꾀함에 있다.
본 발명의 또다른 목적은 상기 칩마운트시스템의 오동작을 일으키는 시스템이 홀트(Halt) 상태로 되거나 시스템이 무한 루우프상태로 되는것을 설정시간동안 체크하여 상기 칩마운터의 컨트롤러를 리세트시키도록하는 칩마운터의 오동작 방지회로를 제공함에 의하여, 상기 칩마운터에 대한 신뢰성을 확보하도록함에 있다.
상기와 같은 목적을 달성하기 위한 수단으로써의 본 발명은
시스템의 컨트롤러가 동작하는 상태를 체크하여 이 시스템이 홀트상태 또는 무한루우프상태일때 특정신호를 출력하는 디코더부;
상기 디코더부로부터의 출력신호을 체크하는 시간을 설정하는 체크시간 성정용 스위치;
상기 디코더부로부터의 출력신호를 상기 체크시간 설정용 스위치에 의해 설정된 시간동안 체크하여 상기 시스템이 홀트상태 또는 무한루우프상태에 해당되는 신호가 감지되면 리세트신호를 출력하는 제어부;
를 구비함에 의한다.
이하 본 발명을 첨부한 도면을 참고로하여 설명한다.
제2도는 본 발명에 따른 칩마운터의 오동작 방지회로도이고, 제2도는 본 발명에 따른 타이밍챠트이며, (a)는 디코더부(200)의 출력전압(Vout)의 상태도이고, (b)는 제어부(300)의 출력전압인 리세트신호(VRST)의 상태도로, 시간에 따른 전압레벨의 변화를 나타낸 것이다.
100은 칩마운트 컨트롤러이며, 이는 칩마운터(Chip Mounter)의 전체동작을 제어하여, 상기 칩마운터으로 부품을 인쇄회로기판상에 정확하게 장착하도록 한다.
200은 디코더부이며, 이는 상기 칩마운트 컨트롤러(100)로부터의 입력신호(S0,S1,S2,SRST)로 칩마운트 컨트롤러의 상태를 체크한후 상기 상태중에서 홀트상태 또는 무한루우프상태일때 제어부로 이에 해당하는 전압(Vout)을 출력하여, 상기 제어부가 상기 칩마운트 컨트롤러(100)가 현재 홀트상태 또는 무한루우프상태에 있음을 체크하게 된다.
400는 체크시간 설정용 스위치이며, 이는 제어부의 2번단자를 전원전압단자(+Vcc)에 접속함과 접지단자에 접속함 및 오픈상태로 함에 따라서, 칩마운트 시스템의 오동작을 감시하는 시간을 설정하는 것으로, 상기 전원전압단자(+Vcc)에 접속하면 1.2초동안 감시하고, 상기 접지단자에 접속하면 600미리초동안 감시하고, 오픈상태로 하면 150미리초동안 감시한다.
300은 제어부이며, 이는 상기 체크시간 설정용 스위치(400)에 의해 선택된 체크시간동안에 상기 디코더부(200)의 출력전압을 체크하여 출력단자(6번단자)로 리세트 신호를 출력한다. 상기 리세트신호는 로우액티브신호이다.
본 발명에 이용된 제어부는, 이는 일명 마이크로 모니터칩(MicroMoniter Chip)이라고도 부르며, 칩고유명칭이 DS1232인 8핀짜리와 16핀짜리가 있다.
상기 8핀자리 제어부(100)에 대한 단자배열은 1번단자는 푸쉬버턴 리세트입력단자, 332번단자는 시간지연 리세트단자, 3번단자는 전원전압검출 선택단자, 4번단자는 접지단자, 5번단자는 하이액티브인 리세트출력단자, 6번단자는 로우액티브인 리세트출력단자, 7번단자는 스트로브입력단자, 8번단자는 전원전압단자이다.
본 발명에 따라서, 상기와 같은 제어부의 3번단자를 접지시키고, 2번단자는 전원전압단자(+Vcc)과 접지단자로 체크시간 설정용 스위치(400)를 구성하고, 6번단자를 본 발명에 의한 리세트 출력단자로 하고, 7번단자에는 디코더부(200)의 출력단자에 접속하며, 8번단자에는 전원단자(+Vcc)를 접속하여 구성한다.
여기서 도면중 미설명부호인 +Vcc는 전원전압이고, Vout는 디코더부(200)로부터의 출력전압이고, VRST는 제어부(100)로부터 출력되는 리세트전압이다.
이하 본 발명의 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.
제1도 및 제2도에 있어서, 본발명에 의한 칩마운터의 오동작 방지회로에 의해서 칩마운트 컨트롤러(100)를 리세트시킴으로서, 칩마운터의 오동작을 방지하도록 된다.
상기 칩마운트 컨트롤러(100)가 정상적인 동작상태이면, 상기 제어부(100)의 8번 단자로 전원전압이 +5V로 인가되고, 이때의 동작은 본 발명에 의한 제어부(100)의 출력은 하이레벨이고 이는 로우액티브신호레벨로 리세트되는 칩마운트 컨트롤러(100)는 정상적인 제어동작을 수행하게 된다.
상기 칩마운트 컨트롤러(100)에서 디코더부(200)로 입력되는 신호들의 조합에 대한 기능(Function)을 하기 표1에 기술한다.
여기서, 신호레벨이 하이일때를 1로 표기하고, 로우레벨일때를 0으로 표기하였다.
상기 표1에 보인 바와같이, 홀트상태 또는 무한루우프상태를 제외한 나머지 신호는 상기 칩마운트컨트롤러(100)가 정상동작을 하는 경우이고, 상기 칩마운트 컨트롤러(100)에서 디코더부(200)로 입력되는 신호(S0,S1,S2)의 레벨이 110상태일때 상기 칩마운트 컨트롤러(100)가 홀트(Halt)상태 또는 무한루우프상태임을 상기 디코더부(200)가 해독한다. 또한 상기 침마운트 컨트롤러(100)에서 디코더부(200)로 입력되는 신호(SRST)가 하이레벨일때는 시스템외부로부터 리세트되는 상태임을 해독하게 된다.
상기 디코더부(200)에서 상기 칩마운트 컨트롤러(100)가 홀트상태 또는 무한루우프상태임을 인식하게 되면, 상기 디코더부(200)는 제2도(a)와 같이, 일정시간동안에 하이레벨의 전압을 상기 제어부(300)의 7번단자로 출력한다.
상기와 같이, 상기 디코더부(200)에서 상기 칩마운트 컨트롤러(100)가 홀트상태 또는 무한루우프상태임을 인식하여 일정시간(t)동안에 하이레벨의 전압을 상기 제어부(300)의 7번단자로 출력하면, 상기 제어부는 본 발명에 의한 상기 칩마운트 컨트롤러(100)를 리세트시키게 되는데, 이 리세트시키는 동작은 상기 체크시간 설정용 스위치(400)로 전원단자(+Vcc)를 선택하는 경우와 접지단자를 선택하는 경우 및 오픈상태로 설정하는 경우를 각각 설명하면 다음과 같다.
먼저, 상기 칩마운터의 오동작을 감시하는 시간을 설정하기 위하여 본 발명에 적용한 체크시간 설정용 스위치(400)로 제어부(100)의 2번단자를 상기 전원전압단자(+Vcc)에 접속하면 1.2초동안 디코더부(200)의 출력을 감시하고, 상기 접지단자에 접속하면 600미리초동안 감시하고, 오픈상태로 하면 150미리초동안 감시한다.
상기, 상기 칩마운터의 오동작을 감시하는 시간을 체크시간 설정용 스위치(400)로 설정한 시간동안에 디코더부(200)의 출력이 제2도(a)와 같이 일정시간(t)동안에 하이레벨로 감지되면, 상기 제어부(300)는 로우레벨인 리세트신호(VRST)를 제2도(b)와 같이 출력한다.
상기 제어부(100)로부터의 출력, 즉 리세트신호가 로우레벨로 출력되어 상기 칩마운트 컨트롤러(100)를 리세트시킴으로써, 상기 칩마운트 컨트롤러(100)가 홀트상태 또는 무한루우프상태로 인하여 발생되는 칩마운터의 오동작을 미연에 방지할 수 있다. 상기 칩마운트 컨트롤러(100)가 리세트되면, 이동작은 처음에 전원을 온시키는 것과 같이 초기화처리로 상기 칩마운터을 재기동하여 초기루틴부터 다시 시작한다.
상기한 바와같이 본 발명은 상기 칩마운트시스템의 오동작을 일으키는 시스템이 홀트(Halt)상태로 되거나 시스템이 무한 루우프상태로 되는것을 설정시간동안 체크하여 상기 칩마운터의 컨트롤러를 리세트시킴으로써, 칩마운트시스템의 오동작을 방지함과 동시에 상기 시스템이 안전하게 동작하도록한 우수한 효과가 있는 것이다.

Claims (1)

  1. 칩마운트 시스템의 오동작을 방지하는 회로에 있어서, 상기 시스템의 컨트롤러(100)의 동작상태에 해당하는 신호(S0,S1,S2)를 입력받아서, 상기 신호(S0,S1,S2)의 레벨이 110이면 홀트상태 또는 무한 루우프상태로 판정한후 일정시간동안에 하이레벨의 전압(Vout)을 출력하는 디코더부(200); 상기 제어부(300)의 2번 단자를 전원전압단자(+Vcc), 접지단자 및 오픈상태에 각각 접속함에 따라 상기 칩마운트 시스템의 오동작감지를 위해 상기 디코더부(200)로 부터의 출력신호를 상기 제어부(300)가 체크하는 시간을 각각 다르게 설정하는 체크시간설정용 스위치(400); 상기 체크시간 설정용 스위치(400)에 의해 선택된 체크시간동안에 상기 디코더부(200)의 출력전압을 체크하여, 상기 시스템이 홀트상태 또는 무한 루우프 상태에 해당되는 하이레벨의 출력전압이 체크되면 출력단자(6번 단자)로 로우액티브 리세트신호(VRST)를 출력함으로서, 칩마운트 콘트롤러(100)를 리세트시키는 제어부(300); 를 구비함을 특징으로 하는 칩마운터의 오동작 방지회로
KR1019940033965A 1994-12-13 1994-12-13 칩마운터의 오동작 방지회로 KR0136398B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033965A KR0136398B1 (ko) 1994-12-13 1994-12-13 칩마운터의 오동작 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033965A KR0136398B1 (ko) 1994-12-13 1994-12-13 칩마운터의 오동작 방지회로

Publications (2)

Publication Number Publication Date
KR960028786A KR960028786A (ko) 1996-07-22
KR0136398B1 true KR0136398B1 (ko) 1998-06-15

Family

ID=19401272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033965A KR0136398B1 (ko) 1994-12-13 1994-12-13 칩마운터의 오동작 방지회로

Country Status (1)

Country Link
KR (1) KR0136398B1 (ko)

Also Published As

Publication number Publication date
KR960028786A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US20230384850A1 (en) Protection System and Method for Abnormal Power Down of Child Node in Rack-Scale Server, and Apparatus
GB2292238A (en) Automatic instrument turn off/on for error correction
US20030163766A1 (en) Microcontroller having an error detector detecting errors in itself as well
KR0136398B1 (ko) 칩마운터의 오동작 방지회로
JPH05189005A (ja) 切替制御装置
JP2505299B2 (ja) 多重化システムの無応答判定方式
JP2508305B2 (ja) 初期値決定装置
JPH03127215A (ja) 情報処理装置
KR970004835B1 (ko) 칩마운터의 진공레벨 감지장치 및 감지방법
JPH03244196A (ja) 電子回路パッケージ
JP2003016400A (ja) 停電検知装置、及びその停電検知装置を備えたカードリーダ
JPH01256480A (ja) エレベータの制御装置
KR920008354Y1 (ko) 워치독 회로
JP2858484B2 (ja) マイクロコンピュータ
KR19990003667U (ko) 전자회로 시스템의 오동작 방지/복구 장치
KR0147894B1 (ko) 마이컴의 오동작 방지회로 및 방법
KR0155045B1 (ko) 무인경비시스템의 워치독 타이머 구현 방법
JPS62183087A (ja) メモリカ−トリツジシステム
JPH08204364A (ja) パッケージ実装変化監視機能を有する制御装置
KR20000001674A (ko) 프로세서 복구 장치
CN111966548A (zh) 一种服务器开机慢的故障检测方法及系统
KR20000011988U (ko) 보드 이중화 장치
JPS6318445A (ja) マイクロコンピユ−タ開発支援装置
JPS58166269A (ja) 調節計の電源異常対策回路
JPH05120044A (ja) Cpuの異常検出装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001229

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee