KR0126841B1

KR0126841B1 - 에스알티에스(srts) 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로

Info

Publication number: KR0126841B1
Application number: KR1019940035064A
Authority: KR
Inventors: 설영욱; 이종형; 김정홍; 이의택
Original assignee: 양승택; 한국전자통신연구원; 조백제; 한국전기통신공사
Priority date: 1994-12-19
Filing date: 1994-12-19
Publication date: 1998-04-01
Also published as: KR960027659A

Abstract

본 발명은 에스알티에스(SRTS; Synchronous Resudual Time Stamp) 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로에 있어서, 송신클럭과 망으로부터 제공되는 2분주된 망클럭을 입력받아 송신 클럭 정보를 생성하고 RTS(Residual Time Stamp) 읽기(RTS-RD) 신호가 입력되면 생성된 RTS를 발생시키는 송신 클럭 정보 생성 수단(1)과; 상기 RTS_RD 신호를 발생하며 상기 송신 클럭 정보 생성 수단(1)으로부터 RTS를 입력받는 ATM셀로 전송하는 AAL-1(ATM Adaptation Layer-1) 생성 수단(2)과; 상기 ATM셀로부터 입력되는 정보를 분해하여 RTS쓰기(RTS-WR) 신호와 RTS를 생성하는 AAL-1 수신 수단(4); 및 상기 AAL-1 수신 수단(4)에서 출력되는 RTS쓰기(RTS-WR) 신호, RTS 및 2분주된 망클럭을 입력받아 복원된 클럭을 생성하는 송신 클럭 복원 수단(3)을 포함하여 이루어지는 것을 특징으로 하는 SRTS 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로.

Description

에스알티에스(SRTS) 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로

제1도는 클럭 복원 회로의 전체 구성도.

제2도는 송신단에서의 RTS 값 생성도.

제3도는 수신단의 송신 클럭 복원도.

제4도는 수신단에서의 타이밍을 맞추기 위한 상세도.

* 도면의 주요부분에 대한 부호의 설명

1 : 송신 클럭 정보 생성부2 : AAL-1 송신부

3 : 송신 클럭 복원부4 : AAL-1 수신부

5, 16 : 3008카운터6 : D 플립플롭

7 : 래취8 : 4비트 카운터

9 : 뺄셈기10, 11 : 레지스터

12 : 13비트 카운터13 : 위상 검출기

14 : 저역통과필터15 : 전압제어 발진기

본 발명은 SRTS(Synchronous Resudual Time Stamp : 이하 SRTS라 칭함) 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로에 관한 것이다.

본 발명은 광대역 종합정보통신망(B-ISDN : Broadband Integreated Service Digital Network, 이하 B-ISDN라 칭함)에서 항등소스 비트율을 갖는 신호를 비동기전달모드(ATM : Asynchronous Transfer Mode, 이하 ATM이라 한다). 망을 통하여 통신할 때, 요구사항 중의 하나인 소스 클럭 복원 기능을 SRTS(Synchronous Resudual Time Stamp : 이하 SRTS라 칭함) 알고리듬을 이용하여 설계, 구현할 수 있는 SRTS 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, SRTS 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로에 있어서, 송신 클럭과 망으로부터 제공되는 2분주된 망클럭을 입력받아 송신 클럭 정보를 생성하고 RTS(Resudual Time Stamp : 이하, SRTS라 칭함) 읽기(RTS_RD) 신호가 입력되면 생성된 RTS를 발생시키는 송신 클럭 정보 생성 수단과; 상기 RTS_RD 신호를 발생하며 상기 송신 클럭 정보 생성 수단으로부터 RTS를 입력받는 ATM셀로 전송하는 AAL-1(ATM Adaptation Layer-1; 이하 AAL-1이라 칭함) 생성 수단과; 상기 ATM셀로부터 입력되는 정보를 분해하여 RTS쓰기(RTS-WR) 신호와 RTS를 생성하는 AAL-1 수신 수단; 및 상기 AAL-1 수신 수단에서 출력되는 RTS쓰기(RTS-WR) 신호, RTS 및 2분주된 망클럭을 입력받아 복원된 클럭을 생성하는 송신 클럭 복원 수단을 포함하여 이루어지는 것을 특징으로 하는 SRTS 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.

제1도는 클럭 복원 기능의 전체 구성도를 나타낸다.

먼저, 송신 클럭 정보 생성부(1)에서는 송신 클럭과 망으로부터 제공되는 2분주된 망클럭을 입력받아 송신 클럭 정보인 RTS(Residual Time Stamp)를 발생시켜 AAL-1 생성부(2)로 출력한다. 또한, 송신 클럭 정보 생성부(1)는 AAL-1 생성부(2)로부터 RTS일기(RTS_RD) 신호가 입력될 때마다 RTS값을 AAL-1 생성부(2)에 넘겨 준다.

이렇게 넘겨진 RTS 값은 AAL-1 송신부(2)에서 AAL-1 헤더에 포함되어 전송되며, 수신측의 AAL-1 수신부(4)에서 수신된 ATM셀로부터 분해되어 나와 송신 클럭 복원부(3)으로 전달된다. 송신 클럭 복원부(3)에서는 RTS쓰기(RTS-WR) 신호에 맞추어 넘겨 받은 RTS 값과 2분주된 망클럭을 이용하여 원래 송신측에서 사용된 소스 클럭을 복원한다.

이하의 설명에서는 44.736MHz의 비트율을 갖는 DS3급 영상과 음성 신호에 대하여 기술하며, 그 밖의 다른 비트율을 갖는 서비스에 대하여도 같은 방식이 적용된다.

우선, 제2도는 송신단에서의 RTS 값 생성 기능을 설명한다.

송신 클럭인 44.736MHz의 클럭은 3008 카운터(5)로 들어가 3008분주되면서 장차 래취(7)에서 래취 신호로 쓰이게 된다. 또한 2분주된 망클럭인 77.76MHz는 4비트 카운터(8)를 구동하여 그 결과를 래취(7)에 출력하여 장차 RTS 값을 만들 데이타를 생성해 낸다.

여기서 D 플립플롭(6)은 3008 카운터(5)의 출력과 4비트 카운터(8)의 출력이 서로 동기가 맞지 않음으로써 야기시킬 수 있는 에러를 미연에 방지하기 위하여 사용되는데, 3008 카운터(5)의 출력과 2분주된 망클럭을 입력받아 래취(7)로 그 결과를 출력한다. 즉, 래취 신호로 쓰일 3008 카운터(5)의 출력을 77.75MHz 클럭에 동기시킴으로써 4비트 카운터(8) 값이 항상 안정된 구간에서만 래취(7)하게 된다.

이렇게 생성된 래취(7)의 출력은 레지스터A(10)에 입력되고, 뺄셈기(9)는 래치(7)의 출력에서 레지스터A(10)의 출력을 뺄셈함으로써 뺄셈기(9)와 레지스터A(10)를 이용하여 송신클럭이 3008 사이클 시간 동안만의 RTS 값을 생성하도록 한다.

레지스터B(11)는 뺄셈기(9)의 출력과 상기 AAL-1 송신부(2)에서의 RTS_RD 신호를 입력받아 안정된 RTS 값을 상기 AAL-1 송신부(2)에 제공하게 된다.

제3도는 수신단에서의 송신 클럭 북원도를 나타내고 있다.

제1도의 AAL-1 수신부(4)로부터 분해되어 나온 RTS 값과 2분주된 망클럭이 RTS_WR 신호에 맞추어 5216+RTS만큼을 세는 13비트 카운터(12)로 들어온다. 이 13비트 카운터(12)는 4비트의 RTS 값을 로드할 수 있고 아래쪽 방향으로 세는 다운 카운터이며 RTS 값 부분을 제외한 윗쪽 9비트의 초기값은 101001110 이고 캐리를 발생시키는 값은 00000000000100이다.

이렇게 특정값을 초기값과 마지막 값으로 사용한 이유는 RTS 값에 부구적인 연산없이 그대로 로드가 가능하도록 하기 위한 것이다. 13비트 카운터로부터 출력되는 캐리 신호가 다음의 위상 검출기(13)로 들어가 송신측의 클럭 복원을 위한 기준 위상으로 사용된다.

또한, 위상 검출기(13)의 다른 하나의 입력은 복원된 클럭과 RTS_WR 신호를 입력받는 3008카운터(16)에서의 로드 초기화 신호이다. 이렇게 위상 검출기(13)에서 두 신호의 위상을 비교하고 다음단의 저역통과 여파기(14)를 거치고 전압제어발진기(VCO)(15)를 통과하면 44.736MHz 근처의 주파수가 얻어진다.

상술한 바와 같이 이 복원된 클럭은 3008카운터(16)의 입력으로 사용되어 위상검출기(13)의 입력으로 사용되면서 앞서 말한 기준위상과 비교하면서 오차를 보정하여 원래의 송신 클럭 주파수를 따라가게 된다.

즉, 위상검출기(12), 저역통과 여파기(14), 전압제어발진기(15) 및 3008카운터(16)가 PLL(Phase Locked Loop)을 형성하여 송신 클럭 주파수를 추적한다.

제4도는 수신단에서 RTS 값을 로드할 때, 타이밍을 맞추기 위한 상세 블럭도이다.

제1도의 AAL-1 수신부(4)에서 들어오는 RTS_WR 신호가 바로 13비트 카운터로 들어가는 것이 아니라 우선 3008 카운터(16)를 초기화하여 구동시키고 3008 카운터)16)가 어느 정도 카운트 되었을 때, 13비트 카운터(12)를 동작시키는 구조를 나타낸다.

이러한 구조를 사용한 이유는 밖으로부터 들어오는 RTS_WR 신호와 13비트 카운터(12)가 자체적으로 발생시키는 로드 신호의 주파수가 비슷하므로 두 신호의 위상차를 180도에 가깝게 만들수록 안정된 동작을 보장할 수 있기 때문이다.

상기와 같이 이루어지는 본 발명은 항등소스 비트율을 갖는 서비스의 소스클럭을 SRTS 알고리듬을 이용하여 복원하는 방식을 기술하였다. 본 발명은 AAL-1의 요구사항에 나타나 있듯이 망클럭에 동기되지 않은 서비스를 지원하고자 할 때, 필수적인 클럭 복원 방식을 지원한다. 또한, 기존의 유사한 것과 비교하여 하드웨어의 복잡도를 크게 줄여서 가격을 낮추었고, 시스템의 안정화를 위한 고안을 더하여 신뢰도를 높이는 효과가 있다.

Claims

에스알티에스(SRTS; Synchronous Resudual Time Stamp) 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로에 있어서, 송신클럭과 망으로부터 제공되는 2분주된 망클럭을 입력받아 송신 클럭 정보를 생성하고 RTS(Residual Time Stamp,) 읽기(RTS-RD) 신호가 입력되면 생성된 RTS를 발생시키는 송신 클럭 정보 생성 수단(1)과; 상기 RTS_RD 신호를 발생하여 상기 송신 클럭 정보 생성 수단(1)으로부터 RTS를 입력받는 ATM(Asynchronous Transfer Mode)셀로 전송하는 AAL-1(ATM Adaptation Layer-1) 생성 수단(2)과; 상기 ATM셀로부터 입력되는 정보를 분해하여 RTS쓰기(RTS-WR) 신호와 RTS를 생성하는 AAL-1 수신 수단(4); 및 상기 AAL-1 수신 수단(4)에서 출력되는 RTS쓰기(RTS-WR) 신호, RTS 및 2분주된 망클럭을 입력받아 복원된 클럭을 생성하는 송신 클럭 복원 수단(3)을 포함하여 이루어지는 것을 특징으로 하는 SRTS 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로.
제1항에 있어서, 상기 송신 클럭 정보 생성 수단(1)는 래치신호로 사용하기 위하여 상기 송신 클럭을 입력받아 분주시키는 제1카운팅 수단(5)과; 상기 2분주된 망클럭을 입력받아 RTS 값을 만들 데이타를 생성하는 제2카운팅 수단(8)과; 상기 제1카운팅 수단(5)과 상기 제2카운팅 수단(8)의 출력을 입력으로 받아 데이타를 래치시키는 래치수단(7)과; 상기 래치수단(7)의 출력을 받는 제1저장수단(10)과; 뺄셈기(9)와 상기 래치수단(7)의 출력에서 상기 저장수단(10)의 출력을 뺄셈함으로써 송신 클럭이 상기 제1카운팅 수단(5)에서 결정된 시간에서 RTS 값을 생성하도록 하는 뺄셈수단(9); 및 상기 뺄셈수단(9)의 출력을 저장하여 RTS_RD 신호가 입력된 경우에만 RTS를 출력하는 제2저장수단(11)을 포함하여 이루어지는 것을 특징으로 하는 SRTS 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로.
제1항에 있어서, 상기 송신 클럭 복원 수단(3)는 상기 AAL-1 수신 수단(4)으로부터 분해되어 나온 RTS 값과 2분주된 망클럭 및 RTS_WR 신호를 각각 입력받아 클럭 복원을 위한 기준 위상으로 사용하는 캐리 신호를 발생하는 제3카운팅 수단(12)과; 복원된 클럭과 RTS_WR 신호를 입력받아 로드 초기화 신호를 생성하는 제4카운팅 수단(16)과; 상기 제4카운터(16)의 로드 초기화 신호 및 제3카운팅 수단(12)의 캐리신호를 입력받아 송신측의 클럭 복원을 위한 기준 위상을 검출하는 위상 검출 수단(13); 및 상기 위상 검출 수단(13)에 연결된 저역통과 필터링 수단(14)과; 상기 저역통과 필터링 수단(14)에 연결되어 일정 주파수를 갖는 상기 복원된 클럭을 발생하는 전압제어발진 수단(VCO)(15)을 포함하여 이루어지는 것을 특징으로 하는 SRTS 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로.
제2항에 있어서, 상기 송신 클럭 정보 생성 수단(1)은 상기 제1카운팅 수단(5)의 출력과 제2카운팅 수단(8)의 출력이 서로 동기가 맞지 않음으로써 야기시킬 수 있는 에러를 미연에 방지하기 위하여 제1카운팅 수단(5)의 출력과 상기 2분주된 망클럭을 입력받아 상기 래치수단(7)으로 출력하는 D 플립플롭(6)을 더 포함하여 이루어지는 것을 특징으로 하는 SRTS 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로.