JPWO2022244724A5

JPWO2022244724A5 -

Info

Publication number: JPWO2022244724A5
Application number: JP2023522652A
Authority: JP
Publication date: 2024-02-27

Description

＜第１参考例に係るリニア電源＞
図１は、第１参考例に係るリニア電源の概略構成を示す図である。第１参考例に係るリニア電源１０は、基準電圧生成部１と、アンプ２と、出力トランジスタである第１トランジスタＭ１と、抵抗Ｒ１及びＲ２と、を備える。第１参考例に係るリニア電源１０は、入力端Ｔ１に入力される入力電圧ＶＩＮを降圧して出力電圧ＶＯＵＴを生成する。出力電圧ＶＯＵＴは出力端Ｔ２から出力される。

従って、第１トランジスタＭ１として、上述した或るＭＯＳＦＥＴと同様に、遮断領域の境界付近で動作する場合に第１端－第２端間電圧が大きく変れば特性が大きく変わるトランジスタが用いられ、アンプ２を含む制御部が、遮断領域の境界付近で動作するように第１トランジスタＭ１を制御した場合、第１参考例に係るリニア電源１０に次のような課題が生じる。

抵抗Ｒ３の第１端は入力端Ｔ１に接続される。抵抗Ｒ３の第２端は第３トランジスタＭ３のソースに接続される。第３トランジスタＭ３のゲート及びドレインと、抵抗Ｒ４の第１端が第１トランジスタＭ１のゲートに接続される。、抵抗Ｒ４の第２端は、アンプ２の出力端及び第２トランジスタＭ２のゲートに接続される。

第１トランジスタＭ１と第３トランジスタＭ３とはカレントミラー回路を構成する。アンプ２は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差分値ΔＶ（＝ＶＦＢ－ＶＲＥＦ）が低いほど第１トランジスタＭ１のゲート電圧を低くし、逆に、差分値ΔＶが高いほど第１トランジスタＭ１のゲート電圧を高くする。

＜第２実施形態に係るリニア電源の第２構成例＞
図１６は、第２実施形態に係るリニア電源の第２構成例を示す図である。図１６に示す第２実施形態に係るリニア電源２０２の基本的な構成は、第１実施形態に係るリニア電源１０１と類似するため、詳細な説明は省略する。図１６に示す第２実施形態に係るリニア電源２０２は、第３トランジスタＭ３のソースが出力端Ｔ２ではなく、グラウンド電位に接続されている点で図１５に示す第２実施形態に係るリニア電源２０１と異なる。

従って、第１トランジスタＭ１として、上述した或るＭＯＳＦＥＴと同様に、遮断領域の境界付近で動作する場合に第１端－第２端間電圧が大きく変れば特性が大きく変わるトランジスタが用いられ、アンプ１２を含む制御部が、遮断領域の境界付近で動作するように第１トランジスタＭ１を制御した場合、第３参考例に係るリニア電源３０に次のような課題が生じる。

第３トランジスタＭ３のゲート電圧は、入力電圧ＶＩＮから抵抗Ｒ４の電圧降下と第８トランジスタＭ８のしきい値電圧と抵抗Ｒ５の電圧降下とを引いた値となる。第３トランジスタＭ３によって第１トランジスタＭ１のドレイン－ソース電圧がクランプされる。

以上説明した車両（Ｘ）は、上記第１８の構成である電子機器と、前記電子機器に電力を供給するバッテリ（Ｂ１）と、を備える構成（第１９の構成）であってもよい。

Claims

入力電圧が入力されるように構成される入力端と出力電圧を出力するように構成される出力端との間に接続可能に構成された第１トランジスタと、
基準電圧を生成するように構成される基準電圧生成部と、
前記出力電圧に応じた帰還電圧と前記基準電圧との差に基づき前記第１トランジスタを制御するように構成される制御部と、
前記入力端又は前記出力端と前記第１トランジスタとの間に接続可能に構成され、前記第１トランジスタの第１端－第２端間電圧をクランプするように構成される第２トランジスタと、
を備える、リニア電源。
前記第１トランジスタの耐圧は、前記第２トランジスタの耐圧より低い、請求項１に記載のリニア電源。
前記第１トランジスタ及び前記第２トランジスタはそれぞれ、ＰＭＯＳＦＥＴ又はＰＮＰバイポーラトランジスタであり、
前記第２トランジスタは、前記第１トランジスタと前記出力端との間に接続可能に構成される、請求項１に記載のリニア電源。
前記入力電圧より一定値低い制御電圧を前記第２トランジスタの制御端に供給する制御電圧供給部を備える、請求項３に記載のリニア電源。
前記第１トランジスタ及び前記第２トランジスタはそれぞれ、ＮＭＯＳＦＥＴ又はＮＰＮバイポーラトランジスタであり、
前記第２トランジスタは、前記入力端と前記第１トランジスタとの間に接続可能に構成される、請求項１に記載のリニア電源。
前記出力電圧より一定値高い又は定電圧である制御電圧を前記第２トランジスタの制御端に供給する制御電圧供給部を備える、請求項５に記載のリニア電源。
入力電圧が入力されるように構成される入力端と出力電圧を出力するように構成される出力端との間に接続可能に構成された第１トランジスタと、
基準電圧を生成するように構成される基準電圧生成部と、
前記出力電圧に応じた帰還電圧と前記基準電圧との差に基づき前記第１トランジスタを制御するように構成される制御部と、
前記第１トランジスタと対になってカレントミラー回路に含まれるように構成される第２トランジスタと、
前記入力端又は前記出力端と前記第１トランジスタとの間に接続可能に構成され、前記第１トランジスタの第１端－第２端間電圧をクランプするように構成される第３トランジスタと、
前記第２トランジスタから出力されるミラー電流に基づき、負荷を過電流から保護する過電流保護回路と、
を備える、リニア電源。
前記第２トランジスタに直列接続され、前記第２トランジスタの第１端－第２端間電圧を前記第１トランジスタの第１端－第２端間電圧と同一値にクランプするように構成される第４トランジスタを備える、請求項７に記載のリニア電源。
前記第１トランジスタ及び前記第２トランジスタの耐圧は、前記第３トランジスタの耐圧より低い、請求項７に記載のリニア電源。
前記第１トランジスタ、前記第２トランジスタ、及び前記第３トランジスタはそれぞれ、ＰＭＯＳＦＥＴ又はＰＮＰバイポーラトランジスタであり、
前記第３トランジスタは、前記第１トランジスタと前記出力端との間に接続可能に構成される、請求項７に記載のリニア電源。
前記入力電圧より一定値低い制御電圧を前記第３トランジスタの制御端に供給する制御電圧供給部を備える、請求項１０に記載のリニア電源。
前記第１トランジスタ、前記第２トランジスタ、及び前記第３トランジスタはそれぞれ、ＮＭＯＳＦＥＴ又はＮＰＮバイポーラトランジスタであり、
前記第３トランジスタは、前記入力端と前記第１トランジスタとの間に接続可能に構成される、請求項７に記載のリニア電源。
前記出力電圧より一定値高い又は定電圧である制御電圧を前記第３トランジスタの制御端に供給する制御電圧供給部を備える、請求項１２に記載のリニア電源。
前記制御部はアンプを含み、
前記制御電圧供給部は、ツェナーダイオードと、前記ツェナーダイオードに直列接続される電流源とを含む、請求項４、請求項６、請求項１１、請求項１３のいずれか一項に記載のリニア電源。
請求項１又は請求項７に記載のリニア電源を備える、電子機器。
請求項１５に記載の電子機器と、
前記電子機器に電力を供給するバッテリと、
を備える、車両。