JPWO2020031838A1 - バンドパスフィルタ - Google Patents

Abstract

バンドパスフィルタ（１００）は、第１のフィルタ回路（ＦＣ１）と、第２のフィルタ回路（ＦＣ２）と、第１の中間回路（ＭＣ１）と、第２の中間回路（ＭＣ２）と、第９のキャパシタ（Ｃ５１）とを備える。第１の中間回路（ＭＣ１）は、第５のキャパシタ（Ｃ３１）と第６のキャパシタ（Ｃ３２）との間に接続された第７のインダクタ（Ｌ３１）とを有している。第２の中間回路（ＭＣ２）は、第７のキャパシタ（Ｃ４１）と第８のキャパシタ（Ｃ４２）との間に接続された第８のインダクタ（Ｌ４１）とを有している。第９のキャパシタ（Ｃ５１）は、第１の中間回路（ＭＣ１）と第２の中間回路（ＭＣ２）との間に接続されている。

Description

この発明は、バンドパスフィルタに関するものであり、特にインダクタとキャパシタとで構成される複数の共振回路を備えたバンドパスフィルタに関する。

小型化および低コスト化に適した高周波のバンドパスフィルタは、誘電体層とパターン導体とビア導体とを含む積層体内に、キャパシタとインダクタとを有する共振回路が複数形成されて構成される。そのようなバンドパスフィルタの一例として、特開２０１４−５７２７７号公報（特許文献１）に記載されたバンドパスフィルタが挙げられる。

特許文献１のバンドパスフィルタは、インダクタとキャパシタとにより構成された３つ以上の共振回路と、他の線路導体と接触せず、各々のインダクタに跨るように配置されている浮き導体とを有している。そして、浮き導体と所定の線路導体とがなす静電容量を、キャパシタを構成する共振容量の合計より大きくしている。

特開２０１４−５７２７７号公報

バンドパスフィルタにおいては、通過帯域の維持と、減衰極の減衰量の変更とが同時に要求されることがある。ここで、特許文献１のバンドパスフィルタでは、上記の構成により、隣り合わない共振回路を容量結合させつつ、所望の通過帯域を得るようにしている。その場合、通過帯域を変更すると、減衰極の減衰量もそれに伴って変動することがある。すなわち、通過帯域を維持しながら、減衰極の減衰量を変更することが困難となる虞がある。

すなわち、この発明の目的は、通過帯域を維持しながら、通過帯域の高周波側および低周波側の少なくとも一方に、必要な減衰量の減衰極を生成することができるバンドパスフィルタを提供することである。

この発明に係るバンドパスフィルタでは、複数の共振回路の結合構造についての改良が図られる。

この発明に係るバンドパスフィルタの第１の態様は、第１のフィルタ回路と、第２のフィルタ回路と、第１の中間回路と、第２の中間回路と、第９のキャパシタとを備えている。

第１のフィルタ回路は、第１の共振回路と第２の共振回路とを含んでいる。第１の共振回路は、第１のインダクタと第３のインダクタと第１のキャパシタとを有している。第２の共振回路は、第２のインダクタと第３のインダクタと第２のキャパシタとを有している。

第２のフィルタ回路は、第３の共振回路と第４の共振回路とを含んでいる。第３の共振回路は、第４のインダクタと第６のインダクタと第３のキャパシタとを有している。第４の共振回路は、第５のインダクタと第６のインダクタと第４のキャパシタとを有している。

第１の中間回路は、グランドに接続された第５のキャパシタおよびグランドに接続された第６のキャパシタと、第５のキャパシタと第６のキャパシタとの間に接続された第７のインダクタとを有している。第２の中間回路は、グランドに接続された第７のキャパシタおよびグランドに接続された第８のキャパシタと、第７のキャパシタと第８のキャパシタとの間に接続された第８のインダクタとを有している。

第７のインダクタは、第１ないし第３のインダクタの各々と電磁界結合している。第８のインダクタは、第４ないし第７のインダクタの各々と電磁界結合している。

そして、第９のキャパシタは、第１の中間回路と第２の中間回路との間に接続されている。

この発明に係るバンドパスフィルタの第２の態様は、積層されている複数の誘電体層と、第１のフィルタ回路および第２のフィルタ回路と、第１の中間回路および第２の中間回路と、第１の中間キャパシタ電極とを備えている。

第１のフィルタ回路および第２のフィルタ回路は、複数の誘電体層の積層方向と直交する方向に並んで配置されている。第１の中間回路および第２の中間回路は、第１のフィルタ回路と第２のフィルタ回路との間に並んで配置されている。また、第１の中間回路は、第１のフィルタ回路と電磁界結合する。第２の中間回路は、第２のフィルタ回路および第１の中間回路の各々と電磁界結合する。

第１のフィルタ回路および第２のフィルタ回路の各々は、第１の線路電極と、第１の接地電極と、第１のキャパシタ電極と、第２のキャパシタ電極と、第１のビア導体と、第２のビア導体と、接地ビア導体とを含んでいる。

第１の線路電極は、誘電体層の積層方向に対して垂直方向に延びている。第１のキャパシタ電極と第２のキャパシタ電極とは、第１の接地電極と対向配置されている。第１のビア導体は、積層方向に通り、第１の線路電極と第１のキャパシタ電極とを接続している。第２のビア導体は、積層方向に通り、第１の線路電極と第２のキャパシタ電極とを接続している。接地ビア導体は、第１のビア導体と第２のビア導体との間に配置され、積層方向に通り、第１の線路電極と第１の接地電極とを接続している。

第１の中間回路および第２の中間回路の各々は、第２の接地電極と、第３のキャパシタ電極と、第４のキャパシタ電極と、第２の線路電極と、第３のビア導体と、第４のビア導体とを含んでいる。

第２の線路電極は、誘電体層の積層方向に対して垂直方向に延びている。第３のキャパシタ電極と第４のキャパシタ電極とは、第２の接地電極と対向配置されている。第３のビア導体は、積層方向に通り、第２の線路電極と第３のキャパシタ電極とを接続している。第４のビア導体は、積層方向に通り、第２の線路電極と第４のキャパシタ電極とを接続している。

そして、第１の中間キャパシタ電極は、第１の中間回路の第３のキャパシタ電極と、第２の中間回路の第３のキャパシタ電極とに対向配置されている。

この発明に係るバンドパスフィルタの第３の態様は、積層されている複数の誘電体層と、第１のフィルタ回路および第２のフィルタ回路と、少なくとも１つの中間回路とを備えている。

第１のフィルタ回路および第２のフィルタ回路の各々は、この発明に係るバンドパスフィルタの第２の態様と同様の構成を有し、同様に配置されている。この発明に係るバンドパスフィルタの第３の態様では、少なくとも１つの中間回路は、第１のフィルタ回路と第２のフィルタ回路との間に配置される。また、少なくとも１つの中間回路は、第１のフィルタ回路および第２のフィルタ回路の各々と電磁界結合する。

そして、接地ビア導体の中心は、第１のビア導体の中心と第２のビア導体の中心とを結ぶ仮想線からずれた位置にある。

この発明に係るバンドパスフィルタは、通過帯域を維持しながら、通過帯域の高周波側および低周波側の少なくとも一方に、必要な減衰量の減衰極を生成することができる。

第１の実施形態の第１の例であるバンドパスフィルタの等価回路図である。 図１のバンドパスフィルタの分解斜視図である。 図１のバンドパスフィルタのフィルタ特性図である。 第１の実施形態の第２の例であるバンドパスフィルタの等価回路図である。 図４のバンドパスフィルタの一部の分解斜視図である。 図４のバンドパスフィルタのフィルタ特性図である。 第２の実施形態の第１の例であるバンドパスフィルタの分解斜視図である。 図７のバンドパスフィルタの一部の平面図である。 図７のバンドパスフィルタのフィルタ特性図である。 第２の実施形態の第２の例であるバンドパスフィルタの分解斜視図である。 図１０のバンドパスフィルタの一部の平面図である。 図１０のバンドパスフィルタのフィルタ特性図である。 第２の実施形態の第３の例であるバンドパスフィルタ、第４の例であるバンドパスフィルタ、および第５の例であるバンドパスフィルタの一部の平面図である。 第２の実施形態の第６の例であるバンドパスフィルタの一部の分解斜視図である。 第３の実施形態の一例であるバンドパスフィルタの等価回路図である。 図１５のバンドパスフィルタの分解斜視図である。 第４の実施形態の一例であるバンドパスフィルタの一部の平面図である。

以下にこの発明の実施形態を示して、この発明の特徴とするところをさらに詳しく説明する。この発明が適用されるバンドパスフィルタとしては、例えば低温焼成セラミックと、パターン導体およびビア導体とを同時焼成して得られる積層セラミックフィルタが挙げられるが、これに限られるものではない。

−バンドパスフィルタの第１の実施形態−
第１の実施形態に係るバンドパスフィルタは、通過帯域の高周波側の減衰極の生成に関するものであり、後述する第１の中間回路と第２の中間回路とを接続するキャパシタを備えることに特徴がある。

＜第１の例＞
第１の実施形態の第１の例であるバンドパスフィルタ１００について、図１ないし図３を用いて説明する。

なお、後述する分解斜視図は、模式図である。例えば誘電体層およびパターン導体の厚み、ならびにビア導体の太さなどは、模式的なものである。また、製造工程上で発生する各構成要素の形状のばらつきなどは、各図面に必ずしも反映されていない。すなわち、以後、この明細書中で説明のために用いられる図面は、たとえ実際の製品と異なる部分があったとしても、本質的な面で実際の製品を表すものと言うことができる。

図１は、バンドパスフィルタ１００の等価回路図である。バンドパスフィルタ１００は、第１のフィルタ回路ＦＣ１と、第２のフィルタ回路ＦＣ２と、第１の中間回路ＭＣ１と、第２の中間回路ＭＣ２とを備えている。

第１のフィルタ回路ＦＣ１は、第１の共振回路ＲＣ１と、第２の共振回路ＲＣ２とを含んでいる。第１の共振回路ＲＣ１は、第１のインダクタＬ１１と第３のインダクタＬ１３と第１のキャパシタＣ１１とを有している。第２の共振回路ＲＣ２は、第２のインダクタＬ１２と第３のインダクタＬ１３と第２のキャパシタＣ１２とを有している。

第１の共振回路ＲＣ１において、第３のインダクタＬ１３と直列接続されている第１のインダクタＬ１１と、第１のキャパシタＣ１１とが、並列に接続されている。第２の共振回路ＲＣ２において、第３のインダクタＬ１３と直列接続されている第２のインダクタＬ１２と、第２のキャパシタＣ１２とが、並列に接続されている。第３のインダクタＬ１３は、第１の共振回路ＲＣ１および第２の共振回路ＲＣ２において、共通の構成要素となっている。

なお、第１のフィルタ回路ＦＣ１は、第１のインダクタＬ１１と第１のキャパシタＣ１１との接続点に接続されている第１のポートＰＴ１をさらに含んでいる。また、第１のフィルタ回路ＦＣ１は、第１のキャパシタＣ１１、第２のキャパシタＣ１２および第３のインダクタＬ１３の接続点が接地されている。

第２のフィルタ回路ＦＣ２は、第３の共振回路ＲＣ３と、第４の共振回路ＲＣ４とを含んでいる。第３の共振回路ＲＣ３は、第４のインダクタＬ２１と第６のインダクタＬ２３と第３のキャパシタＣ２１とを有している。第４の共振回路ＲＣ４は、第５のインダクタＬ２２と第６のインダクタＬ２３と第４のキャパシタＣ２２とを有している。

第３の共振回路ＲＣ３において、第６のインダクタＬ２３と直列接続されている第４のインダクタＬ２１と、第３のキャパシタＣ２１とが、並列に接続されている。第４の共振回路ＲＣ４において、第６のインダクタＬ２３と直列接続されている第５のインダクタＬ２２と、第４のキャパシタＣ２２とが、並列に接続されている。第６のインダクタＬ２３は、第３の共振回路ＲＣ３および第４の共振回路ＲＣ４において、共通の構成要素となっている。

なお、第２のフィルタ回路ＦＣ２は、第４のインダクタＬ２１と第３のキャパシタＣ２１との接続点に接続されている第２のポートＰＴ２をさらに含んでいる。また、第２のフィルタ回路ＦＣ２は、第３のキャパシタＣ２１、第４のキャパシタＣ２２および第６のインダクタＬ２３の接続点が接地されている。

第１の中間回路ＭＣ１は、第５のキャパシタＣ３１と、第６のキャパシタＣ３２と、第７のインダクタＬ３１とを有している。第５のキャパシタＣ３１および第６のキャパシタＣ３２の各々は、グランドに接続されている。第７のインダクタＬ３１は、第５のキャパシタＣ３１と第６のキャパシタＣ３２との間に接続されている。すなわち、第５のキャパシタＣ３１を構成するキャパシタ電極の一方がグランドに接続され、他方が第７のインダクタＬ３１の一方端に接続されている。また、第６のキャパシタＣ３２を構成するキャパシタ電極の一方がグランドに接続され、他方が第７のインダクタＬ３１の他方端に接続されている。第１の中間回路ＭＣ１は、共振回路として機能する。すなわち、バンドパスフィルタ１００の中心段の共振回路となる。

第２の中間回路ＭＣ２は、第７のキャパシタＣ４１と、第８のキャパシタＣ４２と、第８のインダクタＬ４１とを有している。第７のキャパシタＣ４１および第８のキャパシタＣ４２の各々は、グランドに接続されている。第８のインダクタＬ４１は、第７のキャパシタＣ４１と第８のキャパシタＣ４２との間に接続されている。すなわち、第７のキャパシタＣ４１を構成するキャパシタ電極の一方がグランドに接続され、他方が第８のインダクタＬ４１の一方端に接続されている。また、第８のキャパシタＣ４２を構成するキャパシタ電極の一方がグランドに接続され、他方が第８のインダクタＬ４１の他方端に接続されている。第２の中間回路ＭＣ２は、共振回路として機能する。すなわち、バンドパスフィルタ１００の中心段の共振回路となる。

第７のインダクタＬ３１は、第１のインダクタＬ１１、第２のインダクタＬ１２および第３のインダクタＬ１３の各々と電磁界結合している。第８のインダクタＬ４１は、第４のインダクタＬ２１、第５のインダクタＬ２２、第６のインダクタＬ２３の各々と電磁界結合している。そして、および第７のインダクタＬ３１と第８のインダクタＬ４１も、電磁界結合している。

そして、バンドパスフィルタ１００は、第９のキャパシタＣ５１をさらに備えている。第９のキャパシタＣ５１は、第５のキャパシタＣ３１と第７のインダクタＬ３１との接続点Ａ１と、第７のキャパシタＣ４１と第８のインダクタＬ４１との接続点Ｂ１との間に接続されている。

図２は、バンドパスフィルタ１００の分解斜視図である。バンドパスフィルタ１００は、積層されている誘電体層ＤＬ１ないしＤＬ１３と、第１のフィルタ回路および第２のフィルタ回路と、第１の中間回路および第２の中間回路と、矩形状の第１の中間キャパシタ電極Ｐ１６とを備えている。なお、図２では、誘電体層ＤＬ１上に方向目印ＰＭが配置されているが、これは必須ではない（以下同様）。

第１のフィルタ回路および第２のフィルタ回路は、誘電体層ＤＬ１ないしＤＬ１３の積層方向と直交する方向に並んで配置されている。第１の中間回路および第２の中間回路は、第１のフィルタ回路と第２のフィルタ回路との間に並んで配置されている。また、第１の中間回路は、第１のフィルタ回路と電磁界結合する。第２の中間回路は、第２のフィルタ回路および第１の中間回路の各々と電磁界結合する。

第１のフィルタ回路は、第１の線路電極Ｐ１と、第１の接地電極Ｐ２と、第１のキャパシタ電極Ｐ３と、第２のキャパシタ電極Ｐ４と、第１のビア導体Ｖ１と、第２のビア導体Ｖ２と、接地ビア導体Ｖ３とを含んでいる。第１の線路電極Ｐ１および第１のキャパシタ電極Ｐ３は矩形状であり、第１の接地電極Ｐ２は、角張ったＣ字状であり、第２のキャパシタ電極Ｐ４はＬ字状である。ただし、各電極の形状はこれらに限られない。例えば、第１の接地電極Ｐ２は、第１の部分と第２の部分とに分割されていてもよい。

第１の線路電極Ｐ１は、誘電体層ＤＬ２に形成されている。すなわち、誘電体層ＤＬ１ないしＤＬ１３の積層方向に対して垂直方向に延びている。積層方向から見たとき、第１のキャパシタ電極Ｐ３と第２のキャパシタ電極Ｐ４とは、各々の少なくとも一部と第１の接地電極Ｐ２とが重なるように、誘電体層ＤＬ１０を介して第１の接地電極Ｐ２と対向配置されている。

すなわち、前述の第１のキャパシタＣ１１は、第１のキャパシタ電極Ｐ３と第１の接地電極Ｐ２と含んで構成されている。前述の第２のキャパシタＣ１２は、第２のキャパシタ電極Ｐ４と第１の接地電極Ｐ２と含んで構成されている。なお、第１の接地電極Ｐ２が第１の部分と第２の部分とに分割されている場合、第１のキャパシタＣ１１は第１の部分を含み、第２のキャパシタＣ１２は第２の部分を含むようにしてもよい。

第１のビア導体Ｖ１は、誘電体層ＤＬ２からＤＬ９を貫通し、第１の線路電極Ｐ１と第１のキャパシタ電極Ｐ３とを接続している。第２のビア導体Ｖ２は、誘電体層ＤＬ２からＤＬ９を貫通し、第１の線路電極Ｐ１と第２のキャパシタ電極Ｐ４とを接続している。そして、接地ビア導体Ｖ３は、第１のビア導体Ｖ１と第２のビア導体Ｖ２との間に配置され、誘電体層ＤＬ２からＤＬ１０を貫通し、第１の線路電極Ｐ１と第１の接地電極Ｐ２とを接続している。

具体的には、図２上で各電極の下側の面を一方主面、上側の面を他方主面としたとき、第１のビア導体Ｖ１は、一方端が第１の線路電極Ｐ１の一方主面に接続されているとともに、他方端が第１のキャパシタ電極Ｐ３の他方主面に接続されている。第２のビア導体Ｖ２は、一方端が第１の線路電極Ｐ１の一方主面に接続されているとともに、他方端が第２のキャパシタ電極Ｐ４の他方主面に接続されている。そして、接地ビア導体Ｖ３は、一方端が第１の線路電極Ｐ１の一方主面に接続されているとともに、他方端が第１の接地電極Ｐ２の他方主面に接続されている。

すなわち、前述の第１のインダクタＬ１１は、第１のビア導体Ｖ１を含んで構成されている。前述の第２のインダクタＬ１２は、第２のビア導体Ｖ２を含んで構成されている。前述の第３のインダクタＬ１３は、接地ビア導体Ｖ３を含んで構成されている。

なお、第１のビア導体Ｖ１には、引き出し電極ＰＬ１が接続されている。詳細には、引き出し電極ＰＬ１は、誘電体層の外周縁部に設けられた第１のビア導体Ｖ１を、誘電体中央部分に設けられた信号電極ＰＳ１へ接続するために、設けられている。バンドパスフィルタ１００において、引き出し電極ＰＬ１は、角張ったＳ字状であるが、形状はこれに限られない。第１のビア導体Ｖ１と引き出し電極ＰＬ１との接続箇所は、前述の第１のインダクタＬ１１のインダクタンス設計に応じて設定される。引き出し電極ＰＬ１は、誘電体層ＤＬ１３の外表面（図面下側）に設けられている信号電極ＰＳ１に接続されている。

第２のフィルタ回路は、第１の線路電極Ｐ５と、第１の接地電極Ｐ６と、第１のキャパシタ電極Ｐ７と、第２のキャパシタ電極Ｐ８と、第１のビア導体Ｖ４と、第２のビア導体Ｖ５と、接地ビア導体Ｖ６とを含んでいる。第１の線路電極Ｐ５および第１のキャパシタ電極Ｐ７は矩形状であり、第１の接地電極Ｐ６は、角張ったＣ字状であり、第２のキャパシタ電極Ｐ８はＬ字状である。ただし、各電極の形状はこれらに限られない。例えば、第１の接地電極Ｐ６は、第１の部分と第２の部分とに分割されていてもよい。

第１の線路電極Ｐ５は、誘電体層ＤＬ２に形成されている。すなわち、誘電体層ＤＬ１ないしＤＬ１３の積層方向に対して垂直方向に延びている。積層方向から見たとき、第１のキャパシタ電極Ｐ７と第２のキャパシタ電極Ｐ８とは、各々の少なくとも一部と第１の接地電極Ｐ６とが重なるように、誘電体層ＤＬ１０を介して第１の接地電極Ｐ２と対向配置されている。

すなわち、前述の第３のキャパシタＣ２１は、第１のキャパシタ電極Ｐ７と第１の接地電極Ｐ６と含んで構成されている。前述の第４のキャパシタＣ２２は、第２のキャパシタ電極Ｐ８と第１の接地電極Ｐ６と含んで構成されている。なお、第１の接地電極Ｐ６が第１の部分と第２の部分とに分割されている場合、第３のキャパシタＣ２１は第１の部分を含み、第４のキャパシタＣ２２は第２の部分を含むようにしてもよい。

第１のビア導体Ｖ４は、誘電体層ＤＬ２からＤＬ９を貫通し、第１の線路電極Ｐ５と第１のキャパシタ電極Ｐ７とを接続している。第２のビア導体Ｖ５は、誘電体層ＤＬ２からＤＬ９を貫通し、第１の線路電極Ｐ５と第２のキャパシタ電極Ｐ８とを接続している。接地ビア導体Ｖ６は、第１のビア導体Ｖ４と第２のビア導体Ｖ５との間に配置され、誘電体層ＤＬ２からＤＬ１０を貫通し、第１の線路電極Ｐ５と第１の接地電極Ｐ６とを接続している。

具体的には、第１のビア導体Ｖ４は、一方端が第１の線路電極Ｐ５の一方主面に接続されているとともに、他方端が第１のキャパシタ電極Ｐ７の他方主面に接続されている。第２のビア導体Ｖ５は、一方端が第１の線路電極Ｐ５の一方主面に接続されているとともに、他方端が第２のキャパシタ電極Ｐ８の他方主面に接続されている。そして、接地ビア導体Ｖ６は、一方端が第１の線路電極Ｐ５の一方主面に接続されているとともに、他方端が第１の接地電極Ｐ６の他方主面に接続されている。

すなわち、前述の第４のインダクタＬ２１は、第１のビア導体Ｖ４を含んで構成されている。前述の第５のインダクタＬ２２は、第２のビア導体Ｖ５を含んで構成されている。前述の第６のインダクタＬ２３は、接地ビア導体Ｖ６を含んで構成されている。

なお、第１のビア導体Ｖ４には、引き出し電極ＰＬ２が接続されている。詳細には、引き出し電極ＰＬ２は、第１のビア導体Ｖ１が設けられた誘電体層の外周縁部とは反対側の外周縁部に設けられた第１のビア導体Ｖ４を、誘電体中央部分に設けられた信号電極ＰＳ２へ接続するために、設けられている。バンドパスフィルタ１００において、引き出し電極ＰＬ２は、角張ったＳ字状であるが、形状はこれに限られない。第１のビア導体Ｖ４と引き出し電極ＰＬ２との接続箇所は、前述の第４のインダクタＬ２１のインダクタンス設計に応じて設定される。引き出し電極ＰＬ２は、誘電体層ＤＬ１３の外表面（図面下側）に設けられている信号電極ＰＳ２に接続されている。

第１の中間回路は、第２の線路電極Ｐ９と、第２の接地電極Ｐ１０と、第３のキャパシタ電極Ｐ１１と、第４のキャパシタ電極Ｐ１２と、第３のビア導体Ｖ７と、第４のビア導体Ｖ８とを含んでいる。第２の線路電極Ｐ９、第２の接地電極Ｐ１０、第３のキャパシタ電極Ｐ１１および第４のキャパシタ電極Ｐ１２の各々は、矩形状である。ただし、各電極の形状はこれらに限られない。

第２の線路電極Ｐ９は、誘電体層ＤＬ２に形成されている。すなわち、誘電体層ＤＬ１ないしＤＬ１３の積層方向に対して垂直方向に延びている。積層方向から見たとき、第３のキャパシタ電極Ｐ１１と第４のキャパシタ電極Ｐ１２とは、各々の少なくとも一部と第２の接地電極Ｐ１０とが重なるように、誘電体層ＤＬ１０を介して第２の接地電極Ｐ１０と対向配置されている。

すなわち、前述の第５のキャパシタＣ３１は、第３のキャパシタ電極Ｐ１１と第２の接地電極Ｐ１０と含んで構成されている。前述の第６のキャパシタＣ３２は、第４のキャパシタ電極Ｐ１２と第２の接地電極Ｐ１０と含んで構成されている。

第３のビア導体Ｖ７は、誘電体層ＤＬ２からＤＬ９を貫通し、第２の線路電極Ｐ９と第３のキャパシタ電極Ｐ１１とを接続している。第４のビア導体Ｖ８は、誘電体層ＤＬ２からＤＬ９を貫通し、第２の線路電極Ｐ９と第４のキャパシタ電極Ｐ１２とを接続している。具体的には、第３のビア導体Ｖ７は、一方端が第２の線路電極Ｐ９の一方主面に接続されているとともに、他方端が第３のキャパシタ電極Ｐ１１の他方主面に接続されている。第４のビア導体Ｖ８は、一方端が第２の線路電極Ｐ９の一方主面に接続されているとともに、他方端が第４のキャパシタ電極Ｐ１２の他方主面に接続されている。

すなわち、前述の第７のインダクタＬ３１は、第２の線路電極Ｐ９と、第３のビア導体Ｖ７と、第４のビア導体Ｖ８とを含んで構成されている。

第２の中間回路は、第２の線路電極Ｐ１３と、第２の接地電極Ｐ１０と、第３のキャパシタ電極Ｐ１４と、第４のキャパシタ電極Ｐ１５と、第３のビア導体Ｖ９と、第４のビア導体Ｖ１０とを含んでいる。第２の接地電極Ｐ１０は、第１の中間回路および第２の中間回路において、共通の構成要素となっている。第２の線路電極Ｐ１３、第３のキャパシタ電極Ｐ１４および第４のキャパシタ電極Ｐ１５の各々は、矩形状である。ただし、各電極の形状はこれらに限られない。

第２の線路電極Ｐ１３は、誘電体層ＤＬ２に形成されている。すなわち、誘電体層ＤＬ１ないしＤＬ１３の積層方向に対して垂直方向に延びている。積層方向から見たとき、第３のキャパシタ電極Ｐ１４と第４のキャパシタ電極Ｐ１５とは、各々の少なくとも一部と第２の接地電極Ｐ１０とが重なるように、誘電体層ＤＬ１０を介して第２の接地電極Ｐ１０と対向配置されている。

すなわち、前述の第７のキャパシタＣ４１は、第３のキャパシタ電極Ｐ１４と第２の接地電極Ｐ１０と含んで構成されている。前述の第８のキャパシタＣ４２は、第４のキャパシタ電極Ｐ１５と第２の接地電極Ｐ１０と含んで構成されている。

第３のビア導体Ｖ９は、誘電体層ＤＬ２からＤＬ９を貫通し、第２の線路電極Ｐ１３と第３のキャパシタ電極Ｐ１４とを接続している。第４のビア導体Ｖ１０は、誘電体層ＤＬ２からＤＬ９を貫通し、第２の線路電極Ｐ１３と第４のキャパシタ電極Ｐ１５とを接続している。具体的には、第３のビア導体Ｖ９は、一方端が第２の線路電極Ｐ１３の一方主面に接続されているとともに、他方端が第３のキャパシタ電極Ｐ１４の他方主面に接続されている。第４のビア導体Ｖ１０は、一方端が第２の線路電極Ｐ１３の一方主面に接続されているとともに、他方端が第４のキャパシタ電極Ｐ１５の他方主面に接続されている。

すなわち、前述の第８のインダクタＬ４１は、第２の線路電極Ｐ１３と第３のビア導体Ｖ９と第４のビア導体Ｖ１０とを含んで構成されている。

そして、第１の中間キャパシタ電極Ｐ１６は、誘電体層ＤＬ９を介して、第１の中間回路の第３のキャパシタ電極Ｐ１１と、第２の中間回路の第３のキャパシタ電極Ｐ１４とに対向配置されている。詳細には、第１の中間キャパシタ電極Ｐ１６の一方主面と第１の中間回路の第３のキャパシタ電極Ｐ１１の他方主面とが、誘電体層ＤＬ９を介して対向配置されている。また、第１の中間キャパシタ電極Ｐ１６の一方主面と第２の中間回路の第３のキャパシタ電極Ｐ１４の他方主面とが、誘電体層ＤＬ９を介して対向配置されている。

なお、第２の接地電極Ｐ１０は、複数に分割されていてもよい。その場合、前述の第５のキャパシタＣ３１、第６のキャパシタＣ３２、第７のキャパシタＣ４１および第８のキャパシタＣ４２が、分割された第２の接地電極Ｐ１０の部分をそれぞれ含むようにしてもよい。

図３に、各キャパシタのキャパシタンスおよび各インダクタのインダクタンスを所定の値としたときの、バンドパスフィルタ１００のフィルタ特性を示す。フィルタ特性のＳ２１に着目すると、通過帯域を、挿入損失が平坦部から３ｄＢ減少した周波数で定義した場合、バンドパスフィルタ１００では、約６．３ＧＨｚから約８．７ＧＨｚまでを通過帯域と見なすことができる。そして、通過帯域の低周波側の約５．７ＧＨｚに約−５５ｄＢまで急峻に減衰する減衰極があり、高周波側の約９.４ＧＨｚに約−６０ｄＢまで急峻に減衰する減衰極がある。高周波側の減衰が得られるのは、第１のフィルタ回路と第２のフィルタとの間に、第１のフィルタ回路および第２のフィルタ回路の各々とグランドが異なる中間回路を配置する構造としているため、グランドを介する信号の伝搬が最小になることによる。さらに、中間キャパシタ電極Ｐ１６を設けることにより、よりおおきな減衰極を所望の周波数に設定することができる。

＜第２の例＞
第１の実施形態の第２の例であるバンドパスフィルタ１００Ａについて、図４ないし図６を用いて説明する。

図４は、バンドパスフィルタ１００Ａの等価回路図である。バンドパスフィルタ１００Ａは、第１０のキャパシタＣ５２をさらに備えている。バンドパスフィルタ１００Ａにおいて、第９のキャパシタＣ５１は、前述の接続点Ａ１と接続点Ｂ１との間に接続されている。また、第１０のキャパシタＣ５２は、第６のキャパシタＣ３２と第７のインダクタＬ３１との接続点Ａ２と、前述の接続点Ｂ２との間に接続されている。それら以外の構成要素については、バンドパスフィルタ１００と同様である。

図５は、バンドパスフィルタ１００Ａの一部の分解斜視図である。具体的には、誘電体層ＤＬ９、ＤＬ１０と、第１のキャパシタ電極Ｐ３、Ｐ７と、第２のキャパシタ電極Ｐ４、Ｐ８と、第３のキャパシタ電極Ｐ１１、Ｐ１４と、第４のキャパシタ電極Ｐ１２、Ｐ１５と、第１の中間キャパシタ電極Ｐ１６と、第２の中間キャパシタ電極Ｐ１８とが図示されている。すなわち、バンドパスフィルタ１００Ａは、矩形状の第２の中間キャパシタ電極Ｐ１８をさらに備えている。ただし、形状はこれに限られない。バンドパスフィルタ１００Ａにおいて、第１の中間キャパシタ電極Ｐ１６は、バンドパスフィルタ１００と同様に配置されている。

また、第２の中間キャパシタ電極Ｐ１８は、誘電体層ＤＬ９を介して、第１の中間回路の第４のキャパシタ電極Ｐ１２と、第２の中間回路の第４のキャパシタ電極Ｐ１５とに対向配置されている。詳細には、第２の中間キャパシタ電極Ｐ１８の一方主面と第１の中間回路の第４のキャパシタ電極Ｐ１２の他方主面とが、誘電体層ＤＬ９を介して対向配置されている。また、第２の中間キャパシタ電極Ｐ１８の一方主面と第２の中間回路の第４のキャパシタ電極Ｐ１５の他方主面とが、誘電体層ＤＬ９を介して対向配置されている。それら以外の構成要素については、バンドパスフィルタ１００と同様である。

図６に、各キャパシタのキャパシタンスおよび各インダクタのインダクタンスを所定の値としたときの、バンドパスフィルタ１００Ａのフィルタ特性を示す。フィルタ特性のＳ２１に着目すると、バンドパスフィルタ１００Ａの通過帯域は約６．３ＧＨｚから約８．７ＧＨｚであり、バンドパスフィルタ１００の通過帯域と実質的に変化していないと見なすことができる。そして、通過帯域の低周波側の約５．７ＧＨｚに約−５０ｄＢまで急峻に減衰する減衰極があり、高周波側の約９．４ＧＨｚに約−５５ｄＢまで急峻に減衰する減衰極がある。

以上で説明した第１および第２の例から、第１の実施形態に係るバンドパスフィルタでは、通過帯域を維持しながら、通過帯域の高周波側に、必要な減衰量の減衰極を生成することができる。

また、第２の例のように、第９のキャパシタＣ５１と第１０のキャパシタＣ５２を備えるようにした場合、高周波側の減衰極での減衰量に対する、さらに高周波側での減衰量の低下の度合いＴを小さくし、通過帯域周波数の高周波側の減衰量を大きくすることができる（図３、図６参照）。

なお、バンドパスフィルタ１００，１００Ａの各々は、第３の接地電極Ｐ１７と、第５のビア導体Ｖ１１と、第６のビア導体Ｖ１２と、第７のビア導体Ｖ１３とをさらに有している。また、第１の接地電極Ｐ２と第２の接地電極Ｐ１０とは、互いに離れて配置されている。第３の接地電極Ｐ１７は、外部接地電極ＰＧ１ないしＰＧ４に接続されている。

そして、第１のフィルタ回路ＦＣ１における第１の接地電極Ｐ２と第３の接地電極Ｐ１７とは、第５のビア導体Ｖ１１により接続されている。第２のフィルタ回路ＦＣ２における第１の接地電極Ｐ６と第３の接地電極Ｐ１７とは、第６のビア導体Ｖ１２により接続されている。第１の中間回路ＭＣ１および第２の中間回路ＭＣ２における第２の接地電極Ｐ１０と第３の接地電極Ｐ１７とは、第７のビア導体Ｖ１３により接続されている。図２では、第５のビア導体Ｖ１１、第６のビア導体Ｖ１２および第７のビア導体Ｖ１３の各々は、複数となっているが、単数であってもよい。

上記の構造とすることにより、第１のフィルタ回路とグランドとの間のインダクタンスを独立して調整することができる。同様に、第２のフィルタ回路とグランドとの間のインダクタンス、ならびに第１の中間回路および第２の中間回路とグランドとの間のインダクタンスも、独立して調整することができる。

−バンドパスフィルタの第２の実施形態−
第２の実施形態に係るバンドパスフィルタは、通過帯域の低周波側の減衰極の生成に関するものであり、第１のビア導体Ｖ１と第２のビア導体Ｖ２と接地ビア導体Ｖ３との位置関係に特徴がある。

＜第１の例＞
第２の実施形態の第１の例であるバンドパスフィルタ１００Ｂについて、図７ないし図９を用いて説明する。

バンドパスフィルタ１００Ｂの等価回路図は、バンドパスフィルタ１００Ａの等価回路図と同じであるため図示を省略する。バンドパスフィルタ１００Ｂは、第１のフィルタ回路ＦＣ１と、第２のフィルタ回路ＦＣ２と、第１の中間回路ＭＣ１と、第２の中間回路ＭＣ２と、第９のキャパシタＣ５１と、第１０のキャパシタＣ５２とを備えている。ただし、バンドパスフィルタ１００Ｂにおいて、第９のキャパシタＣ５１と第１０のキャパシタＣ５２とは、必須の構成要素ではない。

図７は、バンドパスフィルタ１００Ｂの分解斜視図である。また、図８は、バンドパスフィルタ１００Ｂの一部の平面図である。バンドパスフィルタ１００Ｂは、積層されている誘電体層ＤＬ１ないしＤＬ１３と、第１のフィルタ回路および第２のフィルタ回路と、第１の中間回路および第２の中間回路と、第１の中間キャパシタ電極Ｐ１６および第２の中間キャパシタ電極Ｐ１８とを備えている。バンドパスフィルタ１００Ｂの基本的な構造は、バンドパスフィルタ１００Ａと同様である。

ここで、バンドパスフィルタ１００Ｂの第１のフィルタ回路における第１のビア導体Ｖ１、第２のビア導体Ｖ２および接地ビア導体Ｖ３の各々を、中心を有する円柱と見なす。同様に、第２のフィルタ回路における第１のビア導体Ｖ４、第２のビア導体Ｖ５および接地ビア導体Ｖ６の各々を、中心を有する円柱と見なす。

その場合、第１のフィルタ回路における接地ビア導体Ｖ３の中心は、第１のビア導体Ｖ１の中心と第２のビア導体Ｖ２の中心とを結ぶ仮想線ＩＬ１から、第１の中間回路と反対側にずれた位置にある。また、第２のフィルタ回路における接地ビア導体Ｖ６の中心は、第１のビア導体Ｖ４の中心と第２のビア導体Ｖ５の中心とを結ぶ仮想線ＩＬ２から、第２の中間回路と反対側にずれた位置にある（図８参照）。なお、「ビア導体の中心」とは、円柱形状のビア導体を平面視した場合の円の中心を指す。

なお、バンドパスフィルタ１００Ｂの第１のフィルタ回路における第１の線路電極Ｐ１および第２のフィルタ回路における第１の線路電極Ｐ５は、バンドパスフィルタ１００Ａと同様に矩形状である。また、それら以外の構成要素についても、バンドパスフィルタ１００Ａと同様である。

図９に、各キャパシタのキャパシタンスおよび各インダクタのインダクタンスを所定の値としたときの、バンドパスフィルタ１００Ｂのフィルタ特性を示す。フィルタ特性のＳ２１に着目すると、バンドパスフィルタ１００Ｂの通過帯域は約６．３ＧＨｚから約８．７ＧＨｚであり、バンドパスフィルタ１００の通過帯域と実質的に変化していないと見なすことができる。そして、通過帯域の低周波側の約３．８ＧＨｚ付近において急峻に減衰する減衰極があるとともに、高周波側の約９．３ＧＨｚに約−６０ｄＢまで急峻に減衰する減衰極を有している。

＜第２の例＞
第２の実施形態の第２の例であるバンドパスフィルタ１００Ｃについて、図１０ないし図１２を用いて説明する。

バンドパスフィルタ１００Ｃの等価回路図は、バンドパスフィルタ１００Ａの等価回路図と同じであるため図示を省略する。バンドパスフィルタ１００Ｃは、第１のフィルタ回路ＦＣ１と、第２のフィルタ回路ＦＣ２と、第１の中間回路ＭＣ１と、第２の中間回路ＭＣ２と、第９のキャパシタＣ５１と、第１０のキャパシタＣ５２とを備えている。ただし、バンドパスフィルタ１００Ｂと同様に、第９のキャパシタＣ５１と第１０のキャパシタＣ５２とは、必須の構成要素ではない。

図１０は、バンドパスフィルタ１００Ｃの分解斜視図である。また、図１１は、バンドパスフィルタ１００Ｃの一部の平面図である。バンドパスフィルタ１００Ｃの基本的な構造は、バンドパスフィルタ１００Ｂと同様である。すなわち、第１のフィルタ回路における接地ビア導体Ｖ３の中心は、仮想線ＩＬ１から第１の中間回路側にずれた位置にある。また、第２のフィルタ回路における接地ビア導体Ｖ６の中心は、仮想線ＩＬ２から第２の中間回路側にずれた位置にある。

図１２に、各キャパシタのキャパシタンスおよび各インダクタのインダクタンスを所定の値としたときの、バンドパスフィルタ１００Ｃのフィルタ特性を示す。フィルタ特性のＳ２１に着目すると、バンドパスフィルタ１００Ｃの通過帯域は約６．３ＧＨｚから約８．７ＧＨｚであり、バンドパスフィルタ１００の通過帯域と実質的に変化していないと見なすことができる。そして、通過帯域の低周波側の約５．８ＧＨｚに約−６０ｄＢまで急峻に減衰する減衰極があり、高周波側の約９．４ＧＨｚに約−６０ｄＢまで急峻に減衰する減衰極を有している。

以上で説明した第１および第２の例から、第２の実施形態に係るバンドパスフィルタでは、通過帯域を維持しながら、通過帯域の低周波側に、必要な減衰量の減衰極を生成することができる。

また、第２の例のように、各フィルタ回路の第１の線路電極が隣接する中間回路側に突出した第２の部分を含んでいる場合、各接地ビア導体の中心が仮想線からずれる距離を大きくできる。その結果、図１２に示されるように、通過帯域の低周波側の減衰極における減衰量を大きくすることができる。

＜第３〜第５の例＞
第１のフィルタ回路における第１の線路電極Ｐ１および第２のフィルタ回路における第１の線路電極Ｐ５の形状は、前述した２つの矩形が接続された形状に限られない。図１３では、幾つかの変形例が示されている。なお、下記で説明するもの以外の構成要素については、バンドパスフィルタ１００Ａと同様である。

図１３（Ａ）は、第２の実施形態の第３の例であるバンドパスフィルタ１００Ｄの一部の平面図である。具体的には、誘電体層ＤＬ２と、第１の線路電極Ｐ１、Ｐ５と、第２の線路電極Ｐ９、Ｐ１３とが図示されている。バンドパスフィルタ１００Ｄでは、第１のフィルタ回路における第１の線路電極Ｐ１が、第１の中間回路側の辺が全体に湾曲している。すなわち、第１の線路電極Ｐ１は、矩形状の第１の部分Ｐ１ａと、湾曲した辺と第１の部分の１辺とにより囲まれた領域である第２の部分Ｐ１ｂとを含んでいる。第２のフィルタ回路における第１の線路電極Ｐ５も同様である。

図１３（Ｂ）は、第２の実施形態の第４の例であるバンドパスフィルタ１００Ｅの一部の平面図である。具体的には、図１３（Ａ）と同様の構成要素が図示されている。バンドパスフィルタ１００Ｅでは、第１のフィルタ回路における第１の線路電極Ｐ１が、屈曲した帯状となっている。すなわち、第１の線路電極Ｐ１における第２の部分Ｐ１ｂは、屈曲して第１の中間回路側に突出している部分である。第２のフィルタ回路における第１の線路電極Ｐ５も同様である。

図１３（Ｃ）は、第２の実施形態の第５の例であるバンドパスフィルタ１００Ｆの一部の平面図である。具体的には、図１３（Ａ）と同様の構成要素が図示されている。バンドパスフィルタ１００Ｆでは、第１のフィルタ回路における第１の線路電極Ｐ１が、第１の部分Ｐ１ａと、第１の部分Ｐ１ａから第１の中間回路側に突出した第２の部分Ｐ１ｂとを含んでいる。すなわち、第１の線路電極Ｐ１は、２つの矩形が接続されたような形状を有している。そして、接地ビア導体Ｖ３は、第１の部分Ｐ１ａと第２の部分Ｐ１ｂとの両方に接続されている。第２のフィルタ回路における第１の線路電極Ｐ５も同様である。

＜第６の例＞
第１のフィルタ回路における接地ビア導体Ｖ３の中心が仮想線ＩＬ１からずれる方向、および第２のフィルタ回路における接地ビア導体Ｖ６の中心が仮想線ＩＬ２からずれる方向は、前述した方向に限られない。図１４では、第６の例が示されている。なお、下記で説明するもの以外の構成要素については、バンドパスフィルタ１００Ａと同様である。

図１４は、第２の実施形態の第６の例であるバンドパスフィルタ１００Ｇの一部の分解斜視図である。バンドパスフィルタ１００Ｇでは、第１のフィルタ回路の第１の線路電極Ｐ１および第２のフィルタ回路の第１の線路電極Ｐ５が２つの矩形が接続された形状であり、バンドパスフィルタ１００Ｆと類似の構造を有している。

一方、バンドパスフィルタ１００Ｇでは、接地ビア導体Ｖ３の中心が仮想線ＩＬ１からずれる方向、および接地ビア導体Ｖ６の中心が仮想線ＩＬ２からずれる方向は、バンドパスフィルタ１００Ｆとは逆になっている。

上記のように、各接地ビア導体の中心が前述の仮想線からずれる方向を変えることによっても、通過帯域を維持しながら、通過帯域の低周波側に、必要な減衰量の減衰極を生成できることが確認されている。

なお、バンドパスフィルタ１００Ｂないし１００Ｇの各々は、第１の実施形態で説明されたように、第３の接地電極Ｐ１７と、第５のビア導体Ｖ１１と、第６のビア導体Ｖ１２と、第７のビア導体Ｖ１３とをさらに有している。また、第１の接地電極Ｐ２と第２の接地電極Ｐ１０とは、互いに離れて配置されている。第３の接地電極Ｐ１７は、外部接地電極ＰＧ１ないしＰＧ４に接続されている。

そして、第１のフィルタ回路における第１の接地電極Ｐ２と第３の接地電極Ｐ１７とは、第５のビア導体Ｖ１１により接続されている。第２のフィルタ回路における第１の接地電極Ｐ６と第３の接地電極Ｐ１７とは、第６のビア導体Ｖ１２により接続されている。第１および第２の中間回路における第２の接地電極Ｐ１０と第３の接地電極Ｐ１７とは、第７のビア導体Ｖ１３により接続されている。

上記の構造とすることにより、第１のフィルタ回路とグランドとの間のインダクタンスを独立して調整することができる。同様に、第２のフィルタ回路とグランドとの間のインダクタンス、ならびに第１の中間回路および第２の中間回路とグランドとの間のインダクタンスも、独立して調整することができる。

また、図７および図１０で示されているように、各接地ビア導体の中心を前述の仮想線から隣接する中間回路側にずらして、かつ第１の中間回路と第２の中間回路とを接続するキャパシタを備えることが好ましい。そのようにすることで、通過帯域を維持しながら、通過帯域の低周波側および高周波側の両方に、必要な減衰量の減衰極を生成することができる。

さらに、図７および図１０で示されているように、中間回路同士の接続を２つの中間キャパシタ電極を用いて行なうようにすることが好ましい。その場合、高周波側の減衰極での減衰量に対する、さらに高周波側での減衰量の低下の度合いＴを小さくすることができる。

−バンドパスフィルタの第３の実施形態−
第３の実施形態に係るバンドパスフィルタは、第２の実施形態と同様の特徴を有している。

第３の実施形態に係るバンドパスフィルタ１００Ｈについて、図１５および図１６を用いて説明する。

図１５は、バンドパスフィルタ１００Ｈの等価回路図である。バンドパスフィルタ１００Ｈは、第１のフィルタ回路ＦＣ１と、第２のフィルタ回路ＦＣ２と、第１の中間回路ＭＣ１とを備えている。

第１のフィルタ回路ＦＣ１および第２のフィルタ回路ＦＣ２と、第１の中間回路ＭＣ１とは、他の実施形態に係るバンドパスフィルタの第１および第２の態様と同様の構成を有している。バンドパスフィルタ１００Ｈでは、第１の中間回路ＭＣ１は、第１のフィルタ回路ＦＣ１と第２のフィルタ回路ＦＣ２との間に配置される。また、第１の中間回路ＭＣ１は、第１のフィルタ回路ＦＣ１および第２のフィルタ回路ＦＣ２の各々と電磁界結合する。

図１６は、バンドパスフィルタ１００Ｈの分解斜視図である。バンドパスフィルタ１００Ｈは、積層されている誘電体層ＤＬ１ないしＤＬ１３と、第１のフィルタ回路および第２のフィルタ回路と、第１の中間回路とを備えている。第１のフィルタ回路および第２のフィルタ回路と、第１の中間回路とは、図１６中には明示されていないが、図１５のバンドパスフィルタ１００Ｈの等価回路図において説明されたものと同じものである。

第１のフィルタ回路および第２のフィルタ回路は、誘電体層ＤＬ１ないしＤＬ１３の積層方向と直交する方向に並んで配置されている。第１の中間回路は、第１のフィルタ回路と第２のフィルタ回路との間に並んで配置されている。また、第１の中間回路は、第１のフィルタ回路および第２のフィルタ回路の各々と電磁界結合する。

第１のフィルタ回路における接地ビア導体Ｖ３の中心は、第１のビア導体Ｖ１の中心と第２のビア導体Ｖ２の中心とを結ぶ仮想線ＩＬ１から、第１の中間回路側にずれた位置にある。また、第２のフィルタ回路における接地ビア導体Ｖ６の中心は、第１のビア導体Ｖ４の中心と第２のビア導体Ｖ５の中心とを結ぶ仮想線ＩＬ２から、第１の中間回路側にずれた位置にある。

上記のように、中間回路が１つの場合でも、各接地ビア導体の中心が前述の仮想線からずれるように配置することにより、通過帯域を維持しながら、通過帯域の低周波側に、必要な減衰量の減衰極を生成できることが確認されている。

−バンドパスフィルタの第４の実施形態−
第１の実施形態および第２の実施形態においては２つの中間回路を備えるバンドパスフィルタについて説明し、第３の実施形態においては１つの中間回路を備えるバンドパスフィルタについて説明した。実施形態に係るバンドパスフィルタが備える中間回路の数は、３以上であってもよい。第４の実施形態においては、３つの中間回路を備えるバンドパスフィルタについて説明する。

第４の実施形態に係るバンドパスフィルタは、第２の実施形態と同様の特徴を有している。当該バンドパスフィルタについて、図１７を用いて説明する。

図１７は、第４の実施形態の一例であるバンドパスフィルタ１００Ｊの一部の平面図である。バンドパスフィルタ１００Ｊの構成は、図７および図８に示されるバンドパスフィルタ１００Ｂに、第１の中間回路および第２の中間回路の各々に電磁界結合する第３の中間回路が追加された構成である。具体的には、図１７の誘電体層ＤＬ２と、第１の線路電極Ｐ１、Ｐ５と、第２の線路電極Ｐ９、Ｐ１３とは、図８の誘電体層ＤＬ２と、第１の線路電極Ｐ１、Ｐ５と、第２の線路電極Ｐ９、Ｐ１３とにそれぞれ対応する。また、図８の誘電体層ＤＬ２に第３の中間回路に含まれる第２の線路電極Ｐ１９が追加されている。

バンドパスフィルタ１００Ｊでは、第１のフィルタ回路における第１の線路電極Ｐ１は、部分Ｐ１ｃ〜Ｐ１ｅを含む。部分Ｐ１ｃおよびＰ１ｅの各々は、第２の線路電極Ｐ９の長手方向に延在している。部分Ｐ１ｄは、当該長手方向に直交する方向に延在している。部分Ｐ１ｃは、部分Ｐ１ｄの一方端に接続されている。部分Ｐ１ｅは、部分Ｐ１ｄの他方端に接続されている。第１の線路電極Ｐ１は、部分Ｐ１ｃとＰ１ｄとの接続部分において屈曲しているとともに、部分Ｐ１ｅとＰ１ｄとの接続部分において屈曲している。部分Ｐ１ｄの延在方向において、部分Ｐ１ｃと第２の線路電極Ｐ９との間の距離Ｗ１は、部分Ｐ１ｅと第２の線路電極Ｐ９との間の距離Ｗ２よりも短い。なお、距離Ｗ１は、距離Ｗ２より長くてもよい。

第１のビア導体Ｖ１は、部分Ｐ１ｃに接続されている。第２のビア導体Ｖ２は、部分Ｐ１ｅに接続されている。接地ビア導体Ｖ３は、部分Ｐ１ｃに接続されている。第１のビア導体Ｖ１と接地ビア導体Ｖ３との距離は、第２のビア導体Ｖ２と接地ビア導体Ｖ３との距離よりも短い。接地ビア導体Ｖ３は、部分Ｐ１ｄに接続されてもよいし、部分Ｐ１ｅに接続されてもよい。そして、第１のフィルタ回路における接地ビア導体Ｖ３の中心は、第１のビア導体Ｖ１の中心と第２のビア導体Ｖ２の中心とを結ぶ仮想線ＩＬ１から、第１の中間回路側にずれた位置にある。また、上述のとおり、接地ビア導体Ｖ３は、中間回路により近い側である、部分Ｐ１ｃに設けられている。

第２のフィルタ回路における第１の線路電極Ｐ５は、部分Ｐ５ｃ〜Ｐ５ｅを含む。部分Ｐ５ｃおよびＰ５ｅの各々は、第２の線路電極Ｐ１３の長手方向に延在している。部分Ｐ５ｄは、当該長手方向に直交する方向に延在している。部分Ｐ５ｃは、部分Ｐ５ｄの一方端に接続されている。部分Ｐ５ｅは、部分Ｐ５ｄの他方端に接続されている。第１の線路電極Ｐ５は、部分Ｐ５ｃとＰ５ｄとの接続部分において屈曲しているとともに、部分Ｐ５ｅとＰ５ｄとの接続部分において屈曲している。部分Ｐ５ｄの延在方向において、部分Ｐ５ｃと第２の線路電極Ｐ１３との間の距離Ｗ３は、部分Ｐ５ｅと第２の線路電極Ｐ１３との間の距離Ｗ４よりも短い。なお、距離Ｗ３は、距離Ｗ４より長くてもよい。

第１のビア導体Ｖ４は、部分Ｐ５ｃに接続されている。第２のビア導体Ｖ５は、部分Ｐ５ｅに接続されている。接地ビア導体Ｖ６は、部分Ｐ５ｃに接続されている。第１のビア導体Ｖ４と接地ビア導体Ｖ６との距離は、第２のビア導体Ｖ５と接地ビア導体Ｖ６との距離よりも短い。接地ビア導体Ｖ６は、部分Ｐ５ｄに接続されてもよいし、部分Ｐ５ｅに接続されてもよい。そして、第２のフィルタ回路における接地ビア導体Ｖ６の中心は、第１のビア導体Ｖ４の中心と第２のビア導体Ｖ５の中心とを結ぶ仮想線ＩＬ２から、第２の中間回路側にずれた位置にある。また、上述のとおり、接地ビア導体Ｖ６は、中間回路により近い側である、部分Ｐ５ｃに設けられている。

第２の線路電極Ｐ１９は、第２の線路電極Ｐ９とＰ１３との間に配置され、第２の線路電極Ｐ９およびＰ１３の長手方向に延在している。第２の線路電極Ｐ１９の長さＨ１は、第２の線路電極Ｐ９の長さＨ２よりも長く、第２の線路電極Ｐ１３の長さＨ３よりも長い。長さＨ１は、長さＨ２よりも短くてもよいし、長さＨ３よりも短くてもよい。

以上、第４の実施形態に係るバンドパスフィルタによっても、各接地ビア導体の中心が前述の仮想線からずれるように当該接地ビア導体を配置することにより、通過帯域を維持しながら、通過帯域の低周波側に、必要な減衰量の減衰極を生成することが確認されている。

この明細書に記載の実施形態は、例示的なものであって、この発明は上記の実施形態および変形例に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。

今回開示された各実施の形態は、矛盾しない範囲で適宜組み合わされて実施されることも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１００，１００Ａ〜１００Ｈ，１００Ｊ バンドパスフィルタ、Ａ１，Ａ２，Ｂ１，Ｂ２ 接続点、Ｃ１１ 第１のキャパシタ、Ｃ１２ 第２のキャパシタ、Ｃ２１ 第３のキャパシタ、Ｃ２２ 第４のキャパシタ、Ｃ３１ 第５のキャパシタ、Ｃ３２ 第６のキャパシタ、Ｃ４１ 第７のキャパシタ、Ｃ４２ 第８のキャパシタ、Ｃ５１ 第９のキャパシタ、Ｃ５２ 第１０のキャパシタ、ＤＬ１〜ＤＬ１３ 誘電体層、ＦＣ１ 第１のフィルタ回路、ＦＣ２ 第２のフィルタ回路、Ｐ９，Ｐ１３，Ｐ１９ 第２の線路電極、ＩＬ１，ＩＬ２ 仮想線、Ｌ１１ 第１のインダクタ、Ｌ１２ 第２のインダクタ、Ｌ１３ 第３のインダクタ、Ｌ２１ 第４のインダクタ、Ｌ２２ 第５のインダクタ、Ｌ２３ 第６のインダクタ、Ｌ３１ 第７のインダクタ、Ｌ４１ 第８のインダクタ、ＭＣ１ 第１の中間回路、ＭＣ２ 第２の中間回路、Ｐ１ａ 第１の部分、Ｐ１ｂ 第２の部分、Ｐ１，Ｐ５ 第１の線路電極、Ｐ１ｃ，Ｐ１ｅ，Ｐ１ｄ，Ｐ５ｃ，Ｐ５ｅ，Ｐ５ｄ 部分、Ｐ２，Ｐ６ 第１の接地電極、Ｐ３，Ｐ７ 第１のキャパシタ電極、Ｐ４，Ｐ８ 第２のキャパシタ電極、Ｐ１０ 第２の接地電極、Ｐ１１，Ｐ１４ 第３のキャパシタ電極、Ｐ１２，Ｐ１５ 第４のキャパシタ電極、Ｐ１６ 第１の中間キャパシタ電極、Ｐ１７ 第３の接地電極、Ｐ１８ 第２の中間キャパシタ電極、ＰＧ１ 外部接地電極、ＰＬ１，ＰＬ２ 引き出し電極、ＰＳ１，ＰＳ２ 信号電極、ＰＴ１ 第１のポート、ＰＴ２ 第２のポート、ＲＣ１ 第１の共振回路、ＲＣ２ 第２の共振回路、ＲＣ３ 第３の共振回路、ＲＣ４ 第４の共振回路、Ｖ１，Ｖ４ 第１のビア導体、Ｖ２，Ｖ５ 第２のビア導体、Ｖ３，Ｖ６ 接地ビア導体、Ｖ７，Ｖ９ 第３のビア導体、Ｖ８，Ｖ１０ 第４のビア導体、Ｖ１１ 第５のビア導体、Ｖ１２ 第６のビア導体、Ｖ１３ 第７のビア導体。

Claims (15)

1. 第１のインダクタと第３のインダクタと第１のキャパシタとを有する第１の共振回路と、第２のインダクタと前記第３のインダクタと第２のキャパシタとを有する第２の共振回路とを含む第１のフィルタ回路と、
   第４のインダクタと第６のインダクタと第３のキャパシタとを有する第３の共振回路と、第５のインダクタと前記第６のインダクタと第４のキャパシタとを有する第４の共振回路とを含む第２のフィルタ回路と、
   グランドに接続された第５のキャパシタおよびグランドに接続された第６のキャパシタと、前記第５のキャパシタと前記第６のキャパシタとの間に接続された第７のインダクタとを有する第１の中間回路と、
   グランドに接続された第７のキャパシタおよびグランドに接続された第８のキャパシタと、前記第７のキャパシタと前記第８のキャパシタとの間に接続された第８のインダクタとを有する第２の中間回路と、
   第９のキャパシタとを備え、
   前記第７のインダクタは、前記第１ないし第３のインダクタの各々と電磁界結合し、前記第８のインダクタは、前記第４ないし第７のインダクタの各々と電磁界結合しており、
   前記第９のキャパシタは、前記第１の中間回路と前記第２の中間回路との間に接続されている、バンドパスフィルタ。
2. 前記第９のキャパシタは、前記第５のキャパシタと前記第７のインダクタとの接続点と、前記第７のキャパシタと前記第８のインダクタとの接続点との間に接続されていることを特徴とする、請求項１に記載のバンドパスフィルタ。
3. 第１０のキャパシタをさらに備え、
   前記第１０のキャパシタは、前記第６のキャパシタと前記第７のインダクタとの接続点と、前記第８のキャパシタと前記第８のインダクタとの接続点との間に接続されていることを特徴とする、請求項２に記載のバンドパスフィルタ。
4. 積層されている複数の誘電体層と、
   前記複数の誘電体層の積層方向と直交する方向に並んで配置された第１のフィルタ回路および第２のフィルタ回路と、
   前記第１のフィルタ回路と前記第２のフィルタ回路との間に並んで配置され、前記第１のフィルタ回路と電磁界結合する第１の中間回路ならびに前記第２のフィルタ回路および前記第１の中間回路の各々と電磁界結合する第２の中間回路と、
   第１の中間キャパシタ電極とを備え、
   前記第１のフィルタ回路および前記第２のフィルタ回路の各々は、
   前記積層方向に対して垂直方向に延びる第１の線路電極と、
   第１の接地電極と、
   前記第１の接地電極と対向配置された第１のキャパシタ電極と、
   前記第１の接地電極と対向配置された第２のキャパシタ電極と、
   前記積層方向に通り、前記第１の線路電極と前記第１のキャパシタ電極とを接続する第１のビア導体と、
   前記積層方向に通り、前記第１の線路電極と前記第２のキャパシタ電極とを接続する第２のビア導体と、
   前記第１のビア導体と前記第２のビア導体との間に配置され、前記積層方向に通り、前記第１の線路電極と前記第１の接地電極とを接続する接地ビア導体とを含み、
   前記第１の中間回路および前記第２の中間回路の各々は、
   前記垂直方向に延びる第２の線路電極と、
   第２の接地電極と、
   前記第２の接地電極と対向配置された第３のキャパシタ電極と、
   前記第２の接地電極と対向配置された第４のキャパシタ電極と、
   前記積層方向に通り、前記第２の線路電極と前記第３のキャパシタ電極とを接続する第３のビア電極と、
   前記積層方向に通り、前記第２の線路電極と前記第４のキャパシタ電極とを接続する第４のビア電極とを含み、
   前記第１の中間キャパシタ電極は、前記第１の中間回路の前記第３のキャパシタ電極と、前記第２の中間回路の前記第３のキャパシタ電極とに対向配置されることを特徴とする、バンドパスフィルタ。
5. 第２の中間キャパシタ電極をさらに有し、
   前記第２の中間キャパシタ電極は、前記第１の中間回路の前記第４のキャパシタ電極と、前記第２の中間回路の前記第４のキャパシタ電極とに対向配置されることを特徴とする、請求項４に記載のバンドパスフィルタ。
6. 第３の接地電極と、第５のビア導体と、第６のビア導体と、第７のビア導体とをさらに有し、
   前記第１の接地電極と前記第２の接地電極とは、互いに離れて配置され、
   前記第１のフィルタ回路における前記第１の接地電極と前記第３の接地電極とが、前記第５のビア導体により接続され、
   前記第２のフィルタ回路における前記第１の接地電極と前記第３の接地電極とが、前記第６のビア導体により接続され、
   前記第１および第２の中間回路における前記第２の接地電極と前記第３の接地電極とが、前記第７のビア導体により接続されることを特徴とする請求項４または５に記載のバンドパスフィルタ。
7. 積層されている複数の誘電体層と、
   前記複数の誘電体層の積層方向と直交する方向に並んで配置された第１のフィルタ回路および第２のフィルタ回路と、
   前記第１のフィルタ回路と前記第２のフィルタ回路との間に配置され、前記第１のフィルタ回路および前記第２のフィルタ回路の各々と電磁界結合する少なくとも１つの中間回路とを備え、
   前記第１のフィルタ回路および前記第２のフィルタ回路の各々は、
   前記積層方向に対して垂直方向に延びる第１の線路電極と、
   第１の接地電極と、
   前記第１の接地電極と対向配置された第１のキャパシタ電極と、
   前記第１の接地電極と対向配置された第２のキャパシタ電極と、
   前記積層方向に通り、前記第１の線路電極と前記第１のキャパシタ電極とを接続する第１のビア導体と、
   前記積層方向に通り、前記第１の線路電極と前記第２のキャパシタ電極とを接続する第２のビア導体と、
   前記第１のビア導体と前記第２のビア導体との間に配置され、前記積層方向に通り、前記第１の線路電極と前記第１の接地電極とを接続する接地ビア導体とを含み、
   前記少なくとも１つの中間回路は、
   前記垂直方向に延びる第２の線路電極と、
   第２の接地電極と、
   前記第２の接地電極と対向配置された第３のキャパシタ電極と、
   前記第２の接地電極と対向配置された第４のキャパシタ電極と、
   前記積層方向に通り、前記第２の線路電極と前記第３のキャパシタ電極とを接続する第３のビア電極と、
   前記積層方向に通り、前記第２の線路電極と前記第４のキャパシタ電極とを接続する第４のビア電極とを含み、
   前記接地ビア導体の中心は、前記第１のビア導体の中心と前記第２のビア導体の中心とを結ぶ仮想線からずれた位置にあることを特徴とする、バンドパスフィルタ。
8. 前記少なくとも１つの中間回路は、前記第１のフィルタ回路と前記第２のフィルタ回路との間に並んで配置され、前記第１のフィルタ回路と電磁界結合する第１の中間回路と、前記第２のフィルタ回路および前記第１の中間回路の各々と電磁界結合する第２の中間回路とを含む、請求項７に記載のバンドパスフィルタ。
9. 前記第１のフィルタ回路における前記接地ビア導体の中心は、前記第１のフィルタ回路における第１のビア導体の中心と前記第２のビア導体の中心とを結ぶ仮想線から前記第１の中間回路側にずれた位置にあり、
   前記第２のフィルタ回路における前記接地ビア導体の中心は、前記第２のフィルタ回路における第１のビア導体の中心と前記第２のビア導体の中心とを結ぶ仮想線から前記第２の中間回路側にずれた位置にあることを特徴とする、請求項８に記載のバンドパスフィルタ。
10. 前記第１の線路電極は、第１の部分と、前記第１の部分から前記第１の中間回路側に突出した第２の部分とを含み、
    前記接地ビア導体は、前記第１の部分と前記第２の部分との両方に接続されていることを特徴とする、請求項９に記載のバンドパスフィルタ。
11. 第３の接地電極と、第５のビア導体と、第６のビア導体と、第７のビア導体とをさらに有し、
    前記第１の接地電極と前記第２の接地電極とは、互いに離れて配置され、
    前記第１のフィルタ回路における前記第１の接地電極と前記第３の接地電極とが、前記第５のビア導体により接続され、
    前記第２のフィルタ回路における前記第１の接地電極と前記第３の接地電極とが、前記第６のビア導体により接続され、
    前記第１および第２の中間回路における前記第２の接地電極と前記第３の接地電極とが、前記第７のビア導体により接続されることを特徴とする請求項８ないし１０のいずれか１項に記載のバンドパスフィルタ。
12. 第１の中間キャパシタ電極をさらに備え、
    前記第１の中間キャパシタ電極は、前記第１の中間回路の前記第３のキャパシタ電極と、前記第２の中間回路の前記第３のキャパシタ電極とに対向配置されることを特徴とする、請求項８ないし１１のいずれか１項に記載のバンドパスフィルタ。
13. 第２の中間キャパシタ電極をさらに備え、
    前記第２の中間キャパシタ電極は、前記第１の中間回路の前記第４のキャパシタ電極と、前記第２の中間回路の前記第４のキャパシタ電極とに対向配置されることを特徴とする、請求項１２に記載のバンドパスフィルタ。
14. 前記少なくとも１つの中間回路は、前記第１のフィルタ回路と前記第２のフィルタ回路との間に配置され、前記第１のフィルタ回路および前記第２のフィルタ回路の各々と電磁界結合する第１の中間回路を含む、請求項７に記載のバンドパスフィルタ。
15. 前記少なくとも１つの中間回路は、前記第１のフィルタ回路と前記第２のフィルタ回路との間に並んで配置され、前記第１のフィルタ回路と電磁界結合する第１の中間回路と、前記第２のフィルタ回路と電磁界結合する第２の中間回路と、前記第１の中間回路および前記第２の中間回路の各々と電磁界結合する第３の中間回路とを含む、請求項７に記載のバンドパスフィルタ。

Images