JPWO2018012083A1 - Switching circuit, automatic gain control circuit and phase synchronization circuit - Google Patents

Switching circuit, automatic gain control circuit and phase synchronization circuit Download PDF

Info

Publication number
JPWO2018012083A1
JPWO2018012083A1 JP2018527404A JP2018527404A JPWO2018012083A1 JP WO2018012083 A1 JPWO2018012083 A1 JP WO2018012083A1 JP 2018527404 A JP2018527404 A JP 2018527404A JP 2018527404 A JP2018527404 A JP 2018527404A JP WO2018012083 A1 JPWO2018012083 A1 JP WO2018012083A1
Authority
JP
Japan
Prior art keywords
bipolar transistor
signal
base
transistors
bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018527404A
Other languages
Japanese (ja)
Other versions
JP6891888B2 (en
Inventor
隼 永田
隼 永田
暁 新家
暁 新家
法男 小路
法男 小路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2018012083A1 publication Critical patent/JPWO2018012083A1/en
Application granted granted Critical
Publication of JP6891888B2 publication Critical patent/JP6891888B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

信号のレベルに応じてオン状態またはオフ状態に移行するトランジスタを備えるAGC回路において、低域ノイズを低減しつつ、リーク電流を低減する。
スイッチング回路は、第1のバイポーラトランジスタ、第2のバイポーラトランジスタおよび比較部を具備する。第2のバイポーラトランジスタは、第1のバイポーラトランジスタに接続点でカスコード接続され、ベースに閾値電圧を下回らない一定のバイアス電圧が印加される。また、比較部は、入力信号と所定の参照信号とを比較して当該比較結果を示す一対の差動出力信号を第1のバイポーラトランジスタのベースと接続点とに出力する。
In an AGC circuit including a transistor that shifts to an on state or an off state according to the level of a signal, leakage current is reduced while reducing low-pass noise.
The switching circuit comprises a first bipolar transistor, a second bipolar transistor, and a comparing unit. The second bipolar transistor is cascode connected to the first bipolar transistor at a connection point, and a constant bias voltage not lower than the threshold voltage is applied to the base. The comparison unit compares the input signal with a predetermined reference signal, and outputs a pair of differential output signals indicating the comparison result to the base of the first bipolar transistor and the connection point.

Description

本技術は、スイッチング回路、自動利得制御回路および位相同期回路に関する。詳しくは、信号のレベルに応じてオン状態またはオフ状態に移行するトランジスタを備えるスイッチング回路、自動利得制御回路および位相同期回路に関する。   The present technology relates to a switching circuit, an automatic gain control circuit, and a phase synchronization circuit. More particularly, the present invention relates to a switching circuit, an automatic gain control circuit, and a phase synchronization circuit including a transistor that transitions to an on state or an off state according to the level of a signal.

従来より、音響機器や通信機器などにおいて、信号の振幅を一定に維持するために、その信号に対するゲインを動的に制御するAGC(Automatic Gain Control)回路が用いられている。このAGC回路は、一般に、信号の振幅に応じた制御電圧を出力する検波回路と、その制御電圧に応じたゲインで信号を増幅する可変ゲインアンプとを備える。この検波回路には、例えば、入力信号と参照信号とを比較する比較器と、その比較結果に応じてオンオフするトランジスタと、リカバー電流源とアタック電流源とが設けられる。そのリカバー電流源と、比較結果により制御されたアタック電流源による制御電流を充放電して制御電圧を生成するコンデンサとが設けられる(例えば、特許文献1参照。)。このコンデンサの一端は、リカバー電流源およびトランジスタの接続点と可変ゲインアンプとに接続される。   2. Description of the Related Art Conventionally, in order to maintain the amplitude of a signal constant in an audio device, a communication device, etc., an AGC (Automatic Gain Control) circuit that dynamically controls the gain for the signal is used. The AGC circuit generally includes a detection circuit that outputs a control voltage according to the amplitude of the signal, and a variable gain amplifier that amplifies the signal with a gain according to the control voltage. The detection circuit is provided with, for example, a comparator that compares an input signal and a reference signal, a transistor that turns on and off according to the comparison result, a recovery current source, and an attack current source. The recovery current source and a capacitor that charges and discharges the control current from the attack current source controlled by the comparison result to generate a control voltage are provided (for example, see Patent Document 1). One end of this capacitor is connected to the connection point of the recovery current source and the transistor and the variable gain amplifier.

特開2007−255909号公報Unexamined-Japanese-Patent No. 2007-255909

上述のAGC回路の時定数Tcは、コンデンサの容量Cに比例し、トランジスタからの制御電流Iconに反比例する。この時定数Tcを大きくすれば、高周波遮断周波数を小さくして信号における交流成分を低減し、信号品質を高くすることができる。容量Cが一定の下で時定数Tcを大きくするには、制御電流Iconを小さくすればよい。しかしながら、制御電流Iconを小さくすると、トランジスタがオフ状態の際に流れるリーク電流が相対的に大きくなる。そして、そのリーク電流の増大により、ゲインを制御する制御電圧が設計値と異なる値になり、ゲインが想定値から外れてしまうという問題がある。   The time constant Tc of the AGC circuit described above is proportional to the capacitance C of the capacitor and inversely proportional to the control current Icon from the transistor. If the time constant Tc is increased, the high frequency cutoff frequency can be reduced to reduce the AC component in the signal, and the signal quality can be enhanced. In order to increase the time constant Tc while the capacitance C is constant, the control current Icon may be reduced. However, when the control current Icon is reduced, the leak current flowing when the transistor is in the off state becomes relatively large. Then, due to the increase of the leak current, the control voltage for controlling the gain becomes a value different from the design value, and there is a problem that the gain deviates from the expected value.

ここで、バイポーラトランジスタよりもリーク電流が低いMOSFET(Metal Oxide Semiconductor Field Effect Transistor)をトランジスタとして用いれば、リーク電流の影響を緩和することができる。ただし、MOSFETでは、低域ノイズ(1/fノイズ)がバイポーラトランジスタよりも大きくなってしまう。このように、上述の従来技術では、低域ノイズを低減しつつ、リーク電流を抑制することが困難である。   Here, if a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) having a leakage current lower than that of a bipolar transistor is used as a transistor, the influence of the leakage current can be alleviated. However, in the MOSFET, low-pass noise (1 / f noise) is larger than that of the bipolar transistor. As described above, in the above-described conventional technology, it is difficult to suppress the leakage current while reducing low-pass noise.

本技術はこのような状況に鑑みて生み出されたものであり、信号のレベルに応じてオン状態またはオフ状態に移行するトランジスタを備えるAGC回路において、低域ノイズを低減しつつ、リーク電流を低減することを目的とする。   The present technology has been created in view of such a situation, and in an AGC circuit including a transistor that shifts to an on state or an off state according to the level of a signal, leakage current is reduced while low-pass noise is reduced. The purpose is to

本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、第1のバイポーラトランジスタと、上記第1のバイポーラトランジスタに接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第2のバイポーラトランジスタと、入力信号と所定の参照信号とを比較して当該比較結果を示す一対の差動出力信号を上記第1のバイポーラトランジスタのベースと上記接続点とに出力する比較部とを具備するスイッチング回路である。これにより、カスコード接続された第1および第2のバイポーラトランジスタが一対の差動出力信号により制御されるという作用をもたらす。   The present technology has been made to solve the above-mentioned problems, and the first aspect is cascode-connected to a first bipolar transistor and the first bipolar transistor at the connection point to set a threshold voltage. A second bipolar transistor, the base of which is applied a constant bias voltage not falling below, an input signal and a predetermined reference signal, and a pair of differential output signals indicating the comparison result It is a switching circuit provided with the comparison part output to a base and the said connection point. This brings about the effect that the cascode-connected first and second bipolar transistors are controlled by the pair of differential output signals.

また、この第1の側面において、上記比較部の入力段は、一対の差動トランジスタを備えてもよい。これにより、一対の差動トランジスタによって一対の差動出力信号が出力されるという作用をもたらす。   In addition, in the first aspect, the input stage of the comparison unit may include a pair of differential transistors. This brings about the effect that a pair of differential output signals are outputted by a pair of differential transistors.

また、この第1の側面において、上記一対の差動トランジスタは、バイポーラトランジスタであってもよい。これにより、一対のバイポーラトランジスタによって一対の差動出力信号が出力されるという作用をもたらす。   In the first aspect, the pair of differential transistors may be bipolar transistors. This brings about the effect | action that a pair of differential output signal is output by a pair of bipolar transistor.

また、この第1の側面において、上記一対の差動トランジスタは、MOS(Metal Oxide Semiconductor)トランジスタであってもよい。これにより、一対のMOSトランジスタによって一対の差動出力信号が出力されるという作用をもたらす。   In the first aspect, the pair of differential transistors may be MOS (Metal Oxide Semiconductor) transistors. This brings about the effect that a pair of differential output signals are outputted by a pair of MOS transistors.

また、本技術の第2の側面は、第1のバイポーラトランジスタと、上記第1のバイポーラトランジスタに接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第2のバイポーラトランジスタと、入力信号と所定の参照信号とを比較して当該比較結果を示す一対の差動出力信号を上記第1のバイポーラトランジスタのベースと上記接続点とに出力する比較部と、一定の電流を供給するリカバー電流源と、上記リカバー電流源と上記第2のバイポーラトランジスタとに接続されたコンデンサと、上記コンデンサの充放電電圧に応じてゲインを変化させる可変ゲインアンプとを具備する自動利得制御回路である。これにより、カスコード接続されたバイポーラトランジスタとリカバー電流源とに接続されたコンデンサの充放電電圧に応じてゲインが変化するという作用をもたらす。   Further, according to a second aspect of the present technology, there is provided a second bipolar transistor, wherein the first bipolar transistor and the first bipolar transistor are cascode-connected at their connection points, and a constant bias voltage not lower than the threshold voltage is applied to the base. A comparator configured to compare a bipolar transistor, a pair of differential output signals indicating the comparison result by comparing an input signal and a predetermined reference signal, to the base of the first bipolar transistor and the connection point; An automatic gain comprising: a recovery current source for supplying current; a capacitor connected to the recovery current source and the second bipolar transistor; and a variable gain amplifier for changing a gain according to a charge / discharge voltage of the capacitor It is a control circuit. This brings about the effect that the gain changes according to the charge / discharge voltage of the capacitor connected to the cascode-connected bipolar transistor and the recovery current source.

また、この第2の側面において、上記比較部の入力は、上記可変ゲインアンプの入力でも良い。   In the second aspect, the input of the comparison unit may be an input of the variable gain amplifier.

また、この第2の側面において、上記比較部の入力は、上記可変ゲインアンプの出力でもよい。   In the second aspect, the input of the comparison unit may be an output of the variable gain amplifier.

また、本技術の第3の側面は、入力信号と帰還信号との位相差および周波数差を検出して当該検出結果を示す第1および第2の出力信号を出力する検出器と、第1のバイポーラトランジスタと、上記第1のバイポーラトランジスタに第1の接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第2のバイポーラトランジスタと、上記第1の出力信号と当該第1の出力信号を反転した信号とを比較して当該比較結果を示す一対の差動出力信号を上記第1のバイポーラトランジスタのベースと上記第1の接続点とに出力する第1の比較部と、第3のバイポーラトランジスタと、上記第3のバイポーラトランジスタに第2の接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第4のバイポーラトランジスタと、上記第2の出力信号と当該第2の出力信号を反転した信号とを比較して当該比較結果を示す一対の差動出力信号を上記第3のバイポーラトランジスタのベースと上記第2の接続点とに出力する第2の比較部と、上記第2および第4のバイポーラトランジスタの接続点に接続されたコンデンサと、上記コンデンサの充放電圧に応じた周波数の周期信号を出力する電圧制御発振器と、上記周期信号を分周して上記帰還信号として上記検出器に帰還させる分周器とを具備する位相同期回路である。これにより、カスコード接続されたバイポーラトランジスタに接続されたコンデンサの充放電電圧に応じた周波数の周期信号が生成されるという作用をもたらす。   Further, according to a third aspect of the present technology, there is provided a detector that detects a phase difference and a frequency difference between an input signal and a feedback signal and outputs first and second output signals indicating the detection result, A bipolar transistor, a second bipolar transistor cascode-connected to the first bipolar transistor at a first connection point and having a base applied with a constant bias voltage not lower than a threshold voltage, and the first output signal A first comparison in which a pair of differential output signals indicating the comparison result is compared with a signal obtained by inverting the first output signal to the base of the first bipolar transistor and the first connection point. , A third bipolar transistor, and the third bipolar transistor in cascode connection at a second connection point, and a base of a constant bias voltage not lower than a threshold voltage A pair of differential output signals indicating the comparison result by comparing the applied fourth bipolar transistor, the second output signal, and a signal obtained by inverting the second output signal are the third bipolar transistor. A second comparison unit for outputting to the second base and the second connection point, a capacitor connected to the connection point between the second and fourth bipolar transistors, and a frequency corresponding to the charge / discharge voltage of the capacitor A phase locked loop circuit comprising: a voltage controlled oscillator for outputting a periodic signal; and a frequency divider for dividing the periodic signal and feeding it back to the detector as the feedback signal. This brings about the effect that a periodic signal of a frequency according to the charge / discharge voltage of the capacitor connected to the cascode-connected bipolar transistor is generated.

本技術によれば、トランジスタを備えるAGC回路において、低域ノイズを低減しつつ、リーク電流を低減することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。   According to the present technology, in the AGC circuit including the transistor, it is possible to achieve an excellent effect that the leakage current can be reduced while reducing the low frequency noise. In addition, the effect described here is not necessarily limited, and may be any effect described in the present disclosure.

本技術の第1の実施の形態における電流スイッチング回路の一構成例を示す回路図である。It is a circuit diagram showing an example of 1 composition of a current switching circuit in a 1st embodiment of this art. 本技術の第2の実施の形態における電子装置の一構成例を示すブロック図である。It is a block diagram showing an example of 1 composition of an electronic device in a 2nd embodiment of this art. 本技術の第2の実施の形態におけるAGC回路の一構成例を示す回路図である。It is a circuit diagram showing an example of 1 composition of an AGC circuit in a 2nd embodiment of this art. 本技術の第2の実施の形態におけるピーク検波回路の一構成例を示す回路図である。It is a circuit diagram showing an example of 1 composition of a peak detection circuit in a 2nd embodiment of this art. 本技術の第2の実施の形態における入力電圧が参照電圧より高いときのスイッチング回路の状態の一例を示す図である。It is a figure which shows an example of the state of a switching circuit when the input voltage in the 2nd Embodiment of this technique is higher than a reference voltage. 本技術の第2の実施の形態における入力電圧が参照電圧以下のときのスイッチング回路の状態の一例を示す図である。It is a figure which shows an example of the state of a switching circuit in case the input voltage in 2nd Embodiment of this technique is the reference voltage or less. 本技術の比較例におけるAGC回路の一構成例を示す回路図である。It is a circuit diagram showing an example of 1 composition of an AGC circuit in a comparative example of this art. 本技術の第2の実施の形態における入力電圧と出力電圧との変動の一例を示すタイミングチャートである。It is a timing chart which shows an example of change of an input voltage and an output voltage in a 2nd embodiment of this art. 本技術の第2の実施の形態におけるAGC回路の動作の一例を示すタイミングチャートである。It is a timing chart which shows an example of operation of the AGC circuit in a 2nd embodiment of this art. 本技術の第2の実施の形態におけるAGC回路の動作の一例を示すフローチャートである。It is a flow chart which shows an example of operation of the AGC circuit in a 2nd embodiment of this art. 本技術の第2の実施の形態の変形例におけるAGC回路の一構成例を示すブロック図である。It is a block diagram showing an example of 1 composition of an AGC circuit in a modification of a 2nd embodiment of this art. 本技術の第3の実施の形態における電子装置の一構成例を示すブロック図である。It is a block diagram showing an example of 1 composition of an electronic device in a 3rd embodiment of this art. 本技術の第3の実施の形態におけるチャージポンプの一構成例を示す回路図である。It is a circuit diagram showing an example of 1 composition of a charge pump in a 3rd embodiment of this art. 本技術の第3の実施の形態におけるチャージポンプの動作の一例を示すタイミングチャートである。It is a timing chart which shows an example of operation of a charge pump in a 3rd embodiment of this art.

以下、本技術を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.第1の実施の形態(電流スイッチング回路内のトランジスタをカスコード接続した例)
2.第2の実施の形態(AGC回路内のトランジスタをカスコード接続した例)
3.第3の実施の形態(チャージポンプ内のトランジスタをカスコード接続した例)
<1.第1の実施の形態>
[電流スイッチング回路の構成例]
Hereinafter, modes for implementing the present technology (hereinafter, referred to as embodiments) will be described. The description will be made in the following order.
1. First embodiment (example of cascode connection of transistors in a current switching circuit)
2. Second embodiment (example of cascode connection of transistors in AGC circuit)
3. Third embodiment (example of cascode connection of transistors in charge pump)
<1. First embodiment>
[Configuration Example of Current Switching Circuit]

図1は、第1の実施の形態における電流スイッチング回路240の一構成例を示す回路図である。この電流スイッチング回路240は、比較部250と、バイポーラトランジスタ241および242とを備える。これらのバイポーラトランジスタ241および242は、例えば、npn型である。   FIG. 1 is a circuit diagram showing a configuration example of the current switching circuit 240 in the first embodiment. The current switching circuit 240 includes a comparing unit 250 and bipolar transistors 241 and 242. These bipolar transistors 241 and 242 are, for example, npn type.

バイポーラトランジスタ241のベースには、一定のバイアス電圧Vbが印加される。このバイアス電圧Vbは、例えば、バイポーラトランジスタ241の閾値電圧を下回らない値に設定される。   A constant bias voltage Vb is applied to the base of the bipolar transistor 241. The bias voltage Vb is set to, for example, a value that does not fall below the threshold voltage of the bipolar transistor 241.

バイポーラトランジスタ241のコレクタは、電流スイッチング回路240の出力端子に接続される。また、バイポーラトランジスタ241は、バイポーラトランジスタ242にカスコード接続される。なお、バイポーラトランジスタ242は、特許請求の範囲に記載の第1のトランジスタの一例である。また、バイポーラトランジスタ241は、特許請求の範囲に記載の第2のトランジスタの一例である。   The collector of the bipolar transistor 241 is connected to the output terminal of the current switching circuit 240. The bipolar transistor 241 is cascode connected to the bipolar transistor 242. The bipolar transistor 242 is an example of the first transistor described in the claims. The bipolar transistor 241 is an example of a second transistor described in the claims.

比較部250は、入力電圧Vinと参照電圧Vrefとを比較するものである。この比較部は、比較結果を示す差動出力信号をバイポーラトランジスタ242のベースと、バイポーラトランジスタ241および242の接続点とに出力する。入力電圧Vinの入力端子を正側入力端子とし、参照電圧Vrefの入力端子を負側入力端子とすると、正側の差動出力信号の出力電圧Vopは、バイポーラトランジスタ242のベースに出力される。また、負側の差動出力信号の出力電圧Vonは、バイポーラトランジスタ241および242の接続点に出力される。   The comparison unit 250 compares the input voltage Vin with the reference voltage Vref. The comparison unit outputs a differential output signal indicating the comparison result to the base of the bipolar transistor 242 and the connection point of the bipolar transistors 241 and 242. Assuming that the input terminal of the input voltage Vin is a positive input terminal and the input terminal of the reference voltage Vref is a negative input terminal, the output voltage Vop of the positive differential output signal is output to the base of the bipolar transistor 242. Further, the output voltage Von of the negative differential output signal is output to the connection point of the bipolar transistors 241 and 242.

また、比較部250は、定電流源260と、スイッチ270および280と、バイポーラトランジスタ251および252とを備える。これらのバイポーラトランジスタ251および252は、例えば、npn型である。   In addition, comparison unit 250 includes constant current source 260, switches 270 and 280, and bipolar transistors 251 and 252. These bipolar transistors 251 and 252 are, for example, npn type.

定電流源260は、一定の電流を供給するものである。スイッチ270は、参照電圧Vrefに対する入力電圧Vinの値に応じて導通状態(すなわち、オン状態)および非導通状態(すなわち、オフ状態)のいずれかに移行するものである。例えば、入力電圧Vinが参照電圧Vrefより高い場合にスイッチ270はオフ状態に移行する。スイッチ280は、スイッチ270と排他的に動作するものである。なお、スイッチ270および280は、特許請求の範囲に記載の一対の差動トランジスタの一例である。   The constant current source 260 supplies a constant current. The switch 270 transitions to either the conductive state (ie, on state) or the non-conductive state (ie, off state) depending on the value of the input voltage Vin with respect to the reference voltage Vref. For example, when the input voltage Vin is higher than the reference voltage Vref, the switch 270 shifts to the off state. The switch 280 operates exclusively with the switch 270. The switches 270 and 280 are an example of a pair of differential transistors described in the claims.

バイポーラトランジスタ251のエミッタは接地され、コレクタは、スイッチ270に接続される。また、バイポーラトランジスタ251のコレクタおよびベースは短絡(いわゆる、ダイオード接続)される。バイポーラトランジスタ251のベースは、バイポーラトランジスタ242のベースにも接続される。   The emitter of the bipolar transistor 251 is grounded, and the collector is connected to the switch 270. Also, the collector and the base of the bipolar transistor 251 are shorted (so-called diode connection). The base of the bipolar transistor 251 is also connected to the base of the bipolar transistor 242.

バイポーラトランジスタ252のエミッタは接地され、コレクタは、スイッチ280に接続される。また、バイポーラトランジスタ252は、ダイオード接続されており、そのベースは、バイポーラトランジスタ241および242の接続点にも接続される。   The emitter of the bipolar transistor 252 is grounded and the collector is connected to the switch 280. The bipolar transistor 252 is also diode-connected, and its base is also connected to the connection point of the bipolar transistors 241 and 242.

上述の構成により、入力電圧Vinが参照電圧Vrefより高い場合には、バイポーラトランジスタ241および242がオフ状態となる。一方、入力電圧Vinが参照電圧Vref以下の場合には、バイポーラトランジスタ241および242がオン状態となる。バイポーラトランジスタ241および242は、カスコード接続されているため、電流スイッチング回路240の出力端子から見た出力抵抗は、バイポーラトランジスタ1つのみでスイッチングする際の比較例より高くなる。これにより、リーク電流を小さくすることができる。また、バイポーラトランジスタ241および242によりスイッチングするため、MOSトランジスタを用いる場合と比較して1/fノイズを低減することができる。   According to the above-described configuration, bipolar transistors 241 and 242 are turned off when input voltage Vin is higher than reference voltage Vref. On the other hand, when the input voltage Vin is lower than or equal to the reference voltage Vref, the bipolar transistors 241 and 242 are turned on. Since the bipolar transistors 241 and 242 are cascode-connected, the output resistance seen from the output terminal of the current switching circuit 240 is higher than that of the comparative example when switching with only one bipolar transistor. Thereby, the leak current can be reduced. Further, since switching is performed by the bipolar transistors 241 and 242, 1 / f noise can be reduced as compared with the case of using a MOS transistor.

このように、本技術の第1の実施の形態によれば、比較部250によりオンオフされる2つのバイポーラトランジスタがカスコード接続されているため、トランジスタが1つのみの場合よりも出力抵抗が高くなる。これにより、それらのトランジスタのリーク電流を少なくすることができる。   As described above, according to the first embodiment of the present technology, since the two bipolar transistors turned on and off by the comparison unit 250 are cascode-connected, the output resistance becomes higher than the case where only one transistor is provided. . Thereby, the leak current of those transistors can be reduced.

<2.第2の実施の形態>
[電子装置の構成例]
図2は、第2の実施の形態における電子装置100の一構成例を示すブロック図である。この電子装置100は、アナログ信号を処理する装置であり、アナログ信号出力部110、AGC回路200および信号処理部120を備える。電子装置100としては、例えば、無線通信装置、音響装置や映像再生装置などが想定される。
<2. Second embodiment>
[Configuration Example of Electronic Device]
FIG. 2 is a block diagram showing one configuration example of the electronic device 100 in the second embodiment. The electronic device 100 is a device that processes an analog signal, and includes an analog signal output unit 110, an AGC circuit 200, and a signal processing unit 120. As the electronic device 100, for example, a wireless communication device, an audio device, a video reproduction device, etc. are assumed.

アナログ信号出力部110は、入力電圧Vinのアナログ信号をAGC回路200に信号線119を介して出力するものである。アナログ信号出力部110として、例えば、無線通信装置におけるアンテナや、センサー(イメージセンサーやマイクなど)が想定される。   The analog signal output unit 110 outputs an analog signal of the input voltage Vin to the AGC circuit 200 via the signal line 119. As the analog signal output unit 110, for example, an antenna or a sensor (such as an image sensor or a microphone) in a wireless communication apparatus is assumed.

AGC回路200は、アナログ信号の振幅に応じたゲインにより、その信号の入力電圧Vinを増減するものである。このAGC回路200は、振幅調整した電圧を出力電圧Voutとして信号処理部120に信号線209を介して供給する。なお、AGC回路200は、特許請求の範囲に記載の自動利得制御回路の一例である。   The AGC circuit 200 increases or decreases the input voltage Vin of the signal according to the gain corresponding to the amplitude of the analog signal. The AGC circuit 200 supplies the amplitude-adjusted voltage as an output voltage Vout to the signal processing unit 120 via the signal line 209. The AGC circuit 200 is an example of the automatic gain control circuit described in the claims.

信号処理部120は、出力電圧Voutのアナログ信号に対して所定の処理を行うものである。この信号処理部120は、例えば、AD変換処理や、無線信号を復号する復号処理などを実行する。   The signal processing unit 120 performs predetermined processing on an analog signal of the output voltage Vout. The signal processing unit 120 performs, for example, AD conversion processing, decoding processing for decoding a wireless signal, and the like.

[AGC回路の構成例]
図3は、第2の実施の形態におけるAGC回路200の一構成例を示す回路図である。このAGC回路200は、可変ゲインアンプ210およびピーク検波回路220を備える。また、ピーク検波回路220は、参照電圧供給部221、コンデンサ222、バイアス電圧供給部230および電流スイッチング回路240を備える。電流スイッチング回路240の構成は、一定の電流を供給するリカバー電流源290が追加されている点以外は、第1の実施の形態と同様である。このリカバー電流源290は、バイポーラトランジスタ241および出力端子に接続される。
[Configuration example of AGC circuit]
FIG. 3 is a circuit diagram showing a configuration example of the AGC circuit 200 in the second embodiment. The AGC circuit 200 includes a variable gain amplifier 210 and a peak detection circuit 220. The peak detection circuit 220 further includes a reference voltage supply unit 221, a capacitor 222, a bias voltage supply unit 230, and a current switching circuit 240. The configuration of the current switching circuit 240 is the same as that of the first embodiment except that a recovery current source 290 for supplying a constant current is added. The recovery current source 290 is connected to the bipolar transistor 241 and the output terminal.

参照電圧供給源221は、所望の出力信号Voutの振幅を得るために、入力電圧信号Vinの下限の閾値レベルを比較部250に供給するものである。バイアス電圧供給部230は、一定のバイアス電圧Vbを電流スイッチング回路240に供給するものである。   The reference voltage supply source 221 supplies the lower limit threshold level of the input voltage signal Vin to the comparison unit 250 in order to obtain a desired amplitude of the output signal Vout. The bias voltage supply unit 230 supplies a constant bias voltage Vb to the current switching circuit 240.

コンデンサ222の一端は、電流スイッチング回路240の出力端子と可変ゲインアンプ210とに接続される。このコンデンサ222は、電流スイッチング回路240の出力端子からの制御電流Iconを充放電して制御電圧Vcを生成する。   One end of the capacitor 222 is connected to the output terminal of the current switching circuit 240 and the variable gain amplifier 210. The capacitor 222 charges and discharges the control current Icon from the output terminal of the current switching circuit 240 to generate a control voltage Vc.

可変ゲインアンプ210は、制御電圧Vcに応じてゲインを変化させるものである。例えば、制御電圧Vcが高いほど、ゲインが大きくなる。この可変ゲインアンプ210は、制御電圧Vcに応じたゲインで入力電圧Vinを増減し、増減した電圧を出力電圧Voutとして信号処理部120に出力する。   The variable gain amplifier 210 changes the gain according to the control voltage Vc. For example, as the control voltage Vc is higher, the gain is larger. The variable gain amplifier 210 increases or decreases the input voltage Vin with a gain corresponding to the control voltage Vc, and outputs the increased or decreased voltage to the signal processing unit 120 as an output voltage Vout.

[ピーク検波回路の構成例]
図4は、第2の実施の形態におけるピーク検波回路220の一構成例を示す回路図である。ピーク検波回路220において、定電流源260は、例えば、バイポーラトランジスタ261および262を備える。また、スイッチ270として、バイポーラトランジスタ271が用いられ、スイッチ280としてバイポーラトランジスタ281が用いられる。また、バイアス電圧供給部230は、バイポーラトランジスタ231および233と、抵抗232とを備える。リカバー電流源290は、MOS(Metal Oxide Semiconductor)トランジスタ291を備える。
[Configuration example of peak detection circuit]
FIG. 4 is a circuit diagram showing a configuration example of the peak detection circuit 220 in the second embodiment. In peak detection circuit 220, constant current source 260 includes, for example, bipolar transistors 261 and 262. Further, as the switch 270, a bipolar transistor 271 is used, and as the switch 280, a bipolar transistor 281 is used. Further, the bias voltage supply unit 230 includes bipolar transistors 231 and 233 and a resistor 232. The recovery current source 290 includes a MOS (Metal Oxide Semiconductor) transistor 291.

バイポーラトランジスタ231、261、262、271および281は、例えば、pnp型であり、バイポーラトランジスタ233は、例えば、npn型である。また、MOSトランジスタ291は、例えば、P型である。   The bipolar transistors 231, 261, 262, 271 and 281 are, for example, pnp type, and the bipolar transistor 233 is, for example, npn type. The MOS transistor 291 is, for example, P-type.

バイポーラトランジスタ261のエミッタは電源に接続され、ベースはバイポーラトランジスタ262および231のベースに接続される。また、バイポーラトランジスタ261は、ダイオード接続されており、そのコレクタは、参照電流Irefを供給する定電流源(不図示)に接続される。   The emitter of bipolar transistor 261 is connected to the power supply, and the base is connected to the bases of bipolar transistors 262 and 231. The bipolar transistor 261 is diode-connected, and its collector is connected to a constant current source (not shown) that supplies a reference current Iref.

バイポーラトランジスタ262のエミッタは電源に接続され、コレクタは、バイポーラトランジスタ271および281のエミッタに接続される。このようなカレントミラー回路により、参照電流Irefが複製される。   The emitter of bipolar transistor 262 is connected to the power supply, and the collector is connected to the emitters of bipolar transistors 271 and 281. The reference current Iref is replicated by such a current mirror circuit.

バイポーラトランジスタ271のベースには、入力電圧Vinが入力され、コレクタはバイポーラトランジスタ251に接続される。バイポーラトランジスタ281のベースには、参照電圧Vrefが入力され、コレクタはバイポーラトランジスタ252に接続される。   The input voltage Vin is input to the base of the bipolar transistor 271, and the collector is connected to the bipolar transistor 251. The reference voltage Vref is input to the base of the bipolar transistor 281, and the collector is connected to the bipolar transistor 252.

バイポーラトランジスタ231のエミッタは電源に接続され、コレクタは、抵抗232とバイポーラトランジスタ241のベースとに接続される。また、バイポーラトランジスタ233は、ダイオード接続され、抵抗232と接地端子との間に挿入される。バイポーラトランジスタ231により、参照電流Irefを複製した電流が生成され、その電流と抵抗232およびバイポーラトランジスタ233とにより、バイアス電圧Vbが生成される。   The emitter of the bipolar transistor 231 is connected to the power supply, and the collector is connected to the resistor 232 and the base of the bipolar transistor 241. The bipolar transistor 233 is diode-connected and inserted between the resistor 232 and the ground terminal. The bipolar transistor 231 generates a current that is a duplicate of the reference current Iref, and the current and the resistor 232 and the bipolar transistor 233 generate a bias voltage Vb.

MOSトランジスタ291はダイオード接続され、そのドレインがバイポーラトランジスタ241とコンデンサ222とに接続される。   The MOS transistor 291 is diode-connected, and its drain is connected to the bipolar transistor 241 and the capacitor 222.

上述したように、参照電流Irefを複製した電流を用いて比較部250が出力電圧VopおよびVonを生成する。同様に、参照電流Irefを複製した電流を用いてバイアス電圧供給部230が、バイアス電圧Vbを生成する。このため、プロセス、電圧や温度などの条件(PVT条件)により参照電流Irefにばらつきが生じても、その電流に応じてバイアス電圧Vb、出力電圧VopおよびVonが同程度に増減する。   As described above, the comparator 250 generates the output voltages Vop and Von using the current obtained by duplicating the reference current Iref. Similarly, the bias voltage supply unit 230 generates a bias voltage Vb using a current obtained by duplicating the reference current Iref. Therefore, even if the reference current Iref varies due to conditions (PVT conditions) such as process and voltage or temperature, the bias voltage Vb and the output voltages Vop and Von increase and decrease to the same degree according to the current.

図5は、第2の実施の形態における入力電圧Vinが参照電圧Vrefより高いときの電流スイッチング回路240の状態の一例を示す図である。スイッチ270およびバイポーラトランジスタ251に流れる電流が減少し、スイッチ280およびバイポーラトランジスタ252に流れる電流が増大する。これにより、バイポーラトランジスタ242のベース電位(Vop)が低下し、バイポーラトランジスタ241のエミッタ電位(Von)が上昇する。   FIG. 5 is a diagram showing an example of the state of the current switching circuit 240 when the input voltage Vin is higher than the reference voltage Vref in the second embodiment. The current flowing to switch 270 and bipolar transistor 251 decreases, and the current flowing to switch 280 and bipolar transistor 252 increases. As a result, the base potential (Vop) of the bipolar transistor 242 is lowered, and the emitter potential (Von) of the bipolar transistor 241 is raised.

ベース電位の低下によりバイポーラトランジスタ242はオフ状態に移行する。また、バイポーラトランジスタ241のベースにバイアス電圧Vbが印加されているため、バイポーラトランジスタ241のベース−エミッタ間電圧は閾値電圧未満となる。このため、バイポーラトランジスタ241もオフ状態に移行する。   The lowering of the base potential shifts the bipolar transistor 242 to the off state. Further, since the bias voltage Vb is applied to the base of the bipolar transistor 241, the base-emitter voltage of the bipolar transistor 241 is less than the threshold voltage. Therefore, the bipolar transistor 241 also shifts to the off state.

バイポーラトランジスタ241および242がオフ状態であるため、リカバー電流源290の電流Irが、ほとんどそのまま制御電流Iconとして出力され、その電流によりコンデンサ222が充放電される。この結果、制御電圧Vcが時間の経過に伴って上昇する   Since the bipolar transistors 241 and 242 are off, the current Ir of the recovery current source 290 is output almost as it is as the control current Icon, and the capacitor 222 is charged and discharged by the current. As a result, the control voltage Vc rises with the passage of time.

図6は、第2の実施の形態における入力電圧Vinが参照電圧Vref以下のときの電流スイッチング回路240の状態の一例を示す図である。スイッチ270およびバイポーラトランジスタ251に流れる電流が増大し、スイッチ280およびバイポーラトランジスタ252に流れる電流が減少する。これにより、バイポーラトランジスタ242のベース電位(Vop)が上昇し、バイポーラトランジスタ241のエミッタ電位(Von)が低下する。   FIG. 6 is a diagram showing an example of the state of the current switching circuit 240 when the input voltage Vin is lower than or equal to the reference voltage Vref in the second embodiment. The current flowing to switch 270 and bipolar transistor 251 increases, and the current flowing to switch 280 and bipolar transistor 252 decreases. As a result, the base potential (Vop) of the bipolar transistor 242 is increased, and the emitter potential (Von) of the bipolar transistor 241 is decreased.

ベース電位の上昇によりバイポーラトランジスタ242はオン状態に移行する。また、バイポーラトランジスタ241のベースにバイアス電圧Vbが印加されているため、バイポーラトランジスタ241のベース−エミッタ間電圧は閾値電圧以上となる。このため、バイポーラトランジスタ241もオン状態に移行する。   The rise of the base potential shifts the bipolar transistor 242 to the on state. Further, since the bias voltage Vb is applied to the base of the bipolar transistor 241, the base-emitter voltage of the bipolar transistor 241 becomes equal to or higher than the threshold voltage. Therefore, the bipolar transistor 241 also shifts to the on state.

オン状態のバイポーラトランジスタ241および242に流れるアタック電流Iaによりコンデンサ222の蓄積電荷が引き抜かれ、制御電圧Vcが時間の経過に伴って低下する。   The accumulated charge of the capacitor 222 is extracted by the attack current Ia flowing to the bipolar transistors 241 and 242 in the on state, and the control voltage Vc decreases with the passage of time.

図7は、比較例におけるAGC回路の一構成例を示す回路図である。この比較例では、比較部の出力によりオンオフするトランジスタが1つのみ設けられる。ここで、AGC回路の時定数Tbは、一般に、トランジスタからの制御電流をIconとし、コンデンサの容量をCとすると、次の式により表される。
Tc=C/Icon
FIG. 7 is a circuit diagram showing one configuration example of the AGC circuit in the comparative example. In this comparative example, only one transistor that is turned on and off by the output of the comparison unit is provided. Here, the time constant Tb of the AGC circuit is generally expressed by the following equation, where the control current from the transistor is Icon and the capacitance of the capacitor is C.
Tc = C / Icon

比較例において、時定数Tcを大きくするには、上式より制御電流Iconを小さくするか、容量Cを大きくすればよい。容量Cを大きくすると、コンデンサのサイズが増大し、回路のレイアウト面積が広くなってしまう。容量Cを増大せずに時定数Tcを大きくするには、制御電流Iconを小さくすればよい。ところが、制御電流Iconを小さくすると、トランジスタがオフ状態の際に流れるリーク電流が相対的に大きくなるおそれがある。そして、そのリーク電流の増大により、コンデンサから電流を引き抜くためのアタック電流Iaが所望値より少なくなり、AGC回路の動作点が設計値と異なる値となってしまう。   In the comparative example, in order to increase the time constant Tc, the control current Icon may be decreased or the capacitance C may be increased according to the above equation. When the capacitance C is increased, the size of the capacitor is increased, and the layout area of the circuit is increased. In order to increase the time constant Tc without increasing the capacitance C, the control current Icon may be reduced. However, when the control current Icon is reduced, the leak current flowing when the transistor is in the off state may be relatively increased. Then, due to the increase of the leak current, the attack current Ia for drawing the current from the capacitor becomes smaller than the desired value, and the operating point of the AGC circuit becomes a value different from the design value.

これに対して、電流スイッチング回路240では、比較部250の出力段にカスコード接続されたバイポーラトランジスタ241および242を設けている。電流スイッチング回路240の出力端子から見た出力抵抗は、バイポーラトランジスタ1つのみでスイッチングする際の比較例より高くなる。これにより、比較例よりもリーク電流を小さくすることができる。また、バイポーラトランジスタ241および242によりスイッチングするため、MOSトランジスタを用いる場合と比較して1/fノイズを低減することができる。   On the other hand, in the current switching circuit 240, the cascode-connected bipolar transistors 241 and 242 are provided at the output stage of the comparing unit 250. The output resistance seen from the output terminal of the current switching circuit 240 is higher than that of the comparative example when switching with only one bipolar transistor. Thereby, the leak current can be made smaller than that of the comparative example. Further, since switching is performed by the bipolar transistors 241 and 242, 1 / f noise can be reduced as compared with the case of using a MOS transistor.

なお、AGC回路200内のトランジスタは、1/fノイズを低減する観点から、バイポーラトランジスタとすることが望ましいが、一部をMOSトランジスタとすることもできる。   The transistors in the AGC circuit 200 are preferably bipolar transistors from the viewpoint of reducing 1 / f noise, but some of them may be MOS transistors.

[AGC回路の動作例]
図8は、第2の実施の形態における入力電圧Vinと出力電圧Voutとの変動の一例を示すタイミングチャートである。同図に例示するように、時刻T1から時刻T2までの間において、入力電圧Vinの振幅が低下したものとする。この場合にAGC回路200は、比較的大きなゲインにより入力電圧Vinを増減して出力電圧Voutとして出力する。そして、時刻T2以降において、入力電圧Vinの振幅が上昇したものとする。この場合にAGC回路200は、比較的小さなゲインにより入力電圧Vinを増減して出力電圧Voutとして出力する。このような制御により、出力電圧Voutの振幅を一定にすることができる。
[Operation example of AGC circuit]
FIG. 8 is a timing chart showing an example of fluctuations of the input voltage Vin and the output voltage Vout in the second embodiment. As illustrated in the figure, it is assumed that the amplitude of the input voltage Vin is reduced from time T1 to time T2. In this case, the AGC circuit 200 increases or decreases the input voltage Vin with a relatively large gain and outputs it as the output voltage Vout. Then, it is assumed that the amplitude of the input voltage Vin is increased after time T2. In this case, the AGC circuit 200 increases or decreases the input voltage Vin with a relatively small gain and outputs it as the output voltage Vout. Such control can make the amplitude of the output voltage Vout constant.

図9は、第2の実施の形態におけるAGC回路200の動作の一例を示すタイミングチャートである。時刻t0から時刻t1までの期間において、入力電圧Vinは、参照電圧Vrefより高くなる。この期間においてAGC回路200は、リカバー電流源からの電流Irによりコンデンサ222を充放電し、制御電圧Vcが時間の経過に伴って上昇する。   FIG. 9 is a timing chart showing an example of the operation of the AGC circuit 200 in the second embodiment. In the period from time t0 to time t1, the input voltage Vin is higher than the reference voltage Vref. In this period, the AGC circuit 200 charges and discharges the capacitor 222 by the current Ir from the recovery current source, and the control voltage Vc rises with the passage of time.

時刻t1から時刻t2までの期間において入力電圧Vinは、参照電圧Vref以下である。この期間においてAGC回路200は、コンデンサ222をアタック電流Iaにより放電し、制御電圧Vcが時間の経過に伴って低下する。   In the period from time t1 to time t2, the input voltage Vin is lower than or equal to the reference voltage Vref. In this period, the AGC circuit 200 discharges the capacitor 222 by the attack current Ia, and the control voltage Vc decreases with the lapse of time.

また、時刻t2から時刻t3までの期間において、入力電圧Vinは、参照電圧Vrefより高くなり、制御電圧Vcが時間の経過に伴って上昇する。   Further, in the period from time t2 to time t3, the input voltage Vin becomes higher than the reference voltage Vref, and the control voltage Vc rises with the passage of time.

時刻t0からt3までの期間を、入力電圧Vinの周期Pとし、時刻t1からt2までの期間をP1とすると、上述の動作の繰り返しにより次の式が成立する。
Ir×P=Ia×P1
Assuming that the period from time t0 to t3 is a cycle P of the input voltage Vin and the period from time t1 to t2 is P1, the following equation is established by the repetition of the above-described operation.
Ir × P = Ia × P1

上式の右辺または左辺により表される電流の積分値に応じた制御電圧Vcが、コンデンサ222により生成される。リーク電流を小さく出来れば、制御電流Iconを小さくすることが出来、小さな容量Cでも大きな時定数Tcを実現可能である。   A control voltage Vc according to the integral value of the current represented by the right side or the left side of the above equation is generated by the capacitor 222. If the leak current can be reduced, the control current Icon can be reduced, and a large time constant Tc can be realized even with a small capacitance C.

図10は、第2の実施の形態におけるAGC回路200の動作の一例を示すフローチャートである。この動作は、例えば、AGC回路200にアナログ信号が入力されたときに開始する。   FIG. 10 is a flow chart showing an example of the operation of the AGC circuit 200 in the second embodiment. This operation starts, for example, when an analog signal is input to the AGC circuit 200.

AGC回路200は、入力電圧Vinが参照電圧Vrefより高いか否かを判断する(ステップS901)。入力電圧Vinが参照電圧Vref以下の場合に(ステップS901:No)、AGC回路200は、制御電圧Vcを徐々に低下させる(ステップS902)。制御電圧Vcの低下に応じてゲインは小さくなる。   The AGC circuit 200 determines whether the input voltage Vin is higher than the reference voltage Vref (step S901). If the input voltage Vin is less than or equal to the reference voltage Vref (step S901: No), the AGC circuit 200 gradually reduces the control voltage Vc (step S902). The gain decreases as the control voltage Vc decreases.

一方、入力電圧Vinが参照電圧Vrefより高い場合に(ステップS901:Yes)、AGC回路200は、制御電圧Vcを徐々に上昇させる(ステップS903)。制御電圧Vcの上昇に応じてゲインは大きくなる。ステップS902またはS903の後に、AGC回路200は、そのゲインにより入力電圧Vinを増減する(ステップS904)。   On the other hand, when the input voltage Vin is higher than the reference voltage Vref (step S901: Yes), the AGC circuit 200 gradually raises the control voltage Vc (step S903). The gain increases as the control voltage Vc rises. After step S902 or S903, the AGC circuit 200 increases or decreases the input voltage Vin by the gain (step S904).

このように、本技術の第2の実施の形態によれば、比較部250によりオンオフされる2つのバイポーラトランジスタがカスコード接続されているため、トランジスタが1つのみの場合よりも出力抵抗が高くなる。これにより、それらのトランジスタのリーク電流を少なくすることができる。   As described above, according to the second embodiment of the present technology, since the two bipolar transistors turned on and off by the comparison unit 250 are cascode-connected, the output resistance becomes higher than the case where only one transistor is provided. . Thereby, the leak current of those transistors can be reduced.

[変形例]
上述の第2の実施の形態では、ピーク検波回路220は、増減前の入力電圧Vinから制御電圧Vcを生成するフィードフォワード制御を行っていたが、フィードバック制御でも実現できる。
[Modification]
In the second embodiment described above, the peak detection circuit 220 performs feedforward control that generates the control voltage Vc from the input voltage Vin before the increase or decrease, but can be realized by feedback control.

図11は、第2の実施の形態の変形例におけるAGC回路200の一構成例を示すブロック図である。このAGC回路200において、可変ゲインアンプ210は、出力電圧Voutをピーク検波回路220に入力する(言い換えれば、帰還させる)。そして、ピーク検波回路220は、出力電圧Voutと参照電圧Vrefとを比較して制御電圧Vcを生成する。   FIG. 11 is a block diagram showing a configuration example of an AGC circuit 200 in a modification of the second embodiment. In the AGC circuit 200, the variable gain amplifier 210 inputs the output voltage Vout to the peak detection circuit 220 (in other words, feedback). Then, the peak detection circuit 220 compares the output voltage Vout with the reference voltage Vref to generate the control voltage Vc.

このように本技術の第2の実施の形態の変形例によれば、可変ゲインアンプ210が出力電圧Voutをピーク検波回路220に帰還させるため、フィードバック制御を行うことができる。   As described above, according to the modification of the second embodiment of the present technology, since the variable gain amplifier 210 feeds back the output voltage Vout to the peak detection circuit 220, feedback control can be performed.

<3.第3の実施の形態>
上述の第1の実施の形態では、カスコード接続のトランジスタをAGC回路200に設けていたが、スイッチング動作を行う回路であれば、チャージポンプなど、AGC回路200以外の回路にカスコード接続のトランジスタを設けることもできる。この第2の実施の形態の電子装置は、チャージポンプにカスコード接続のトランジスタを設けた点において第1の実施の形態と異なる。
<3. Third embodiment>
In the first embodiment described above, cascode-connected transistors are provided in the AGC circuit 200, but in the case of a circuit that performs switching operation, cascode-connected transistors are provided in circuits other than the AGC circuit 200, such as charge pumps. It can also be done. The electronic device according to the second embodiment is different from the first embodiment in that cascode-connected transistors are provided in the charge pump.

図12は、第3の実施の形態における電子装置101の一構成例を示すブロック図である。この電子装置101は、位相同期回路130および信号処理部140を備える。   FIG. 12 is a block diagram showing one configuration example of the electronic device 101 in the third embodiment. The electronic device 101 includes a phase synchronization circuit 130 and a signal processing unit 140.

位相同期回路130は、位相雑音の低い外部クロックCLKinを基準信号として電圧制御発振器の発振周波数を安定化させる目的で利用される。クロック信号CLKinは、水晶発振器などにより生成される。この位相同期回路130は、位相/周波数検出器131、チャージポンプ300、電圧制御発振器132および分周器133を備える。   The phase synchronization circuit 130 is used to stabilize the oscillation frequency of the voltage control oscillator using the external clock CLKin with low phase noise as a reference signal. The clock signal CLKin is generated by a crystal oscillator or the like. The phase synchronization circuit 130 includes a phase / frequency detector 131, a charge pump 300, a voltage control oscillator 132, and a frequency divider 133.

位相/周波数検出器131は、クロック信号CLKinと、分周器133から帰還したクロック信号CLKfbとの位相差および周波数差を検出するものである。この位相/周波数検出器131は、検出結果を示す出力信号VoaおよびVobをチャージポンプ300に供給する。なお、位相/周波数検出器131は、特許請求の範囲に記載の検出器の一例である。   The phase / frequency detector 131 detects the phase difference and frequency difference between the clock signal CLKin and the clock signal CLKfb fed back from the frequency divider 133. The phase / frequency detector 131 supplies the charge pump 300 with output signals Voa and Vob indicating the detection result. The phase / frequency detector 131 is an example of a detector described in the claims.

チャージポンプ300は、位相差および周波数差に応じた制御電圧Vcを生成するものである。このチャージポンプ300は、制御電圧Vcを電圧制御発振器132に供給する。   The charge pump 300 generates the control voltage Vc according to the phase difference and the frequency difference. The charge pump 300 supplies the control voltage Vc to the voltage control oscillator 132.

電圧制御発振器132は、制御電圧Vcに応じた周波数の信号を周期信号VCOoutとして生成するものである。この電圧制御発振器132は、周期信号VCOoutを信号処理部140および分周器133に供給する。   The voltage control oscillator 132 generates a signal of a frequency corresponding to the control voltage Vc as the periodic signal VCOout. The voltage control oscillator 132 supplies the periodic signal VCOout to the signal processing unit 140 and the frequency divider 133.

分周器133は、所定の分周比により周期信号VCOoutを分周するものである。この分周器133は、分周した信号をクロック信号CLKfbとして位相/周波数検出器131に帰還させる。   The divider 133 divides the periodic signal VCOout at a predetermined dividing ratio. The divider 133 feeds the divided signal back to the phase / frequency detector 131 as a clock signal CLKfb.

信号処理部140は、周期信号VCOoutに同期して、所定の信号処理を実行するものである。   The signal processing unit 140 executes predetermined signal processing in synchronization with the periodic signal VCOout.

図13は、第3の実施の形態におけるチャージポンプ300の一構成例を示す回路図である。このチャージポンプ300は、インバータ310および311と、定電流源321および335と、バイポーラトランジスタ322乃至325と、バイポーラトランジスタ331乃至334とを備える。また、チャージポンプ300は、バイポーラトランジスタ341乃至344と、コンデンサ350とを備える。   FIG. 13 is a circuit diagram showing a configuration example of charge pump 300 in the third embodiment. Charge pump 300 includes inverters 310 and 311, constant current sources 321 and 335, bipolar transistors 322 to 325, and bipolar transistors 331 to 334. Charge pump 300 also includes bipolar transistors 341 to 344 and a capacitor 350.

バイポーラトランジスタ322、324、331、333、341、342は、例えば、pnp型であり、バイポーラトランジスタ323、325、332、334、343および344は、例えば、npn型である。   The bipolar transistors 322, 324, 331, 333, 341, 342 are, for example, pnp type, and the bipolar transistors 323, 325, 332, 334, 343, and 344 are, for example, npn type.

バイポーラトランジスタ322および324のエミッタは、定電流源321に接続される。また、バイポーラトランジスタ322のベースは、インバータ310の出力端子に接続され、バイポーラトランジスタ324のベースには、出力信号Vobが入力される。バイポーラトランジスタ322のコレクタは、バイポーラトランジスタ323のコレクタに接続され、バイポーラトランジスタ324のコレクタは、バイポーラトランジスタ325のコレクタに接続される。インバータ310は、出力信号Vobを反転する。   The emitters of the bipolar transistors 322 and 324 are connected to a constant current source 321. The base of the bipolar transistor 322 is connected to the output terminal of the inverter 310, and the output signal Vob is input to the base of the bipolar transistor 324. The collector of bipolar transistor 322 is connected to the collector of bipolar transistor 323, and the collector of bipolar transistor 324 is connected to the collector of bipolar transistor 325. The inverter 310 inverts the output signal Vob.

また、バイポーラトランジスタ323のコレクタは、バイポーラトランジスタ323自身のベースと、バイポーラトランジスタ344のベースとに接続される。バイポーラトランジスタ325のコレクタは、バイポーラトランジスタ325自身のベースと、バイポーラトランジスタ343および344の接続点とに接続される。バイポーラトランジスタ323および325のエミッタは接地される。   Also, the collector of the bipolar transistor 323 is connected to the base of the bipolar transistor 323 itself and the base of the bipolar transistor 344. The collector of bipolar transistor 325 is connected to the base of bipolar transistor 325 itself and the connection point of bipolar transistors 343 and 344. The emitters of bipolar transistors 323 and 325 are grounded.

バイポーラトランジスタ332および334のエミッタは、定電流源335に接続される。また、バイポーラトランジスタ332のベースは、インバータ311の出力端子に接続され、バイポーラトランジスタ334のベースには、出力信号Voaが入力される。バイポーラトランジスタ332のコレクタは、バイポーラトランジスタ331のコレクタに接続され、バイポーラトランジスタ334のコレクタは、バイポーラトランジスタ333のコレクタに接続される。インバータ311は、出力信号Voaを反転する。   The emitters of bipolar transistors 332 and 334 are connected to a constant current source 335. The base of the bipolar transistor 332 is connected to the output terminal of the inverter 311, and the output signal Voa is input to the base of the bipolar transistor 334. The collector of the bipolar transistor 332 is connected to the collector of the bipolar transistor 331, and the collector of the bipolar transistor 334 is connected to the collector of the bipolar transistor 333. The inverter 311 inverts the output signal Voa.

また、バイポーラトランジスタ333のコレクタは、バイポーラトランジスタ333自身のベースと、バイポーラトランジスタ341のベースとに接続される。バイポーラトランジスタ331のコレクタは、バイポーラトランジスタ331自身のベースと、バイポーラトランジスタ341および342の接続点とに接続される。バイポーラトランジスタ331および333のエミッタは電源に接続される。   The collector of the bipolar transistor 333 is connected to the base of the bipolar transistor 333 itself and the base of the bipolar transistor 341. The collector of bipolar transistor 331 is connected to the base of bipolar transistor 331 itself and the connection point of bipolar transistors 341 and 342. The emitters of bipolar transistors 331 and 333 are connected to the power supply.

バイポーラトランジスタ341および342はカスコード接続されており、また、バイポーラトランジスタ343および344もカスコード接続されている。バイポーラトランジスタ341のエミッタは電源に接続され、バイポーラトランジスタ344のエミッタは接地される。バイポーラトランジスタ342のコレクタは、バイポーラトランジスタ343のコレクタと接続される。また、バイポーラトランジスタ342のベースにはバイアス電圧Vb1が印加され、バイポーラトランジスタ343のベースにはバイアス電圧Vb2が印加される。これらのバイアス電圧を供給する回路(不図示)は、チャージポンプ300内に配置される。コンデンサ350の一端は、バイポーラトランジスタ342および343の接続点と、チャージポンプ300の出力端子とに接続され、他端は接地される。   Bipolar transistors 341 and 342 are cascode connected, and bipolar transistors 343 and 344 are also cascoded. The emitter of the bipolar transistor 341 is connected to the power supply, and the emitter of the bipolar transistor 344 is grounded. The collector of bipolar transistor 342 is connected to the collector of bipolar transistor 343. The bias voltage Vb1 is applied to the base of the bipolar transistor 342, and the bias voltage Vb2 is applied to the base of the bipolar transistor 343. A circuit (not shown) for supplying these bias voltages is disposed in charge pump 300. One end of capacitor 350 is connected to the connection point of bipolar transistors 342 and 343, and the output terminal of charge pump 300, and the other end is grounded.

上述の構成において、定電流源321と、バイポーラトランジスタ322乃至325と、バイポーラトランジスタ343および344とからなる回路は、図1の電流スイッチング回路240と同様の機能を有する。また、定電流源335と、バイポーラトランジスタ331乃至334と、バイポーラトランジスタ341および342とからなる回路も、図1の電流スイッチング回路240と同様の機能を有する。これらの電流スイッチング回路のそれぞれは、出力信号VoaおよびVobの値に応じてオンオフする。なお、バイポーラトランジスタ341乃至344は、特許請求の範囲に記載の第1乃至第4のトランジスタの一例である。   In the configuration described above, the circuit formed of constant current source 321, bipolar transistors 322 to 325, and bipolar transistors 343 and 344 has the same function as that of current switching circuit 240 in FIG. Also, the circuit including the constant current source 335, the bipolar transistors 331 to 334, and the bipolar transistors 341 and 342 also has the same function as the current switching circuit 240 of FIG. Each of these current switching circuits is turned on and off according to the values of output signals Voa and Vob. The bipolar transistors 341 to 344 are examples of the first to fourth transistors described in the claims.

バイポーラトランジスタ341および342を流れる電流をId1とし、バイポーラトランジスタ343および344を流れる電流をId2とすると、次の式により表される制御電流Iconがコンデンサ222に出力される。
Icon=Id1−Id2
Assuming that the current flowing in bipolar transistors 341 and 342 is Id1 and the current flowing in bipolar transistors 343 and 344 is Id2, a control current Icon represented by the following equation is output to capacitor 222.
Icon = Id1-Id2

この制御電流Iconによりコンデンサ222は充放電され、その充放電電圧が制御電圧Vcとして出力される。   The capacitor 222 is charged and discharged by the control current Icon, and the charge and discharge voltage is output as the control voltage Vc.

図14は、第3の実施の形態におけるチャージポンプ300の動作の一例を示すタイミングチャートである。タイミングT10において出力信号Voaがローレベルからハイレベルに移行し、その後のタイミングT11において出力信号Vobがローレベルからハイレベルに移行したものとする。また、その後のタイミングT12において出力信号VoaおよびVobはローレベルに移行したものとする。   FIG. 14 is a timing chart showing an example of the operation of the charge pump 300 in the third embodiment. At timing T10, the output signal Voa shifts from low level to high level, and at timing T11 thereafter, the output signal Vob shifts from low level to high level. Further, at the subsequent timing T12, the output signals Voa and Vob are assumed to be shifted to the low level.

この場合に、タイミングT10からタイミングT12までの間にバイポーラスイッチ341および342がオン状態に移行して電流Id1が増大する。一方、タイミングT11からタイミングT12までの間にバイポーラスイッチ343および344がオン状態に移行して電流Id2が増大する。   In this case, bipolar switches 341 and 342 are turned on between timing T10 and timing T12, and current Id1 increases. On the other hand, bipolar switches 343 and 344 are turned on between timing T11 and timing T12, and current Id2 increases.

ここで、バイポーラトランジスタ341および342はカスコード接続されているため、それらがオフ状態の期間においてリーク電流が低減し、電流Id1はほぼ零となる。同様に、バイポーラトランジスタ343および344もカスコード接続されているため、それらがオフ状態の期間においてリーク電流が低減し、電流Id2はほぼ零となる。これに対して、カスコード接続されていない比較例では、リーク電流が発生してしまう。図14における点線は、比較例の電流および電圧である。   Here, since the bipolar transistors 341 and 342 are cascode-connected, the leakage current is reduced while they are in the off state, and the current Id1 becomes substantially zero. Similarly, since bipolar transistors 343 and 344 are also cascode-connected, the leakage current is reduced while they are off, and current Id2 becomes substantially zero. On the other hand, in the comparative example which is not cascode-connected, a leak current is generated. The dotted lines in FIG. 14 are the current and voltage of the comparative example.

また、電流Id1およびId2の差分の制御電流Iconは、タイミングT10からタイミングT11までの間に増大する。比較例では、リーク電流の発生により、この制御電流Iconの増大量が小さくなってしまう。   Further, the control current Icon of the difference between the currents Id1 and Id2 increases from the timing T10 to the timing T11. In the comparative example, the amount of increase in the control current Icon decreases due to the occurrence of the leak current.

タイミングT10からタイミングT11までの間に流れる制御電流Iconにより、コンデンサ350が充電され、制御電圧Vcが上昇する。比較例では、リーク電流の発生により、この制御電圧Vcの上昇量が小さくなってしまう。   The capacitor 350 is charged by the control current Icon that flows from the timing T10 to the timing T11, and the control voltage Vc rises. In the comparative example, the amount of increase in the control voltage Vc becomes small due to the generation of the leak current.

このように、本技術の第3の実施の形態によれば、チャージポンプ300内にカスコード接続したトランジスタを設けたため、チャージポンプ300のリーク電流を低減することができる。   As described above, according to the third embodiment of the present technology, since the cascode-connected transistor is provided in the charge pump 300, the leak current of the charge pump 300 can be reduced.

なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。   Note that the above-described embodiment shows an example for embodying the present technology, and the matters in the embodiment and the invention-specifying matters in the claims have correspondence relationships. Similarly, the invention specific matter in the claims and the matter in the embodiment of the present technology with the same name as this have a correspondence relation, respectively. However, the present technology is not limited to the embodiments, and can be embodied by variously modifying the embodiments without departing from the scope of the present technology.

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。   In addition, the effect described here is not necessarily limited, and may be any effect described in the present disclosure.

なお、本技術は以下のような構成もとることができる。
(1)第1のバイポーラトランジスタと、
前記第1のバイポーラトランジスタに接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第2のバイポーラトランジスタと、
入力信号と所定の参照信号とを比較して当該比較結果を示す一対の差動出力信号を前記第1のバイポーラトランジスタのベースと前記接続点とに出力する比較部と
を具備するスイッチング回路。
(2)前記比較部の入力段は、一対の差動トランジスタを備える
前記(1)記載のスイッチング回路。
(3)前記一対の差動トランジスタは、バイポーラトランジスタである
前記(2)記載のスイッチング回路。
(4)前記一対の差動トランジスタは、MOS(Metal Oxide Semiconductor)トランジスタである
前記(2)記載のスイッチング回路。
(5)第1のバイポーラトランジスタと、
前記第1のバイポーラトランジスタに接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第2のバイポーラトランジスタと、
入力信号と所定の参照信号とを比較して当該比較結果を示す一対の差動出力信号を前記第1のバイポーラトランジスタのベースと前記接続点とに出力する比較部と、
一定の電流を供給するリカバー電流源と、
前記リカバー電流源と前記第2のバイポーラトランジスタとに接続されたコンデンサと、
前記コンデンサの充放電電圧に応じてゲインを変化させる可変ゲインアンプと
を具備する自動利得制御回路。
(6)前記比較部の入力は、前記可変ゲインアンプの入力である
前記(5)記載の自動利得制御回路。
(7)前記比較部の入力は、前記可変ゲインアンプの出力である
前記(5)記載の自動利得制御回路。
(8)入力信号と帰還信号との位相差および周波数差を検出して当該検出結果を示す第1および第2の出力信号を出力する検出器と、
第1のバイポーラトランジスタと、
前記第1のバイポーラトランジスタに第1の接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第2のバイポーラトランジスタと、
前記第1の出力信号と当該第1の出力信号を反転した信号とを比較して当該比較結果を示す一対の差動出力信号を前記第1のバイポーラトランジスタのベースと前記第1の接続点とに出力する第1の比較部と、
第3のバイポーラトランジスタと、
前記第3のバイポーラトランジスタに第2の接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第4のバイポーラトランジスタと、
前記第2の出力信号と当該第2の出力信号を反転した信号とを比較して当該比較結果を示す一対の差動出力信号を前記第3のバイポーラトランジスタのベースと前記第2の接続点とに出力する第2の比較部と、
前記第2および第4のバイポーラトランジスタの接続点に接続されたコンデンサと、
前記コンデンサの充放電圧に応じた周波数の周期信号を出力する電圧制御発振器と、
前記周期信号を分周して前記帰還信号として前記検出器に帰還させる分周器と
を具備する位相同期回路。
The present technology can also be configured as follows.
(1) a first bipolar transistor,
A second bipolar transistor cascode-connected to the first bipolar transistor at a junction and having a constant bias voltage applied to the base that does not fall below a threshold voltage;
A switching circuit comprising: a comparison unit that compares an input signal and a predetermined reference signal and outputs a pair of differential output signals indicating the comparison result to the base of the first bipolar transistor and the connection point.
(2) The switching circuit according to (1), wherein the input stage of the comparison unit includes a pair of differential transistors.
(3) The switching circuit according to (2), wherein the pair of differential transistors are bipolar transistors.
(4) The switching circuit according to (2), wherein the pair of differential transistors are MOS (Metal Oxide Semiconductor) transistors.
(5) a first bipolar transistor,
A second bipolar transistor cascode-connected to the first bipolar transistor at a junction and having a constant bias voltage applied to the base that does not fall below a threshold voltage;
A comparator comparing the input signal with a predetermined reference signal and outputting a pair of differential output signals indicating the comparison result to the base of the first bipolar transistor and the connection point;
A recovery current source for supplying a constant current;
A capacitor connected to the recovery current source and the second bipolar transistor;
An automatic gain control circuit comprising: a variable gain amplifier that changes a gain according to a charge / discharge voltage of the capacitor.
(6) The automatic gain control circuit according to (5), wherein the input of the comparison unit is an input of the variable gain amplifier.
(7) The automatic gain control circuit according to (5), wherein the input of the comparison unit is an output of the variable gain amplifier.
(8) A detector for detecting a phase difference and a frequency difference between an input signal and a feedback signal and outputting first and second output signals indicating the detection result,
A first bipolar transistor,
A second bipolar transistor cascode-connected to the first bipolar transistor at a first connection point and having a constant bias voltage applied to the base that is not lower than a threshold voltage;
A pair of differential output signals indicating the comparison result by comparing the first output signal with a signal obtained by inverting the first output signal, the base of the first bipolar transistor, and the first connection point A first comparison unit that outputs to
A third bipolar transistor,
A fourth bipolar transistor cascode connected to the third bipolar transistor at a second connection point and having a constant bias voltage applied to the base that is not lower than a threshold voltage;
A pair of differential output signals indicating the comparison result by comparing the second output signal with a signal obtained by inverting the second output signal, the base of the third bipolar transistor, and the second connection point A second comparison unit that outputs
A capacitor connected to a connection point of the second and fourth bipolar transistors;
A voltage control oscillator that outputs a periodic signal of a frequency corresponding to the charge and discharge voltage of the capacitor;
A frequency divider that divides the periodic signal and feeds it back to the detector as the feedback signal.

100、101 電子装置
110 アナログ信号出力部
120 信号処理部
130 位相同期回路
131 位相/周波数検出器
132 電圧制御発振器
133 分周器
140 信号処理部
200 AGC回路
210 可変ゲインアンプ
220 ピーク検波回路
221 参照電圧供給源
222、350 コンデンサ
230 バイアス電圧供給部
231、233、241、242、251、252、261、262、271、281、322〜325、331〜334、341〜344 バイポーラトランジスタ
232 抵抗
240 電流スイッチング回路
250 比較部
260、321、335 定電流源
270、280 スイッチ
290 リカバー電流源
291 MOSトランジスタ
300 チャージポンプ
310、311 インバータ
DESCRIPTION OF SYMBOLS 100, 101 Electronic device 110 Analog signal output part 120 Signal processing part 130 Phase-locking circuit 131 Phase / frequency detector 132 Voltage control oscillator 133 Divider 140 Signal processing part 200 AGC circuit 210 Variable gain amplifier 220 Peak detection circuit 221 Reference voltage Supply source 222, 350 Capacitor 230 Bias voltage supply section 231, 233, 241, 242, 251, 252, 261, 262, 271, 281, 322 to 325, 331 to 334, 341 to 344 Bipolar transistor 232 Resistance 240 Current switching circuit 250 comparison unit 260, 321, 335 constant current source 270, 280 switch 290 recovery current source 291 MOS transistor 300 charge pump 310, 311 inverter

Claims (8)

第1のバイポーラトランジスタと、
前記第1のバイポーラトランジスタに接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第2のバイポーラトランジスタと、
入力信号と所定の参照信号とを比較して当該比較結果を示す一対の差動出力信号を前記第1のバイポーラトランジスタのベースと前記接続点とに出力する比較部と
を具備するスイッチング回路。
A first bipolar transistor,
A second bipolar transistor cascode-connected to the first bipolar transistor at a junction and having a constant bias voltage applied to the base that does not fall below a threshold voltage;
A switching circuit comprising: a comparison unit that compares an input signal and a predetermined reference signal and outputs a pair of differential output signals indicating the comparison result to the base of the first bipolar transistor and the connection point.
前記比較部の入力段は、一対の差動トランジスタを備える
請求項1記載のスイッチング回路。
The switching circuit according to claim 1, wherein the input stage of the comparison unit comprises a pair of differential transistors.
前記一対の差動トランジスタは、バイポーラトランジスタである
請求項2記載のスイッチング回路。
The switching circuit according to claim 2, wherein the pair of differential transistors are bipolar transistors.
前記一対の差動トランジスタは、MOS(Metal Oxide Semiconductor)トランジスタである
請求項2記載のスイッチング回路。
The switching circuit according to claim 2, wherein the pair of differential transistors are MOS (Metal Oxide Semiconductor) transistors.
第1のバイポーラトランジスタと、
前記第1のバイポーラトランジスタに接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第2のバイポーラトランジスタと、
入力信号と所定の参照信号とを比較して当該比較結果を示す一対の差動出力信号を前記第1のバイポーラトランジスタのベースと前記接続点とに出力する比較部と、
一定の電流を供給するリカバー電流源と、
前記リカバー電流源と前記第2のバイポーラトランジスタとに接続されたコンデンサと、
前記コンデンサの充放電電圧に応じてゲインを変化させる可変ゲインアンプと
を具備する自動利得制御回路。
A first bipolar transistor,
A second bipolar transistor cascode-connected to the first bipolar transistor at a junction and having a constant bias voltage applied to the base that does not fall below a threshold voltage;
A comparator comparing the input signal with a predetermined reference signal and outputting a pair of differential output signals indicating the comparison result to the base of the first bipolar transistor and the connection point;
A recovery current source for supplying a constant current;
A capacitor connected to the recovery current source and the second bipolar transistor;
An automatic gain control circuit comprising: a variable gain amplifier that changes a gain according to a charge / discharge voltage of the capacitor.
前記比較部の入力は、前記可変ゲインアンプの入力である
請求項5記載の自動利得制御回路。
6. The automatic gain control circuit according to claim 5, wherein the input of the comparison unit is an input of the variable gain amplifier.
前記比較部の入力は、前記可変ゲインアンプの出力である
請求項5記載の自動利得制御回路。
6. The automatic gain control circuit according to claim 5, wherein the input of the comparison unit is an output of the variable gain amplifier.
入力信号と帰還信号との位相差および周波数差を検出して当該検出結果を示す第1および第2の出力信号を出力する検出器と、
第1のバイポーラトランジスタと、
前記第1のバイポーラトランジスタに第1の接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第2のバイポーラトランジスタと、
前記第1の出力信号と当該第1の出力信号を反転した信号とを比較して当該比較結果を示す一対の差動出力信号を前記第1のバイポーラトランジスタのベースと前記第1の接続点とに出力する第1の比較部と、
第3のバイポーラトランジスタと、
前記第3のバイポーラトランジスタに第2の接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第4のバイポーラトランジスタと、
前記第2の出力信号と当該第2の出力信号を反転した信号とを比較して当該比較結果を示す一対の差動出力信号を前記第3のバイポーラトランジスタのベースと前記第2の接続点とに出力する第2の比較部と、
前記第2および第4のバイポーラトランジスタの接続点に接続されたコンデンサと、
前記コンデンサの充放電圧に応じた周波数の周期信号を出力する電圧制御発振器と、
前記周期信号を分周して前記帰還信号として前記検出器に帰還させる分周器と
を具備する位相同期回路。
A detector that detects a phase difference and a frequency difference between an input signal and a feedback signal and outputs first and second output signals indicating the detection result;
A first bipolar transistor,
A second bipolar transistor cascode-connected to the first bipolar transistor at a first connection point and having a constant bias voltage applied to the base that is not lower than a threshold voltage;
A pair of differential output signals indicating the comparison result by comparing the first output signal with a signal obtained by inverting the first output signal, the base of the first bipolar transistor, and the first connection point A first comparison unit that outputs to
A third bipolar transistor,
A fourth bipolar transistor cascode connected to the third bipolar transistor at a second connection point and having a constant bias voltage applied to the base that is not lower than a threshold voltage;
A pair of differential output signals indicating the comparison result by comparing the second output signal with a signal obtained by inverting the second output signal, the base of the third bipolar transistor, and the second connection point A second comparison unit that outputs
A capacitor connected to a connection point of the second and fourth bipolar transistors;
A voltage control oscillator that outputs a periodic signal of a frequency corresponding to the charge and discharge voltage of the capacitor;
A frequency divider that divides the periodic signal and feeds it back to the detector as the feedback signal.
JP2018527404A 2016-07-11 2017-04-25 Switching circuit, automatic gain control circuit and phase-locked loop Active JP6891888B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016136532 2016-07-11
JP2016136532 2016-07-11
PCT/JP2017/016371 WO2018012083A1 (en) 2016-07-11 2017-04-25 Switching circuit, automatic gain control circuit and phase synchronization circuit

Publications (2)

Publication Number Publication Date
JPWO2018012083A1 true JPWO2018012083A1 (en) 2019-04-25
JP6891888B2 JP6891888B2 (en) 2021-06-18

Family

ID=60952532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018527404A Active JP6891888B2 (en) 2016-07-11 2017-04-25 Switching circuit, automatic gain control circuit and phase-locked loop

Country Status (2)

Country Link
JP (1) JP6891888B2 (en)
WO (1) WO2018012083A1 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62158933U (en) * 1986-03-31 1987-10-08
JP3554579B2 (en) * 1994-03-17 2004-08-18 富士通株式会社 Optical disk drive
JPH08279734A (en) * 1995-04-05 1996-10-22 Canon Inc Charge pump circuit
US6327319B1 (en) * 1998-11-06 2001-12-04 Motorola, Inc. Phase detector with frequency steering
JP2001285104A (en) * 2000-03-29 2001-10-12 Clarion Co Ltd Broadcast receiver
KR100416589B1 (en) * 2001-01-06 2004-02-05 삼성전자주식회사 Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same
US7915933B2 (en) * 2006-11-30 2011-03-29 Mosaid Technologies Incorporated Circuit for clamping current in a charge pump

Also Published As

Publication number Publication date
JP6891888B2 (en) 2021-06-18
WO2018012083A1 (en) 2018-01-18

Similar Documents

Publication Publication Date Title
JP5390932B2 (en) Power circuit
US7102342B2 (en) Current reference circuit with voltage-to-current converter having auto-tuning function
JP2005151777A (en) Charge pumping circuit and amplifier
JP2006345405A (en) Duty-ratio variable circuit and ad converter circuit using this
WO2018145612A1 (en) Charge pump circuit and phase-locked loop
US9276565B2 (en) Duty ratio correction circuit and phase synchronization circuit
US8604885B2 (en) Differential ring oscillator-type voltage control oscillator
US20060176118A1 (en) Oscillator
KR102468451B1 (en) Oscillation circuit
US20070032215A1 (en) Circuit current generation apparatus and method thereof, and singal processing apparatus
KR100433634B1 (en) Adaptive loop gain control circuit for voltage controlled oscillator
JP6891888B2 (en) Switching circuit, automatic gain control circuit and phase-locked loop
JP5338148B2 (en) Semiconductor integrated circuit, temperature change detection method
US8598958B1 (en) Temperature and/or voltage independent voltage controlled oscillator with programmable gain and/or output frequency range
US20200186086A1 (en) Self-Biased Amplifier for Use with a Low-Power Crystal Oscillator
US6472928B1 (en) Reduced noise band gap reference with current feedback and method of using
JP2006042232A (en) Buffer circuit
JP2009077308A (en) Phase-locked loop circuit
CN219124185U (en) Duty cycle correction circuit
JP6771852B2 (en) Frequency converter
JP2006319549A (en) Differential amplifier device
JPS5834492Y2 (en) voltage supply circuit
JP2010041449A (en) Oscillation circuit
KR100553673B1 (en) Voltage control oscillating circuit
CN117713810A (en) Phase-locked loop circuit and chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210510

R151 Written notification of patent or utility model registration

Ref document number: 6891888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151