JPWO2012101920A1 - 回路モジュール及びその製造方法 - Google Patents
回路モジュール及びその製造方法 Download PDFInfo
- Publication number
- JPWO2012101920A1 JPWO2012101920A1 JP2012554639A JP2012554639A JPWO2012101920A1 JP WO2012101920 A1 JPWO2012101920 A1 JP WO2012101920A1 JP 2012554639 A JP2012554639 A JP 2012554639A JP 2012554639 A JP2012554639 A JP 2012554639A JP WO2012101920 A1 JPWO2012101920 A1 JP WO2012101920A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit module
- circuit
- main surface
- substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000012212 insulator Substances 0.000 claims abstract description 50
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 49
- 239000004020 conductor Substances 0.000 claims description 25
- 238000002955 isolation Methods 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 7
- 229920005989 resin Polymers 0.000 description 38
- 239000011347 resin Substances 0.000 description 38
- 230000004048 modification Effects 0.000 description 28
- 238000012986 modification Methods 0.000 description 28
- 238000007789 sealing Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
以下に、本発明の一実施形態に係る回路モジュールの構成について図面を参照しながら説明する。図1は、本発明の一実施形態に係る回路モジュール10の外観斜視図である。図2は、図1の回路モジュール10を上方から透視した図である。図3は、図2の回路モジュール10のX−Xにおける断面構造図である。以下では、略直方体状をなす回路モジュール10において、高さ方向をz軸方向と定義する。また、z軸方向から平面視したときの長辺方向をx軸方向と定義し、短辺方向をy軸方向と定義する。x軸、y軸、z軸は、互いに直交している。
次に、回路モジュール10の製造方法について図面を参照しながら説明する。図4は、回路モジュール10の工程断面図である。
以上のような回路モジュール10及びその製造方法によれば、回路ブロックA,B間において良好なアイソレーション特性を得ることができる。より詳細には、回路モジュール10では、回路ブロックA,Bは、x軸方向に並んでいる。また、溝20は、z軸方向から平面視したときに、回路ブロックA,Bの間においてy軸方向に延在している。すなわち、溝20は、回路ブロックA,Bの境界に設けられている。そして、溝20内には、シールド層18を構成している導電性樹脂が充填されている。そのため、回路ブロックAから放射されるノイズや磁界は、溝20内の導電性樹脂(すなわち、シールド層18)により吸収され、回路ブロックBには到達しにくくなる。同様に、回路ブロックBから放射されるノイズや磁界は、溝20内の導電性樹脂(すなわち、シールド層18)を介して接地されるため、回路ブロックAには到達しにくくなる。よって、回路モジュール10及びその製造方法によれば、回路ブロックA,B間において良好なアイソレーション特性を得ることができる。
以下に、第1の変形例に係る回路モジュールについて図面を参照しながら説明する。図5は、第1の変形例に係る回路モジュール10aの断面構造図である。
以下に、第2の変形例に係る回路モジュールについて図面を参照しながら説明する。図6は、第2の変形例に係る回路モジュール10bの断面構造図である。
以下に、第3の変形例に係る回路モジュールについて図面を参照しながら説明する。図7は、第3の変形例に係る回路モジュール10cの断面構造図である。
以下に、第4の変形例に係る回路モジュールについて図面を参照しながら説明する。図8は、第4の変形例に係る回路モジュール10dの断面構造図である。
以下に、第5の変形例に係る回路モジュールについて図面を参照しながら説明する。図9は、第5の変形例に係る回路モジュール10eの断面構造図である。
以下に、第6の変形例に係る回路モジュールについて図面を参照しながら説明する。図10は、第6の変形例に係る回路モジュール10fの断面構造図である。
以下に、第7の変形例に係る回路モジュールについて図面を参照しながら説明する。図11は、第7の変形例に係る回路モジュール10gを上方から透視した図である。
本発明に係る回路モジュールは、前記実施形態に係る回路モジュール10,10a〜10gに限らず、その要旨の範囲内において変更可能である。
G グランド導体
10,10a〜10g 回路モジュール
12 回路基板
14 電子部品
16 絶縁体層
18 シールド層
20,20a,20b 溝
20' 穴
24 導体層
112 マザー基板
116 絶縁体層
118 シールド層
Claims (9)
- 基板と、
前記基板の主面上に実装されている電子部品と、
前記基板の主面及び前記電子部品を覆う絶縁体層であって、主面に凹部が設けられている絶縁体層と、
前記絶縁体層の主面及び前記凹部の内周面を覆っている導電性材料からなるシールド層と、
を備えていること、
を特徴とする回路モジュール。 - 前記凹部は、溝であること、
を特徴とする請求項1に記載の回路モジュール。 - 前記凹部の深さは、前記絶縁体層の厚み以上の大きさであること、
を特徴とする請求項1又は請求項2のいずれかに記載の回路モジュール。 - 前記基板は、グランド導体層を含んでおり、
前記シールド層は、前記グランド導体層に接続されていること、
を特徴とする請求項1ないし請求項3のいずれかに記載の回路モジュール。 - 前記凹部は、前記絶縁体層の主面に複数設けられており、
前記複数の凹部の深さは、複数種類存在していること、
を特徴とする請求項1ないし請求項4のいずれかに記載の回路モジュール。 - 前記基板は、前記凹部の底面に設けられている前記導電性材料と対向する導体層を含んでいること、
を特徴とする請求項1ないし請求項5のいずれかに記載の回路モジュール。 - 前記基板には、異なる機能を有する複数の回路ブロックが設けられており、
前記凹部は、前記複数の回路ブロックの境界に設けられていること、
を特徴とする請求項1ないし請求項6のいずれかに記載の回路モジュール。 - 基板を準備する第1の工程と、
前記基板の主面上に、複数の電子部品を実装する第2の工程と、
前記基板の主面及び前記複数の電子部品を覆うように絶縁体層を形成する第3の工程と、
前記絶縁体層の主面に凹部を形成する第4の工程と、
前記絶縁層の主面及び前記凹部の内周面に導電性材料を塗布して、シールド層を形成する第5の工程と、
を備えていること、
を特徴とする回路モジュールの製造方法。 - 前記第4の工程では、ダイサーにより前記絶縁体層の主面に前記凹部としての溝を形成すること、
を特徴とする請求項8に記載の回路モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012554639A JP5837515B2 (ja) | 2011-01-27 | 2011-12-14 | 回路モジュール |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011014890 | 2011-01-27 | ||
JP2011014890 | 2011-01-27 | ||
PCT/JP2011/078930 WO2012101920A1 (ja) | 2011-01-27 | 2011-12-14 | 回路モジュール及びその製造方法 |
JP2012554639A JP5837515B2 (ja) | 2011-01-27 | 2011-12-14 | 回路モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012101920A1 true JPWO2012101920A1 (ja) | 2014-06-30 |
JP5837515B2 JP5837515B2 (ja) | 2015-12-24 |
Family
ID=46580503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012554639A Active JP5837515B2 (ja) | 2011-01-27 | 2011-12-14 | 回路モジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130301227A1 (ja) |
JP (1) | JP5837515B2 (ja) |
WO (1) | WO2012101920A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5767268B2 (ja) * | 2013-04-02 | 2015-08-19 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
JP5576548B1 (ja) * | 2013-07-10 | 2014-08-20 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
JP5756500B2 (ja) | 2013-08-07 | 2015-07-29 | 太陽誘電株式会社 | 回路モジュール |
JP5622906B1 (ja) * | 2013-08-09 | 2014-11-12 | 太陽誘電株式会社 | 回路モジュールの製造方法 |
JP5466785B1 (ja) * | 2013-08-12 | 2014-04-09 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
JP5517379B1 (ja) * | 2013-08-19 | 2014-06-11 | 太陽誘電株式会社 | 回路モジュール |
US9450547B2 (en) | 2013-12-12 | 2016-09-20 | Freescale Semiconductor, Inc. | Semiconductor package having an isolation wall to reduce electromagnetic coupling |
JP6387278B2 (ja) * | 2014-09-30 | 2018-09-05 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
US9986646B2 (en) | 2014-11-21 | 2018-05-29 | Nxp Usa, Inc. | Packaged electronic devices with top terminations, and methods of manufacture thereof |
CN107535081B (zh) | 2015-05-11 | 2021-02-02 | 株式会社村田制作所 | 高频模块 |
JP6414637B2 (ja) * | 2015-06-04 | 2018-10-31 | 株式会社村田製作所 | 高周波モジュール |
WO2018070145A1 (ja) | 2016-10-11 | 2018-04-19 | 株式会社村田製作所 | 電子部品 |
JP6408540B2 (ja) * | 2016-12-01 | 2018-10-17 | 太陽誘電株式会社 | 無線モジュール及び無線モジュールの製造方法 |
JP6463323B2 (ja) * | 2016-12-01 | 2019-01-30 | 太陽誘電株式会社 | 無線モジュール、およびその製造方法 |
JP6449837B2 (ja) * | 2016-12-01 | 2019-01-09 | 太陽誘電株式会社 | 無線モジュール及び無線モジュールの製造方法 |
KR102246040B1 (ko) * | 2016-12-14 | 2021-04-29 | 가부시키가이샤 무라타 세이사쿠쇼 | 회로 모듈 |
JP2020113559A (ja) | 2017-03-30 | 2020-07-27 | 株式会社村田製作所 | 回路モジュール |
JP6583455B2 (ja) * | 2018-03-07 | 2019-10-02 | 東洋インキScホールディングス株式会社 | 電子部品モジュールの製造方法 |
EP4040483A3 (en) * | 2021-02-04 | 2022-10-26 | Murata Manufacturing Co., Ltd. | Electronic component with internal shielding |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005251827A (ja) * | 2004-03-02 | 2005-09-15 | Matsushita Electric Ind Co Ltd | モジュール部品 |
JP2010225620A (ja) * | 2009-03-19 | 2010-10-07 | Panasonic Corp | 回路モジュール |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7659604B2 (en) * | 2004-03-30 | 2010-02-09 | Panasonic Corporation | Module component and method for manufacturing the same |
US8093691B1 (en) * | 2009-07-14 | 2012-01-10 | Amkor Technology, Inc. | System and method for RF shielding of a semiconductor package |
-
2011
- 2011-12-14 WO PCT/JP2011/078930 patent/WO2012101920A1/ja active Application Filing
- 2011-12-14 JP JP2012554639A patent/JP5837515B2/ja active Active
-
2013
- 2013-07-08 US US13/936,419 patent/US20130301227A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005251827A (ja) * | 2004-03-02 | 2005-09-15 | Matsushita Electric Ind Co Ltd | モジュール部品 |
JP2010225620A (ja) * | 2009-03-19 | 2010-10-07 | Panasonic Corp | 回路モジュール |
Also Published As
Publication number | Publication date |
---|---|
US20130301227A1 (en) | 2013-11-14 |
WO2012101920A1 (ja) | 2012-08-02 |
JP5837515B2 (ja) | 2015-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5837515B2 (ja) | 回路モジュール | |
JP4650244B2 (ja) | 回路モジュールおよびその製造方法 | |
JP6837432B2 (ja) | 高周波モジュール | |
US9055682B2 (en) | Circuit module | |
KR101219003B1 (ko) | 칩형 코일 부품 | |
JP6669248B2 (ja) | 回路モジュール | |
WO2016195026A1 (ja) | 高周波モジュール | |
JP5517379B1 (ja) | 回路モジュール | |
JPWO2012023332A1 (ja) | 電子部品及びその製造方法 | |
US20120104570A1 (en) | Semiconductor package module | |
JP6478001B2 (ja) | 電子部品 | |
US8558377B2 (en) | Semiconductor package module | |
JP6107941B2 (ja) | 複合基板 | |
JP5750528B1 (ja) | 部品内蔵回路基板 | |
WO2017043621A1 (ja) | 高周波モジュール | |
US20130250528A1 (en) | Circuit module | |
KR101141443B1 (ko) | 반도체 패키지의 제조 방법 | |
JP5577716B2 (ja) | 回路モジュール及び回路モジュールの製造方法 | |
KR20180022199A (ko) | 박막형 코일 부품 | |
US20120250267A1 (en) | Radio frequency communication module | |
US11282637B2 (en) | Inductor | |
WO2018051858A1 (ja) | 電子部品 | |
JP2016082021A (ja) | 回路モジュール | |
KR101607065B1 (ko) | 공통 모드 필터 및 그 제조 방법 | |
JP6495701B2 (ja) | 電子部品収納用パッケージおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140430 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141017 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141104 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20141128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5837515 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |