JPWO2011129246A1 - 単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法 - Google Patents
単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法 Download PDFInfo
- Publication number
- JPWO2011129246A1 JPWO2011129246A1 JP2012510631A JP2012510631A JPWO2011129246A1 JP WO2011129246 A1 JPWO2011129246 A1 JP WO2011129246A1 JP 2012510631 A JP2012510631 A JP 2012510631A JP 2012510631 A JP2012510631 A JP 2012510631A JP WO2011129246 A1 JPWO2011129246 A1 JP WO2011129246A1
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystalline film
- crystal substrate
- film
- crystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/21—Circular sheet or circular blank
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Led Devices (AREA)
Abstract
Description
本発明の単結晶基板は、単結晶基板の表面の少なくとも一部の領域に梨地が形成されていることを特徴とする。
梨地が形成されていない梨地非形成面上に単結晶性膜が形成されていると共に、
梨地形成面上には単結晶性膜よりも結晶性が劣る結晶性膜が形成され、
更に、少なくとも単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜で構成される結晶性膜と、単結晶基板とで形成されていることを特徴とする。
単結晶性膜の側面が、単結晶性膜の材料の屈折率と、単結晶性膜外部の大気の屈折率とで決定する臨界角以上の角度(但し、臨界角は単結晶基板表面の法線方向を基準とした角度)で傾斜して形成されていることが好ましい。
次いで、梨地が形成されていない梨地非形成面上に単結晶性膜をエピタキシャル成長により形成すると共に、単結晶基板の梨地形成面上には単結晶性膜よりも結晶性が劣る結晶性膜をエピタキシャル成長により形成して、
少なくとも単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜で構成する結晶性膜と、単結晶基板とで結晶性膜付き単結晶基板を形成することを特徴とする。
エッチングにより、単結晶性膜よりも結晶性が劣る結晶性膜の少なくとも一部を除去することで、単結晶性膜の側面を露出し、
側面を、単結晶性膜の材料の屈折率と、単結晶性膜外部の大気の屈折率とで決定する臨界角以上の角度(但し、臨界角は単結晶基板表面の法線方向を基準とした角度)で傾斜して形成することが好ましい。
単結晶性膜表面上及びマスク表面上に第2の単結晶性膜を形成すると共に、
マスク非形成の単結晶性膜よりも結晶性が劣る結晶性膜表面上に、第2の単結晶性膜よりも結晶性が劣る結晶性膜を形成し、
所定の厚さまで第2の単結晶性膜及び第2の単結晶性膜よりも結晶性が劣る結晶性膜を形成後、
以下、マスクの形成から所定の厚さでの単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜形成工程を繰り返すことにより、
単結晶性膜よりも結晶性が劣る結晶性膜の形成箇所をマスクの形成の度に縮小していき、
単結晶性膜よりも結晶性が劣る結晶性膜の形成箇所を皆無として、単結晶性膜のみから形成される結晶性基板を形成することを特徴とする。
更に、その結晶性膜に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか1つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
素子部分と素子部分に略対応するサイズを有する結晶性膜付き単結晶基板とを含む素子を製造することを特徴とする。
更に、結晶性基板に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか1つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
素子部分と素子部分に略対応するサイズを有する結晶性基板とを含む素子を製造することを特徴とする。
更に、その結晶性膜に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか1つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
素子部分と素子部分に略対応するサイズを有する結晶性膜付き単結晶基板とを含む素子を製造することを特徴とする。
測定モード:ダイナミックフォースモードまたはタッピングモード
測定エリア:4μm×4μm四方
カンチレバーの先端径:10nm以下
スキャンライン数:512(4μm当たり512本)
スキャン速度:0.3Hz(1ライン当たり0.3秒)
(1)結晶性膜2付き単結晶基板1の結晶性膜2又は結晶性基板4をパターニングして、個々の素子部分を形成する素子部分形成工程
(2)素子部分が片面に形成された、素子部分付き結晶性膜2付き単結晶基板1、又は素子部分付き結晶性基板4の、素子部分が形成されていない面を研磨する研磨工程
(3)研磨工程において研磨された面側から、個々の素子部分の境界ラインに沿って、レーザを照射したり、あるいは、スクライバなどにより切り目を入れることで分割予定ラインを形成する分割予定ライン形成工程
(4)分割予定ライン形成工程において形成された分割予定ラインに沿って外力を加えることで、素子部分付きの結晶性膜2付き単結晶基板1又は結晶性基板4を、素子部分単位で分割する分割工程
実施例1〜4として、図2で示したような梨地1bの形成のパターン形状が、単結晶基板1のオリフラ面に対して垂直及び平行に形成して十字形状に設定された単結晶基板1に、バッファ層、及びn−GaN系層とInGaN系活性層とを積層して形成する結晶性膜2をエピタキシャル成長させた際の単結晶基板1の曲率挙動を示す。
単結晶基板1としては、オリフラ面付きの円形状のサファイア基板(直径:2インチ(50mm)、厚み:430μm)を用いた。なお、このサファイア基板は、片面が表面粗さRa=0.1nmの鏡面状に研磨されたものであり、結晶性膜2はこの鏡面研磨された面を結晶成長面として形成される。また、何らの成膜処理を行わない状態でのサファイア基板の反り量は、±10μmの範囲内である。
サファイア基板の結晶成長面上には、図2に示すようなパターン形状の梨地1bを形成した。梨地1bは、サファイア基板のオリフラ面に対し垂直及び平行に十字形状に形成されると共に、オリフラ面に対し垂直及び平行に形成した、それぞれの梨地の幅中央部は、サファイア基板の中心点を通るように形成され、且つそれぞれの梨地1bは互いに90度に交差している。また、サファイア基板の結晶成長面はC面とし、結晶成長面上の梨地1bの形成部分の表面粗さRaは2μmとした。更に、梨地1bの形成方法にはブラスト加工を用い、サファイア基板の結晶成長面のマスキングはフォトリソにより行い、マスキング材にはフォトレジストを使用した。更に、ブラスト加工の噴射材には平均粒径20μm〜80μmを有するアルミナ材からなる研磨材を使用した。ブラスト加工後には結晶成長面の噴射材を除去するため、結晶成長面の洗浄を行った。本実施例では梨地形成部分の幅tを変更したサンプルを4つ作製した。幅tとしては、0.1mm,0.5mm,1.0mm,2.0mmとした。
サファイア基板の結晶成長面には、バッファ層及び結晶性膜から構成される多層膜を形成した。結晶性膜2はn−GaN系層上にInGaN系活性層が積層形成された二層構成である。なお、具体的な成膜条件は以下の通りであり、以下に示す(1)〜(5)の順にプロセスを実施した。また、結晶性膜2の膜厚は3.908μmとした。
(1)サーマルクリーニング
サファイア基板をMOCVD装置内に配置した後、結晶成長面のサーマルクリーニングを、基板温度1100℃にて約120秒間実施した。
(2)バッファ層の形成
成膜時の基板温度を530℃とし、成膜レート0.16nm/sにて膜厚が30nmとなるまでバッファ層を形成した。
(3)n−GaN系層の形成
成膜時の基板温度を1050℃とし、成膜レート2000nm/hrにて膜厚が3500nmとなるまでn−GaN系層を形成した。
(4)InGaN系活性層の形成
成膜時の基板温度を750℃とし、成膜レート15nm/minにて、膜厚が408nmとなるまでInGaN系活性層を形成した。
(5)クールダウン
バッファ層、n−GaN系層及びInGaN系活性層をこの順に形成したサファイア基板を常温近傍まで冷却した。
−サファイア基板の曲率の評価−
図11に、梨地1bの形成部分の幅tを変更したサンプル毎の多層膜成膜工程におけるサファイア基板の曲率挙動の測定結果を示す。図11に示されるように梨地1bの形成部分の幅tが太くなり、サファイア基板の結晶成長面上における梨地1bの形成面積の割合が増加するほど、結晶性膜2の成膜後のサファイア基板の曲率(または反り量)を減少させられることが判った。幅tが0.1mmのサファイア基板(No.1/実施例1)の曲率は153.1km−1、幅tが0.5mmのサファイア基板(No.2/実施例2)の曲率は140.6km−1、幅tが1.0mmのサファイア基板(No.3/実施例3)の曲率は125.0km−1、幅tが2.0mmのサファイア基板(No.4/実施例4)の曲率は118.8km−1であった。なお、図11に示す曲率挙動は、In−situ観察方法で観察した。
また図11に示すサンプルNo.1〜No.4ごとに、サファイア基板表面(結晶成長面)の全面積に対する梨地1bの形成面積の割合を算出し、その割合に対する多層膜成膜後のサファイア基板の曲率を記したグラフを図12に示す。図12から明らかなように、結晶成長面の全面積に対する梨地1bの形成面積の割合と、結晶性膜2の成膜後のサファイア基板の曲率との間には比例関係が成立し、梨地1bの形成面積が増加するほど、結晶性膜2の成膜後のサファイア基板の曲率を減少可能であることが判明した。即ち、梨地1bの形成面積を増加するほど劣化結晶性膜部分が増加し、その結果、結晶性膜2の全体に発生する内部応力を結晶性膜2の外部へと開放し、結晶性膜2の成膜後のサファイア基板の曲率が減少したことが判った。
次に比較例1を説明する。実施例1〜4に対する比較例1の相違点は、比較例1のサファイア基板に梨地1bが形成されていない点である。その他の条件は実施例1〜4と同一であるため、記述は省略する。
以下に実施例5〜7として、図3で示したような梨地1bの形成のパターン形状が、単結晶基板1のオリフラ面に対して垂直及び平行に形成して十字形状に設定された単結晶基板1に、バッファ層、及びn−GaN系層とInGaN系活性層とを積層して形成する結晶性膜2をエピタキシャル成長させた際の単結晶基板1の曲率挙動を示す。
単結晶基板1としては、オリフラ面付きの円形状のサファイア基板(直径:2インチ(50mm)、厚み:430μm)を用いた。なお、このサファイア基板は、片面が表面粗さRa=0.1nmの鏡面状に研磨されたものであり、結晶性膜2はこの鏡面研磨された面を結晶成長面として形成される。また、何らの成膜処理を行わない状態でのサファイア基板の反り量は、±10μmの範囲内である。
サファイア基板の結晶成長面上には、図3に示すようなパターン形状の梨地1bを形成した。梨地1bは、サファイア基板のオリフラ面に対し垂直及び平行に十字形状に形成されると共に、前記オリフラ面に対し垂直及び平行に形成した。それぞれの梨地1bは互いに90度に交差している。また、サファイア基板1Sの結晶成長面はC面とし、結晶成長面上の梨地1bの形成部分の表面粗さRaは0.5μmとした。更に、梨地1bの形成方法にはドライエッチング加工を用い、サファイア基板の結晶成長面のマスキングはフォトリソにより行い、マスキング材にはNi膜とフォトレジストを使用した。本実施例では梨地1bの形成部分の各間隔を300umとし、梨地幅tを変更したサンプルを4つ作製した。前記幅tとしては、4um,8um,16umとした。
サファイア基板の結晶成長面には、バッファ層及び結晶性膜2から構成される多層膜を形成した。結晶性膜2はn−GaN系層上にInGaN系活性層が積層形成された二層構成である。なお、具体的な成膜条件は以下の通りであり、以下に示す(1)〜(5)の順にプロセスを実施した。また、結晶性膜2の膜厚は3.908μmとした。
(1)サーマルクリーニング
サファイア基板をMOCVD装置内に配置した後、結晶成長面のサーマルクリーニングを、基板温度1100℃にて約120秒間実施した。
(2)バッファ層の形成
成膜時の基板温度を530℃とし、成膜レート0.16nm/sにて膜厚が30nmとなるまでバッファ層を形成した。
(3)n−GaN系層の形成
成膜時の基板温度を1050℃とし、成膜レート2000nm/hrにて膜厚が3500nmとなるまでn−GaN系層を形成した。
(4)InGaN系活性層の形成
成膜時の基板温度を750℃とし、成膜レート15nm/minにて、膜厚が408nmとなるまでInGaN系活性層を形成した。
(5)クールダウン
バッファ層、n−GaN系層及びInGaN系活性層をこの順に形成したサファイア基板を常温近傍まで冷却した。
−サファイア基板の曲率の評価−
図17に、梨地1bの形成部分の幅tを変更したサンプル毎の多層膜成膜工程におけるサファイア基板の曲率挙動の測定結果を示す。図17に示されるように梨地1bの形成部分の幅tが太くなり、サファイア基板の結晶成長面上における梨地1bの形成面積の割合が増加するほど、結晶性膜2の成膜後のサファイア基板の曲率(または反り量)を減少させられることが判った。前記幅tが4umのサファイア基板(No.5/実施例5)の曲率は137.5km−1、前記幅tが8umのサファイア基板(No.6/実施例6)の曲率は128.1km−1、前記幅tが16umのサファイア基板(No.7/実施例7)の曲率は115.6km−1、であった。なお、図17に示す曲率挙動は、In−situ観察方法で観察した。
また図17に示すサンプルNo.5〜No.7ごとに、サファイア基板表面(結晶成長面)の全面積に対する梨地1bの形成面積の割合を算出し、その割合に対する多層膜成膜後のサファイア基板の曲率を記したグラフを図18に示す。図18から明らかなように、結晶成長面の全面積に対する梨地1bの形成面積の割合と、結晶性膜2の成膜後のサファイア基板の曲率との間には比例関係が成立し、梨地1bの形成面積が増加するほど、結晶性膜2の成膜後のサファイア基板の曲率を減少可能であることが判明した。即ち、梨地1bの形成面積を増加するほど劣化結晶性膜部分が増加し、その結果、結晶性膜2全体に発生する内部応力を結晶性膜2の外部へと開放し、結晶性膜2の成膜後のサファイア基板の曲率が減少したことが判った。
次に比較例2を説明する。実施例5〜7に対する比較例2の相違点は、比較例2のサファイア基板に梨地1bが形成されていない点である。その他の条件は実施例5〜7と同一であるため、記述は省略する。
1a 梨地非形成面
1b 梨地
2 結晶性膜
2a 単結晶性膜
2a1 第2の単結晶性膜
2a2 第3の単結晶性膜
2b 単結晶性膜よりも結晶性が劣る結晶性膜(劣化結晶性膜)
2b1 第2の単結晶性膜よりも結晶性が劣る結晶性膜(第2の劣化結晶性膜)
3 マスク
4 結晶性基板
t 梨地形成部分の幅
梨地が形成されていない梨地非形成面上に単結晶性膜が形成されていると共に、
梨地が形成された梨地形成面上には単結晶性膜よりも結晶性が劣る結晶性膜が形成され、
更に、少なくとも単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜で構成される結晶性膜と、単結晶基板とで形成されていることを特徴とする。
次いで、梨地が形成されていない梨地非形成面上に単結晶性膜をエピタキシャル成長により形成すると共に、単結晶基板の梨地が形成された梨地形成面上には単結晶性膜よりも結晶性が劣る結晶性膜をエピタキシャル成長により形成して、
少なくとも単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜で構成する結晶性膜と、単結晶基板とで結晶性膜付き単結晶基板を形成することを特徴とする。
Claims (38)
- 単結晶基板の表面の少なくとも一部の領域に梨地が形成されていることを特徴とする単結晶基板。
- 前記梨地が前記単結晶基板表面に、ストライプ形状、十字形状、格子形状、複数の多角形を配置した形状、同心円状、螺旋形状、及び前記単結晶基板の中心点を通る直線に対して線対称又は点対称な形状、の何れかで形成されていることを特徴とする請求項1に記載の単結晶基板。
- 前記梨地が不連続に前記単結晶基板表面に形成されていることを特徴とする請求項2に記載の単結晶基板。
- 前記梨地が相互に独立した複数の部分に亘って前記単結晶基板表面に形成されていることを特徴とする請求項1に記載の単結晶基板。
- 前記単結晶基板の直径が2インチ以上であることを特徴とする請求項1から3のいずれか1項に記載の単結晶基板。
- 前記単結晶基板の直径が2インチ以上であることを特徴とする請求項4に記載の単結晶基板。
- 前記梨地の幅が、0μm超かつ80μm以下であることを特徴とする請求項1から3又は5のいずれか1項に記載の単結晶基板。
- 前記梨地の幅が、0μm超かつ10μm以下であることを特徴とする請求項7に記載の単結晶基板。
- 前記単結晶基板表面の全面積に占める前記梨地の形成されている領域の面積が0%超かつ50%以下の範囲内であることを特徴とする請求項1に記載の単結晶基板。
- 請求項1から9のいずれか1項に記載の単結晶基板の、前記梨地が形成されていない梨地非形成面上に単結晶性膜が形成されていると共に、
前記梨地形成面上には前記単結晶性膜よりも結晶性が劣る結晶性膜が形成され、
更に、少なくとも前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜で構成される結晶性膜と、前記単結晶基板とで形成されていることを特徴とする結晶性膜付き単結晶基板。 - 前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜が、窒化物半導体膜であることを特徴とする請求項10に記載の結晶性膜付き単結晶基板。
- 前記単結晶基板の材料が、サファイアであることを特徴とする請求項10又は11に記載の結晶性膜付き単結晶基板。
- 前記梨地非形成面に面する前記単結晶性膜表面の他方の表面に、凹凸が形成されていることを特徴とする請求項10から12のいずれか1項に記載の結晶性膜付き単結晶基板。
- 前記単結晶性膜の側面が、前記単結晶性膜の材料の屈折率と、前記単結晶性膜外部の大気の屈折率とで決定する臨界角以上の角度(但し、前記臨界角は前記単結晶基板表面の法線方向を基準とした角度)で傾斜して形成されていることを特徴とする請求項13に記載の結晶性膜付き単結晶基板。
- 請求項10から12のいずれか1項に記載の前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜で形成され、前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜の膜厚が300μm以上であることを特徴とする結晶性膜。
- エピタキシャル成長により形成される結晶性膜の成膜に用いられる単結晶基板の、基板表面の少なくとも一部の領域に梨地を形成し、
次いで、前記梨地が形成されていない梨地非形成面上に単結晶性膜をエピタキシャル成長により形成すると共に、
前記単結晶基板の前記梨地形成面上には前記単結晶性膜よりも結晶性が劣る結晶性膜をエピタキシャル成長により形成して、
少なくとも前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜で構成する前記結晶性膜と、前記単結晶基板とで結晶性膜付き単結晶基板を形成することを特徴とする結晶性膜付き単結晶基板の製造方法。 - 前記単結晶基板表面に、ストライプ形状、十字形状、格子形状、複数の多角形を配置した形状、同心円状、螺旋形状、及び前記単結晶基板の中心点を通る直線に対して線対称又は点対称な形状、の何れかで前記梨地を形成することを特徴とする請求項16に記載の結晶性膜付き単結晶基板の製造方法。
- 前記梨地を不連続に前記単結晶基板表面に形成することを特徴とする請求項17に記載の結晶性膜付き単結晶基板の製造方法。
- 前記梨地を相互に独立した複数の部分に亘って前記単結晶基板表面に形成することを特徴とする請求項16に記載の結晶性膜付き単結晶基板の製造方法。
- 前記単結晶基板として、直径が2インチ以上の単結晶基板を用いることを特徴とする請求項16から18のいずれか1項に記載の結晶性膜付き単結晶基板の製造方法。
- 前記単結晶基板として、直径が2インチ以上の単結晶基板を用いることを特徴とする請求項19に記載の結晶性膜付き単結晶基板の製造方法。
- 前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜を、窒化物半導体膜とすることを特徴とする請求項16から18、20のいずれか1項に記載の結晶性膜付き単結晶基板の製造方法。
- 前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜を、窒化物半導体膜とすることを特徴とする請求項19又は21に記載の結晶性膜付き単結晶基板の製造方法。
- 前記単結晶基板の材料を、サファイアとすることを特徴とする請求項16から18、20、22のいずれか1項に記載の結晶性膜付き単結晶基板の製造方法。
- 前記単結晶基板の材料を、サファイアとすることを特徴とする請求項19、21、23のいずれか1項に記載の結晶性膜付き単結晶基板の製造方法。
- 前記梨地非形成面に面する前記単結晶性膜表面の他方の表面に、エッチングにより凹凸を形成することを特徴とする請求項16から18、20、22、24のいずれか1項に記載の結晶性膜付き単結晶基板の製造方法。
- 前記梨地非形成面に面する前記単結晶性膜表面の他方の表面に、エッチングにより凹凸を形成することを特徴とする請求項19、21、23、25のいずれか1項に記載の結晶性膜付き単結晶基板の製造方法。
- 前記エッチングがウエットエッチングであることを特徴とする請求項26に記載の結晶性膜付き単結晶基板の製造方法。
- 前記エッチングがウエットエッチングであることを特徴とする請求項27に記載の結晶性膜付き単結晶基板の製造方法。
- 前記エッチングにより、前記単結晶性膜よりも結晶性が劣る結晶性膜の少なくとも一部を除去することで、前記単結晶性膜の側面を露出し、
前記側面を、前記単結晶性膜の材料の屈折率と、前記単結晶性膜外部の大気の屈折率とで決定する臨界角以上の角度(但し、前記臨界角は前記単結晶基板表面の法線方向を基準とした角度)で傾斜して形成することを特徴とする請求項26又は28に記載の結晶性膜付き単結晶基板の製造方法。 - 前記エッチングにより、前記単結晶性膜よりも結晶性が劣る結晶性膜の少なくとも一部を除去することで、前記単結晶性膜の側面を露出し、
前記側面を、前記単結晶性膜の材料の屈折率と、前記単結晶性膜外部の大気の屈折率とで決定する臨界角以上の角度(但し、前記臨界角は前記単結晶基板表面の法線方向を基準とした角度)で傾斜して形成することを特徴とする請求項27又は29に記載の結晶性膜付き単結晶基板の製造方法。 - 前記梨地を0μm超かつ80μm以下の幅で形成することを特徴とする請求項16から18、20、22、24、26、28、30のいずれか1項に記載の結晶性膜付き単結晶基板の製造方法。
- 前記梨地を0μm超かつ10μm以下の幅で形成することを特徴とする請求項32に記載の結晶性膜付き単結晶基板の製造方法。
- 前記単結晶基板表面の全面積に占める前記梨地の形成されている領域の面積が0%超かつ50%以下の範囲内であることを特徴とする請求項16に記載の結晶性膜付き単結晶基板の製造方法。
- 請求項16から25のいずれか1項に記載の結晶性膜付き単結晶基板の製造方法により製造された結晶性膜の前記単結晶性膜よりも結晶性が劣る結晶性膜表面の一部にマスクを形成後、
前記単結晶性膜表面上及び前記マスク表面上に第2の単結晶性膜を形成すると共に、
前記マスク非形成の前記単結晶性膜よりも結晶性が劣る結晶性膜表面上に、第2の単結晶性膜よりも結晶性が劣る結晶性膜を形成し、
所定の厚さまで前記第2の単結晶性膜及び前記第2の単結晶性膜よりも結晶性が劣る結晶性膜を形成後、
以下、前記マスクの形成から所定の厚さでの前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜形成工程を繰り返すことにより、
前記単結晶性膜よりも結晶性が劣る結晶性膜の形成箇所を前記マスクの形成の度に縮小していき、
前記単結晶性膜よりも結晶性が劣る結晶性膜の形成箇所を皆無として、前記単結晶性膜のみから形成される結晶性基板を形成することを特徴とする結晶性基板の製造方法。 - 請求項16から31のいずれか1項記載の結晶性膜付き単結晶基板の製造方法により結晶性膜付き単結晶基板を製造し、
更に、その結晶性膜に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか1つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
素子部分と前記素子部分に略対応するサイズを有する結晶性膜付き単結晶基板とを含む素子を製造することを特徴とする素子製造方法。 - 請求項35に記載の結晶性基板の製造方法により結晶性基板を製造し、
更に、結晶性基板に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか1つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
素子部分と前記素子部分に略対応するサイズを有する結晶性基板とを含む素子を製造することを特徴とする素子製造方法。 - 請求項32又は33に記載の結晶性膜付き単結晶基板の製造方法により結晶性膜付き単結晶基板を製造し、
更に、その結晶性膜に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか1つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
素子部分と前記素子部分に略対応するサイズを有する結晶性膜付き単結晶基板とを含む素子を製造することを特徴とする素子製造方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010092614 | 2010-04-13 | ||
JP2010092614 | 2010-04-13 | ||
JP2010148880 | 2010-06-30 | ||
JP2010148880 | 2010-06-30 | ||
PCT/JP2011/058734 WO2011129246A1 (ja) | 2010-04-13 | 2011-04-06 | 単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015170395A Division JP6060348B2 (ja) | 2010-04-13 | 2015-08-31 | 結晶性膜付き単結晶基板の製造方法、及び素子製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011129246A1 true JPWO2011129246A1 (ja) | 2013-07-18 |
Family
ID=44798622
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012510631A Pending JPWO2011129246A1 (ja) | 2010-04-13 | 2011-04-06 | 単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法 |
JP2015170395A Expired - Fee Related JP6060348B2 (ja) | 2010-04-13 | 2015-08-31 | 結晶性膜付き単結晶基板の製造方法、及び素子製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015170395A Expired - Fee Related JP6060348B2 (ja) | 2010-04-13 | 2015-08-31 | 結晶性膜付き単結晶基板の製造方法、及び素子製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9105472B2 (ja) |
EP (1) | EP2559791A4 (ja) |
JP (2) | JPWO2011129246A1 (ja) |
WO (1) | WO2011129246A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5996260B2 (ja) * | 2012-05-09 | 2016-09-21 | 株式会社ディスコ | 被加工物の分割方法 |
JP6152548B2 (ja) * | 2012-08-06 | 2017-06-28 | 並木精密宝石株式会社 | 酸化ガリウム基板及びその製造方法 |
JP2014067869A (ja) * | 2012-09-26 | 2014-04-17 | Nobuyuki Akiyama | ヘテロエピタキシャル単結晶の製造方法、ヘテロ接合太陽電池の製造方法、ヘテロエピタキシャル単結晶、ヘテロ接合太陽電池 |
FR3007193B1 (fr) * | 2013-06-18 | 2016-12-09 | Saint-Gobain Lumilog | Materiau semi-conducteur incluant des zones d'orientations cristallines differentes et procede de realisation associe |
JP5828993B1 (ja) * | 2013-12-18 | 2015-12-09 | 日本碍子株式会社 | 複合基板および機能素子 |
US9548419B2 (en) * | 2014-05-20 | 2017-01-17 | Southern Taiwan University Of Science And Technology | Light emitting diode chip having multi microstructure substrate surface |
FR3024279B1 (fr) * | 2014-07-28 | 2017-11-10 | Saint-Gobain Lumilog | Procede de fabrication d'une plaquette de materiau semi-conducteur a base de nitrure d'elements 13 |
KR101831579B1 (ko) | 2016-11-04 | 2018-04-04 | 주식회사 포톤웨이브 | 자외선 led 웨이퍼 |
JP7016032B2 (ja) | 2019-09-24 | 2022-02-04 | 日亜化学工業株式会社 | 半導体素子の製造方法 |
JP6978641B1 (ja) * | 2020-09-17 | 2021-12-08 | 日本碍子株式会社 | Iii族元素窒化物半導体基板 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004103672A (ja) * | 2002-09-06 | 2004-04-02 | Toshiba Corp | 半導体発光素子および半導体発光装置 |
JP2005327821A (ja) * | 2004-05-12 | 2005-11-24 | Nichia Chem Ind Ltd | 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法 |
JP2006203058A (ja) * | 2005-01-21 | 2006-08-03 | Sumitomo Electric Ind Ltd | 発光装置およびその製造方法 |
JP2007131527A (ja) * | 2006-12-21 | 2007-05-31 | Sharp Corp | 窒化物半導体基板、窒化物半導体レーザ素子、窒化物半導体基板の製造方法、および窒化物半導体レーザ素子の製造方法 |
JP2009158696A (ja) * | 2007-12-26 | 2009-07-16 | Sharp Corp | 半導体発光素子の製造方法および半導体発光素子 |
JP2009177212A (ja) * | 2009-05-11 | 2009-08-06 | Sanyo Electric Co Ltd | 発光素子およびその製造方法 |
JP2009266874A (ja) * | 2008-04-22 | 2009-11-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体結晶成長用基板および半導体結晶 |
JP2009280482A (ja) * | 2008-04-25 | 2009-12-03 | Sumitomo Electric Ind Ltd | Iii族窒化物単結晶自立基板およびそれを用いた半導体デバイスの製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0473930A (ja) * | 1990-07-13 | 1992-03-09 | Sumitomo Metal Ind Ltd | ヘテロエピタキシャル成長用基板 |
JP3800146B2 (ja) * | 1997-06-30 | 2006-07-26 | 日亜化学工業株式会社 | 窒化物半導体素子の製造方法 |
JP3753948B2 (ja) | 2001-03-30 | 2006-03-08 | 豊田合成株式会社 | Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子 |
JP3763753B2 (ja) | 2001-06-05 | 2006-04-05 | 豊田合成株式会社 | Iii族窒化物系化合物半導体素子及びその製造方法 |
US6900133B2 (en) * | 2002-09-18 | 2005-05-31 | Applied Materials, Inc | Method of etching variable depth features in a crystalline substrate |
JP2004168622A (ja) | 2002-11-22 | 2004-06-17 | Kyocera Corp | 単結晶サファイア基板およびその製造方法 |
JP5552627B2 (ja) * | 2009-01-15 | 2014-07-16 | 並木精密宝石株式会社 | エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法 |
CN102792420B (zh) * | 2010-03-05 | 2016-05-04 | 并木精密宝石株式会社 | 单晶衬底、单晶衬底的制造方法、带多层膜的单晶衬底的制造方法以及元件制造方法 |
TWI525664B (zh) * | 2010-03-05 | 2016-03-11 | Namiki Precision Jewel Co Ltd | A crystalline film, a device, and a method for producing a crystalline film or device |
-
2011
- 2011-04-06 WO PCT/JP2011/058734 patent/WO2011129246A1/ja active Application Filing
- 2011-04-06 EP EP11768767.3A patent/EP2559791A4/en not_active Withdrawn
- 2011-04-06 US US13/639,143 patent/US9105472B2/en not_active Expired - Fee Related
- 2011-04-06 JP JP2012510631A patent/JPWO2011129246A1/ja active Pending
-
2015
- 2015-08-31 JP JP2015170395A patent/JP6060348B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004103672A (ja) * | 2002-09-06 | 2004-04-02 | Toshiba Corp | 半導体発光素子および半導体発光装置 |
JP2005327821A (ja) * | 2004-05-12 | 2005-11-24 | Nichia Chem Ind Ltd | 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法 |
JP2006203058A (ja) * | 2005-01-21 | 2006-08-03 | Sumitomo Electric Ind Ltd | 発光装置およびその製造方法 |
JP2007131527A (ja) * | 2006-12-21 | 2007-05-31 | Sharp Corp | 窒化物半導体基板、窒化物半導体レーザ素子、窒化物半導体基板の製造方法、および窒化物半導体レーザ素子の製造方法 |
JP2009158696A (ja) * | 2007-12-26 | 2009-07-16 | Sharp Corp | 半導体発光素子の製造方法および半導体発光素子 |
JP2009266874A (ja) * | 2008-04-22 | 2009-11-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体結晶成長用基板および半導体結晶 |
JP2009280482A (ja) * | 2008-04-25 | 2009-12-03 | Sumitomo Electric Ind Ltd | Iii族窒化物単結晶自立基板およびそれを用いた半導体デバイスの製造方法 |
JP2009177212A (ja) * | 2009-05-11 | 2009-08-06 | Sanyo Electric Co Ltd | 発光素子およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130022773A1 (en) | 2013-01-24 |
US9105472B2 (en) | 2015-08-11 |
EP2559791A1 (en) | 2013-02-20 |
WO2011129246A1 (ja) | 2011-10-20 |
JP2016052984A (ja) | 2016-04-14 |
EP2559791A4 (en) | 2015-06-10 |
JP6060348B2 (ja) | 2017-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6060348B2 (ja) | 結晶性膜付き単結晶基板の製造方法、及び素子製造方法 | |
KR100918766B1 (ko) | 화합물 단결정의 제조 방법 | |
JP5552627B2 (ja) | エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法 | |
TWI550690B (zh) | A single crystal substrate having a multilayer film, a manufacturing method of a single crystal substrate having a multilayer film, and an element manufacturing method | |
JP2012142545A (ja) | テンプレート、その製造方法及びこれを用いた垂直型窒化物半導体発光素子の製造方法 | |
JP6704387B2 (ja) | 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法 | |
JP2001102307A (ja) | 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板 | |
TW201230383A (en) | Template, method for manufacturing the template, and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template | |
JP2014520748A (ja) | 半導体基板及び製造方法 | |
WO2016136548A1 (ja) | 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ | |
JP2018093113A (ja) | 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス | |
JP2009167057A (ja) | 窒化物半導体基板の製造方法 | |
US10837124B2 (en) | Gallium nitride substrate | |
JP2011157231A (ja) | 窒化物半導体単結晶及び窒化物半導体基板の製造方法 | |
JP2009114061A (ja) | Iii−v族窒化物系半導体自立基板の製造方法 | |
JP2010275141A (ja) | 立方晶型窒化物半導体ウェハ及びその製造方法、並びに立方晶型窒化物半導体自立基板の製造方法 | |
JP2014196230A (ja) | 窒化ガリウム結晶自立基板の製造方法 | |
JP5834952B2 (ja) | 窒化物半導体基板の製造方法 | |
TWI528580B (zh) | 形成獨立式半導體晶圓之方法 | |
JP4288515B2 (ja) | GaN単結晶基板、GaN単結晶基板の製造方法、GaN単結晶基板の上に作製した発光素子及びその製造方法 | |
JP2004336079A (ja) | 化合物単結晶の製造方法 | |
TWI457985B (zh) | Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof | |
KR101039122B1 (ko) | 질화물 반도체의 이종 단결정 성장용 사파이어 기판 제조방법 | |
JP2010042958A (ja) | Iii−v族窒化物系半導体基板の製造方法 | |
JP2009161433A (ja) | GaN単結晶基板、GaN単結晶基板の製造方法、GaN単結晶基板の上に作製した発光素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150430 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150831 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150915 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20151120 |