JPWO2011080861A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JPWO2011080861A1
JPWO2011080861A1 JP2011547248A JP2011547248A JPWO2011080861A1 JP WO2011080861 A1 JPWO2011080861 A1 JP WO2011080861A1 JP 2011547248 A JP2011547248 A JP 2011547248A JP 2011547248 A JP2011547248 A JP 2011547248A JP WO2011080861 A1 JPWO2011080861 A1 JP WO2011080861A1
Authority
JP
Japan
Prior art keywords
electrode
detection
line
substrate
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2011547248A
Other languages
English (en)
Inventor
山本　圭一
圭一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2011080861A1 publication Critical patent/JPWO2011080861A1/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04104—Multi-touch detection in digitiser, i.e. details about the simultaneous detection of a plurality of touching locations, e.g. multiple fingers or pen and finger
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Position Input By Displaying (AREA)
  • Control Of El Displays (AREA)

Abstract

表示装置は、複数の画素にそれぞれ配置されて押圧位置を検出するための検出部と、第１基板に形成されたスキャンライン及び検出ラインと、検出ラインに接続された検出ドライバとを備えている。検出ドライバは、第１基板又は第２基板が押圧され、且つ、当該押圧領域の検出部がスキャンラインにより走査された際に、当該検出部に印加されている電圧が検出ラインを介して検出する。さらに、第１基板には、スキャンライン及び検出ラインの少なくとも一方が並列に接続された検査用ラインが形成されている。

Description

本発明は、表示画面上の位置情報を検出する表示装置に関するものである。
近年、例えば液晶表示装置等の薄型の表示装置は、パーソナルコンピュータ、携帯電話、ＰＤＡ及びゲーム機器等の種々の機器に広く用いられている。また、タッチパネルが表示パネルに重ねて設けられることにより、表示画面上の位置情報を検出する表示装置も知られている。
タッチパネルの方式としては、例えば、抵抗膜方式や光学方式等が、一般に知られている。抵抗膜方式では、表示パネルに貼り付けられた基板の表面と、当該基板の表面に僅かな隙間で貼り付けたフィルムの基板側表面との双方に、透明導電膜が貼り付けられている。そして、指やペン先等で押した位置で上記各透明導電膜が接触して電流が流れることから、その位置を検出するようになっている。
しかし、表示パネルにタッチパネルを重ねて配置する構成では、表示品位が低下しやすいと共に表示装置全体を薄型化することが難しいという問題がある。そこで、表示パネルとタッチパネルとを一体化することが提案されている（例えば、特許文献１及び２等参照）。
特許文献１には、液晶表示パネルを構成するＴＦＴ基板のゲート配線及びソース配線に第１タッチ電極を重ねて配置する一方、対向基板のブラックマトリクスに第２タッチ電極を重ねて配置することにより、上記第１及び第２タッチ電極を格子状に形成することが開示されている。
特許文献２には、一組の接触電極をＴＦＴ基板に複数マトリクス状に配置して形成し、一方の接触電極をＸ方向に延びる検出ラインに接続する一方、他方の接触電極をＹ方向に延びる検出ラインに接続することが開示されている。そうして、対向基板に形成されている共通電極が、押圧位置（タッチ位置とも称する）で上記一組の接触電極に接触したときに、その共通電極の電圧を、接触電極及び検出ラインを介して検出することにより、押圧位置を検出しようとしている。
また、特許文献３には、対向基板に突起状の検査用スペーサを複数形成する一方、ＴＦＴ基板に上記検査用スペーサに対向するように配置された感知部検査線を複数形成し、各感知部検査線の表面高さが互いに異なるようにした表示装置が開示されている。検査用スペーサの表面には、共通電極が形成されている。そして、複数の検査用スペーサの一部は、予め感知部検査線に接触させておくことにより、押圧位置を感知する感知素子の動作を容易に検査しようとしている。
特開２００１−０７５０７４号公報 特開２００８−１２２９１３号公報 特開２００７−１９９７１８号公報
ところが、上記特許文献１の構成では、表示画面上の２点以上の多点の位置を同時に検出できないという問題がある。また、上記特許文献２の構成では、タッチ位置（押圧位置）の説明図である図２０に示すように、Ｘ−Ｙ座標で、点Ａ（ａ，ｃ）及び点Ｂ（ｂ，ｄ）の２点を同時にタッチして押圧した場合、点Ｃ（ａ，ｄ）及び点Ｄ（ｂ，ｃ）をタッチしたと誤って検出される虞がある。さらに、点Ａ及び点Ｂをタッチした状態で、点Ｃ及び点Ｄをタッチしたとしても、これらを検出することができない。このように、特許文献２の構成によっても、２点以上の複数の位置を、精度良く同時に検出することが難しい問題がある。
また、特許文献３の構成では、押圧位置を検出するための検出回路について、断線等の欠陥の有無を検査するために、上記検出回路及び感知部検査線が形成された第１基板と、検査用スペーサが形成された第２基板とを互いに貼り合わせた後でなければならない。したがって、検査の結果、検出回路に欠陥が有った場合、互いに貼り合わされた第１基板及び第２基板の全体を廃棄しなければならず、部品の無駄が大きくなってしまう問題がある。
本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、表示装置について、複数の押圧位置を精度良く検出し得るようにすると共に、検査における部品の無駄を低減して製造コストを低下させることにある。
上記の目的を達成するために、本発明は、第１基板と、上記第１基板に対向して配置されると共に対向電極が形成された第２基板と、上記第１基板に形成されると共に、上記対向電極に対向する画素電極と該画素電極に接続されたスイッチング素子とがそれぞれ形成された複数の画素とを備えた表示装置を対象としている。
そして、上記複数の画素にそれぞれ配置され、上記第１基板又は第２基板が押圧された位置を検出するための検出部と、上記第１基板に形成され、上記検出部に接続された複数のスキャンライン及び複数の検出ラインと、上記第１基板に形成されると共に上記複数のスキャンラインに接続され、該複数のスキャンラインに走査電圧を順次供給するスキャンドライバと、上記第１基板に形成されると共に上記複数の検出ラインに接続された検出ドライバとを備え、上記検出ドライバは、上記第１基板又は第２基板が押圧され、且つ、当該押圧された領域の上記検出部が上記スキャンラインにより走査された際に、当該検出部に印加されている電圧が該検出部に接続されている上記検出ラインを介して検出されるように構成され、上記第１基板には、上記複数のスキャンライン及び上記複数の検出ラインの少なくとも一方が並列に接続され、検査用信号が入力又は出力される検査用ラインが形成されている。
−作用−
次に、本発明の作用について説明する。
本発明では、上記表示装置は、各画素毎に画素電極がスイッチング素子によって駆動されることにより、対向電極との間に所定の電位差を生じさせて表示を行う。
各画素に配置されている検出部は、走査電圧がスキャンドライバから順次供給されることにより走査される。表示装置の第１基板又は第２基板が押圧され、且つ、当該押圧された領域の検出部が走査された際に、当該検出部に印加されている電圧は、該検出部に接続されている検出ラインを介して、検出ドライバにより検出される。このことによって、表示装置における押圧位置が検出されることとなる。
さらに、各画素毎に検出部を設けると共に、各検出部にスキャンライン及び検出ラインを接続するようにしたので、複数の押圧位置を精度良く且つ同時に検出することが可能になる。
ここで、例えば複数のスキャンラインが検出用ラインに並列に接続されている場合には、表示装置の製造段階において、スキャンラインに入力された検査用信号が、当該スキャンラインに接続されている検査用ラインに出力されるため、この出力された信号を各スキャンライン毎に順次検出することによって、各スキャンラインにおける断線や配線抵抗不良の有無を検出することが可能になる。
一方、複数の検出ラインが検出用ラインに並列に接続されている場合には、表示装置の製造段階において、検査用ラインに入力された検査用信号が、当該検査用ラインに接続されている検出ラインに入力されるため、この入力された信号を各検出ラインにおいて検出することにより、各検出ラインにおける断線や配線抵抗不良の有無を検出することが可能になる。
よって、本発明によれば、各スキャンラインを順次走査していくことにより、各検出部毎に複数の押圧位置（タッチ位置）を精度良く検出することができる。そのことに加え、表示装置の製造段階において、第１基板に第２基板が貼り合わされていない状態で、当該第１基板の配線検査を行うことができるため、不良がない第２基板を破棄しないで済むことから、検査における部品の無駄を低減して製造コストを低下させることが可能となる。
本発明によれば、各画素毎に設けた検出部によって複数の押圧位置を精度良く検出できるだけでなく、複数のスキャンライン及び複数の検出ラインの少なくとも一方が並列に接続されると共に検査用信号が入力又は出力される検査用ラインを第１基板に形成したことにより、そのスキャンラインや検出ラインの検査によって第２基板を無駄に破棄する必要がなくなるため、製造コストを大幅に低下させることができる。
図１は、本実施形態１の液晶表示装置を構成するＴＦＴ基板の回路構成を概略的に示す平面図である。 図２は、本実施形態１の液晶表示装置を構成する対向基板を概略的に示す平面図である。 図３は、本実施形態１の液晶表示装置の画素を拡大して示す回路図である。 図４は、本実施形態１の液晶表示装置の概略構造を示す断面図である。 図５は、本実施形態１における対向基板の一部を拡大して示す断面図である。 図６は、各スキャンラインに供給する電圧を示す波形図である。 図７は、タッチされた位置と、それに応じて検出される検出ラインの出力を示す説明図である。 図８は、本実施形態１における押圧位置の検出系を示す回路図である。 図９は、本実施形態１における１スキャン期間における検出系で入出力される電圧を示す波形図である。 図１０は、製造段階におけるＴＦＴ基板の回路構成を概略的に示す平面図である。 図１１は、スキャンラインに入力される検査用信号と、検査用ラインに出力される検査用信号とを示すタイミングチャートである。 図１２は、本実施形態２の液晶表示装置を構成するＴＦＴ基板の回路構成を概略的に示す平面図である。 図１３は、本実施形態２の液晶表示装置を構成する対向基板を概略的に示す平面図である。 図１４は、製造段階におけるＴＦＴ基板の回路構成を概略的に示す平面図である。 図１５は、スキャンラインに入力される検査用信号と、検査用ラインに出力される検査用信号とを示すタイミングチャートである。 図１６は、本実施形態３の液晶表示装置を構成するＴＦＴ基板の回路構成を概略的に示す平面図である。 図１７は、本実施形態４の液晶表示装置を構成するＴＦＴ基板の回路構成を概略的に示す平面図である。 図１８は、本実施形態５の液晶表示装置を構成するＴＦＴ基板の回路構成を概略的に示す平面図である。 図１９は、本実施形態５の液晶表示装置の概略構造を示す断面図である。 図２０は、従来の表示装置におけるタッチされた位置示す説明図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
《発明の実施形態１》
図１〜図１１は、本発明の実施形態１を示している。
図１は、本実施形態１の液晶表示装置１を構成するＴＦＴ基板１１の回路構成を概略的に示す平面図である。図２は、本実施形態１の液晶表示装置１を構成する対向基板１２を概略的に示す平面図である。図３は、本実施形態１の液晶表示装置１の画素５を拡大して示す回路図である。
また、図４は、本実施形態１の液晶表示装置１の概略構造を示す断面図である。図５は、本実施形態１における対向基板１２の一部を拡大して示す断面図である。図６は、各スキャンライン１７に供給する電圧を示す波形図である。
−液晶表示装置の構成−
本実施形態１では、液晶表示装置を例に挙げて説明する。本実施形態１の液晶表示装置１は、例えば透過表示を行う透過型の液晶表示装置に構成されている。
液晶表示装置１は、図４に示すように、第１基板であるＴＦＴ基板１１と、ＴＦＴ基板１１に対向して配置された第２基板である対向基板１２と、これら対向基板１２及びＴＦＴ基板１１の間に設けられた液晶層１０とを備えている。そして、液晶表示装置１は、図１に示すように、例えば矩形状の表示領域２０と、この表示領域２０の周囲に枠状に形成された非表示領域である額縁領域２１とを有している。
（対向基板の構成）
対向基板１２は、図５に示すように、例えば０．７ｍｍ以下の厚みのガラス基板２５と、ガラス基板２５の液晶層１０側に形成されたカラーフィルタ層２６、遮光膜であるブラックマトリクス２９、及び対向電極（共通電極）２７とを有している。ブラックマトリクス２９の表面の一部には、カラーフィルタ層２６の着色層と同じ材料によって同じ厚みで形成されたスペーサ台座部２４が形成されている。
対向電極２７は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電膜により構成され、表示領域２０の略全体に亘って一様に形成されている。上記スペーサ台座部２４、カラーフィルタ層２６、及びブラックマトリクス２９は、上記ＩＴＯが蒸着されることにより形成された対向電極２７によって覆われている。
対向電極２７の表面には、スペーサ台座部２４が設けられている領域に、液晶層１０の厚み（所謂セルギャップ）を規定するための柱状スペーサ３１がフォトリソグラフィにより形成されている。また、対向電極２７の表面には、ブラックマトリクス２９が形成されている領域に、タッチセンサ用突起３２が形成されている。
タッチセンサ用突起３２は、上記柱状スペーサ３１と同じ感光性材料で且つ同じ長さに形成されている。タッチセンサ用突起３２は、柱状スペーサ３１と同時にフォトリソグラフィによって形成される。
柱状スペーサ３１とブラックマトリクス２９との間には、上記スペーサ台座部２４が介在されているので、柱状スペーサ３１の先端は、タッチセンサ用突起３２よりもＴＦＴ基板１１側に配置されることとなる。
上記対向電極２７の液晶層１０側表面には、柱状スペーサ３１及びタッチセンサ用突起３２を覆うように、配向膜３０が形成されている。配向膜３０は例えばポリイミド等により構成されている。尚、図４では、配向膜３０の図示を省略している。また、ガラス基板２５における液晶層１０とは反対側の表面には、図示省略の偏光板が貼り付けられている。
（ＴＦＴ基板の構成）
一方、ＴＦＴ基板１１は、図１に示すように、いわゆるアクティブマトリクス基板に構成されている。ＴＦＴ基板１１は、図４に示すように、例えば０．７ｍｍ以下の厚みのガラス基板３４を有し、図１に示すように、複数の走査配線であるゲートライン１３が互いに平行に延びて形成されている。
また、ＴＦＴ基板１１には、複数の信号配線であるソースライン１４が上記ゲートライン１３と交差して延びるように形成されている。そのことにより、ＴＦＴ基板１１には、ゲートライン１３及びソースライン１４からなる配線が格子状にパターン形成されている。
各画素５は、図１に示すように、例えば、上記ゲートライン１３とソースライン１４とによって区画される矩形状の領域により形成されている。すなわち、ＴＦＴ基板１１の表示領域２０には、マトリクス状に配置された複数の画素５が形成されている。
各画素５には、対向電極２７に対向する画素電極１５と、画素電極１５に接続されて液晶層１０をスイッチング駆動するためのスイッチング素子であるＴＦＴ（Thin-Film Transistor：薄膜トランジスタ）１６とがそれぞれ形成されている。
ＴＦＴ１６は、例えば画素５における図１及び図３で左上隅部分に配置され、ゲートライン１３に接続されたゲート電極（不図示）と、ソースライン１４に接続されたソース電極（不図示）と、画素電極１５に接続されたドレイン電極（不図示）とを備えている。つまり、ＴＦＴ１６には、ゲートライン１３及びソースライン１４が接続されている。
一方、ＴＦＴ基板１１の額縁領域２１には、上記ゲートライン１３に接続されたゲートドライバ（不図示）と、上記ソースライン１４に接続されたソースドライバ（不図示）と、後述のスキャンライン１７に接続されたスキャンドライバ５３と、後述の検出ライン１８に接続された検出ドライバ５４とが、それぞれＴＦＴ基板１１の各辺に沿って設けられている。
そうして、走査電圧がゲートドライバ（不図示）からゲートライン１３を介してＴＦＴ１６のゲート電極（不図示）に印加された状態で、信号電圧がソースドライバ（不図示）からソースライン１４からＴＦＴ１６のソース電極（不図示）及びドレイン電極（不図示）を介して画素電極１５へ供給されることにより、当該画素電極１５と対向電極２７との間に生じる電位差によって液晶層１０を駆動して、所望の画像表示を行うようになっている。
（検出部）
そして、ＴＦＴ基板１１には、図１及び図３に示すように、複数の画素５にそれぞれ配置され、ＴＦＴ基板１１又は対向基板１２が押圧された位置を検出するための検出部４０が形成されている。検出部４０は、画素電極１５と電気的に絶縁して設けられた検出用電極４１，４２と、該検出用電極４１，４２に接続された検出用素子２２とを有している。
検出用電極４１，４２は、互いに電気的に絶縁された状態で並んで配置された第１電極４１及び第２電極４２とを有している。一方、本実施形態１の検出用素子２２は、第２電極４２に接続されている。
（検出用電極）
すなわち、ＴＦＴ基板１１には、図１、図３及び図４に示すように、ガラス基板３４上に、複数の第１電極４１と、各第１電極４１と電気的に絶縁されると共に、各第１電極４１にそれぞれ並んで配置された複数の第２電極４２とが形成されている。本実施形態１では、各画素５に一組の第１電極４１及び第２電極４２がそれぞれ配置されている。
第１電極４１及び第２電極４２は、それぞれ画素電極１５と同じ材料であるＩＴＯ等により形成されると共に、画素電極１５に比べて小さく形成されている。画素電極１５は、配向膜（不図示）によって覆われる一方、第１電極４１及び第２電極４２は、配向膜（不図示）によって覆われずに露出している。
（スキャンライン及び検出ライン）
また、ＴＦＴ基板１１には、図１及び図３に示すように、それぞれ検出部４０に接続された複数のスキャンライン１７と複数の検出ライン１８とが形成されている。各スキャンライン１７は、ゲートライン１３に沿って形成されている。一方、各検出ライン１８は、ソースライン１４に沿って形成されている。つまり、こられのスキャンライン１７及び検出ライン１８は、全体として格子状に形成されている。
（検出用素子）
図３に示すように、第１電極４１はスキャンライン１７に接続される一方、第２電極４２は、検出用素子２２としてのＴＦＤ（Thin-Film Diode：薄膜ダイオード）２２を介して、検出ライン１８に接続されている。ＴＦＤ２２は、第２電極４２から検出ライン１８へ向かう電流の流れを許容する。
本実施形態１では、第２電極４２と検出ライン１８との間にＴＦＤ２２を設けた例について説明するが、本発明はこれに限らず、第１電極４１及びスキャンライン１７と、第２電極４２及び検出ライン１８との少なくとも一方に、スキャンライン１７側から検出ライン１８側への電流の流れを許容するＴＦＤ２２を介在させるようにしてもよい。言い換えれば、検出用素子２２は、第１電極４１又は第２電極４２に接続される構成とすることが可能である。
（導電層）
一方、図２、図４及び図５に示すように、対向基板１２には、各画素５毎に第１電極４１及び第２電極４２の双方に対向するようにそれぞれ配置された導電層４３が複数形成されている。上記複数の導電層４３は、互いに電気的に絶縁されている。また、各導電層４３は、対向電極２７に対しても電気的に絶縁されている。
上記導電層４３は、上述のタッチセンサ用突起３２の先端側（ＴＦＴ基板１１側）に形成され、配向膜３０に覆われずに露出している。例えば、導電層４３は、配向膜３０上に蒸着されたＩＴＯ等によって形成されている。尚、導電層４３は、例えば導電性を有する樹脂によって形成することも可能である。
（スキャンドライバ及び検出ドライバ）
また、図１に示すように、ＴＦＴ基板１１の額縁領域２１には、複数のスキャンライン１７に接続されたスキャンドライバ５３が形成されている。スキャンドライバ５３は、第１電極４１に対し、スキャンライン１７を介して走査電圧を順次印加する電圧供給部として構成されている。
一方、ＴＦＴ基板１１の額縁領域２１には、複数の検出ライン１８に接続された検出ドライバ５４が形成されている。検出ドライバ５４は、ＴＦＴ基板１１又は対向基板１２が押圧されて導電層４３が第１電極４１及び第２電極４２の双方に接触し、且つ、当該押圧された領域の検出部４０がスキャンライン１７により走査された際に、当該検出部４０の第１電極４１に印加されている電圧が、この検出部４０に接続されている検出ライン１８を介して検出されるように構成されている。
検出ドライバ５４は、図８に示すように、検出ライン１８にＤＥＴスイッチ６１を介して接続されたコンパレータ回路部６２と、検出ライン１８に上記ＤＥＴスイッチ６１に並列に接続されたＲＳＴスイッチ６３とを備えている。また、コンパレータ回路部６２の入力側は、基準電圧源に接続されている。
ＤＥＴスイッチ６１は、オン状態で検出ライン１８とコンパレータ回路部６２とを接続する一方、ＲＳＴスイッチ６３は、オン状態で検出ライン１８を電気的に接地するようになっている。
（検査用回路）
そして、ＴＦＴ基板１１の額縁領域２１には、押圧位置を検出するための回路における不良の有無を検査するための検査用回路７０が形成されている。
本実施形態１におけるＴＦＴ基板１１には、スキャンライン１７における断線や抵抗不良の有無を検出するための検査用回路７０が、表示領域２０を介してスキャンドライバ５３の反対側に形成されている。検査用回路７０は、複数のスキャンライン１７が並列に接続されると共に検査用信号が出力される検査用ライン８１と、検査用ライン８１とスキャンライン１７との間に介在された回路部８２とを有している。
尚、後述するように、ＴＦＴ基板１１には、複数のスキャンライン１７及び複数の検出ライン１８の少なくとも一方が並列に接続され、検査用信号が入力又は出力される検査用ライン８１が形成されていればよい。さらに、回路部８２は、検査用ライン８１と、スキャンライン１７又は検出ライン１８との間に介在させればよい。
回路部８２は、図４に示すように、第１電極４１と同じ構成を有する第１ダミー電極７１と、第２電極４２と同じ構成を有する第２ダミー電極７２と、検出用素子であるＴＦＤ２２と同じ構成を有するダミー素子７３とを有している。
つまり、第１ダミー電極７１及び第２ダミー電極７２は、それぞれＩＴＯ等の透明導電膜によって構成されている。また、本実施形態１のダミー素子７３は、ＴＦＤによって構成されている。そして、第１ダミー電極７１及び第２ダミー電極７２は、導電層からなる接続部７４を介して互いに電気的に接続されている。
−押圧位置の検出方法−
次に、上記液晶表示装置１による押圧位置の検出方法について説明する。
ここで、図７は、タッチして押圧された位置と、それに応じて検出される検出ライン１８の出力を示す説明図である。図８は、本実施形態１における押圧位置の検出系を示す回路図である。図９は、本実施形態１における１スキャン期間における検出系で入出力される電圧を示す波形図である。
ＴＦＴ基板１１又は対向基板１２がタッチして押圧されると、押圧された基板がその押圧方向に湾曲し、対向基板１２に形成されている導電層４３が、ＴＦＴ基板１１に形成されている第１電極４１及び第２電極４２の双方に接触する。このことにより、第１電極４１及び第２電極４２は、導電層４３を介して導通する。
一方、表示領域２０の全体は、図６に示すように、各行毎にスキャンライン１７が順次走査され、スキャンドライバ５３からＨｉ電圧（走査電圧）４５が供給される。
検出ドライバ５４は、図８及び図９に示すように、ある１つの行においてスキャンライン１７にＨｉ電圧４５が供給される前に、検出ライン１８に接続されているＤＥＴスイッチ６１をオフ状態とし且つＲＳＴスイッチ６３をオン状態にして、この検出ライン１８における電荷を予め除去してリセットする。その後、ＲＳＴスイッチ６３をオフ状態とし、当該スキャンライン１７の走査を開始する。
ここで、図９における横軸は時間を示す一方、縦軸は電圧値の大きさを示している。また、１スキャン期間とは、１つの行のスキャンライン１７毎に行う一連の処理期間のことをいう。
上記走査が開始された１つの行のスキャンライン１７にＨｉ電圧４５が供給されると、そのスキャンライン１７に接続されている各第１電極４１には、一斉に上記Ｈｉ電圧４５が供給される。このとき、ＴＦＴ基板１１又は対向基板１２がタッチして押圧され、上記第１電極４１の何れかが、導電層４３を介して第２電極４２に導通していれば、その押圧における第１電極４１のＨｉ電圧４５が、導電層４３及び第２電極４２を介して検出ライン１８に供給される。
このとき、検出ライン１８に供給される電圧値は、図９に示すように、徐々に増加していく。そして、検出ライン１８に十分に供給された電圧は、上記ＤＥＴスイッチ６１をオン状態にすることによりコンパレータ回路部６２に供給されてＡＤ変換される結果、検出ドライバ５４によって検出されることとなる。
一方、上記走査が開始された１つの行のスキャンライン１７上でタッチされていなければ、第１電極４１のＨｉ電圧４５は、検出ライン１８へ供給されることはなく、図９に示すように、検出ドライバ５４によって検出されない。言い換えれば、非接触であることが検出ドライバ５４によって検出される。
この一連の処理を各行のスキャンライン１７毎に行う。そのことにより、表示領域２０の全体に亘って押圧位置の検出を行う。
ここで、図７を参照して、２点が同時にタッチされている場合の位置検出について説明する。
図７では、行方向にスキャンライン１７ａ〜１７ｃが配置され、列方向に検出ライン１８ａ〜１８ｆが配置されている。そして、点Ｐ１及び点Ｐ２において、ＴＦＴ基板１１又は対向基板１２がタッチして押圧されている。
点Ｐ１は、スキャンライン１７ｂに接続されている第１電極４１と、検出ライン１８ｂに接続されている第２電極４２とからなる一組の電極４１，４２の近傍位置である。一方、点Ｐ２は、スキャンライン１７ｃに接続されている第１電極４１と、検出ライン１８ｆに接続されている第２電極４２とからなる一組の電極４１，４２の近傍位置である。
図７では、上の行からスキャンライン１７ａ〜１７ｃを走査している。まず、スキャンライン１７ａを走査したときには、検出ライン１８ａ〜１８ｆに電圧値は検出されない。次に、スキャンライン１７ａを走査したときには、点Ｐ１で第１電極４１と第２電極４２とが導電層４３を介して導通しているので、検出ライン１８ｂを介して第１電極４１に供給されていた電圧４８が検出される。
次に、スキャンライン１７ｃを走査したときには、点Ｐ２で第１電極４１と第２電極４２とが導電層４３を介して導通しているので、検出ライン１８ｆを介して第１電極４１に供給されていた電圧４９が検出される。その結果、点Ｐ１及び点Ｐ２がそれぞれ確実に検出されることとなる。
−製造方法及び検査方法−
次に、液晶表示装置１の製造方法及び検査方法について説明する。
ここで、図１０は、製造段階におけるＴＦＴ基板１１の回路構成を概略的に示す平面図である。図１１は、スキャンライン１７に入力される検査用信号と、検査用ライン８１に出力される検査用信号とを示すタイミングチャートである。
液晶表示装置１は、ＴＦＴ基板１１又は対向基板１２に枠状のシール部材（不図示）を形成し、当該シール部材の内側に液晶を滴下した後に、上記ＴＦＴ基板１１及び対向基板１２を互いに貼り合わせることによって製造する。
特に、ＴＦＴ基板１１を製造する工程において、検査用ライン８１は、検出ライン１８と同じ工程で同時に形成される。また、第１電極４１、第２電極４２、第１ダミー電極７１、第２ダミー電極７２は、それぞれ画素電極１５と同じ工程で同時に形成される。さらに、ダミー素子７３は、ＴＦＤ２２と同じ工程で同時に形成される。
そして、ＴＦＴ基板１１における押圧位置の検出回路としてのスキャンライン１７を検査する工程では、まず、通常の押圧位置検出時と同様に、複数のスキャンライン１７に順次、検査用信号としてＨｉ電圧を印加していく。例えば、図１０及び図１１に示すように、スキャンライン１７の端子Ｓ１，Ｓ２，Ｓ３に順次、パルス状の検査用信号を印加する。このとき、各スキャンライン１７毎に回路部８２を介して検査用ライン８１に検査用信号が出力される。
すなわち、図１１に示すように、検査用ライン８１の端子Ｋでは、スキャンライン１７の正常時には、各スキャンライン１７の端子Ｓ１，Ｓ２，Ｓ３からの入力に応じてそれぞれ検査用信号の出力が検出される一方、例えば端子Ｓ２を有するスキャンライン１７に異常がある場合には、その端子Ｓ２から検査用信号が入力されたタイミングで、検査用ライン８１の端子Ｋにおいて検査用信号が検出されないか、若しくは電圧値が正常時と異なる検査用信号が検出されることとなる。
このように、検査用ライン８１の端子Ｋにおいて、正常に検査用信号が検出された場合には、スキャンライン１７が正常であることがわかる。一方、上記端子Ｋにおいて、検査用信号が検出されない場合、及び正常な場合とは異なる電圧値の検査用信号が検出された場合には、その検出されたタイミングに検査用信号が入力されたスキャンライン１７に異常があることがわかる。
この検査工程の後、スキャンライン１７が正常であったＴＦＴ基板１１は、液晶層１０を介して対向基板１２と貼り合わされて液晶表示装置１が製造される。一方、スキャンライン１７に異常があったＴＦＴ基板１１は、破棄されるか可能であれば異常が修正される。
−実施形態１の効果−
したがって、本実施形態１によれば、各画素５毎に設けた検出部４０によって複数の押圧位置を精度良く検出できるだけでなく、複数のスキャンライン１７が並列に接続されると共に検査用信号が出力される検査用ライン８１をＴＦＴ基板１１に形成したことにより、そのスキャンライン１７の検査によって対向基板１２を無駄に破棄する必要がなくなるため、製造コストを大幅に低下させることができる。
すなわち、まず、互いに並んで配置されている第１電極４１及び第２電極４２の組毎に、これらの電極４１，４２に対向する導電層４３とＴＦＤ２２とを設けると共に、複数のスキャンライン１７を介してスキャンドライバ５３の電圧を第１電極４１に供給し、押圧位置において第１電極４１に供給されている電圧を、導電層４３、第２電極４２及び検出ライン１８を介して検出ドライバ５４により検出するようにしたので、各スキャンライン１７を順次走査していくことにより、２点以上の点が同時にタッチされていても、誤った押圧位置を検出することが無く、第１電極４１及び第２電極４２の各組毎に、高精度に各押圧位置を検出することができる。
さらに、ゲートライン１３及びソースライン１４とは別個独立にスキャンライン１７及び検出ライン１８を設けるようにしたので、ゲートライン１３及びソースライン１４による表示の制御とは独立して、常時、押圧位置を検出できるため、検出精度をより高めることができる。
そのことに加え、複数のスキャンライン１７をそれぞれ回路部８２を介して検査用ライン８１に並列に接続するようにしたので、ＴＦＴ基板１１の検査工程において、各スキャンライン１７に検査用信号を順次入力することにより、もし、検査用ライン８１に検査用信号が出力されないタイミングがあったり、検査用ライン８１に出力された検査用信号が所定の電圧に到達しない場合には、そのタイミングに応じたスキャンライン１７に断線が生じていたり、当該スキャンライン１７の配線抵抗が大きすぎる等の不良を検出することができる。
これらのスキャンライン１７の不良が完成品の液晶表示装置１に残っていると、そのスキャンライン１７に沿って線状に押圧位置が検出できない領域が生じてしまうため、商品として採用することはできない。
従来の液晶表示装置では、ＴＦＴ基板１１と対向基板１２とを互いに貼り合わせた後の検査において初めて不良が判明していたのに対し、本実施形態では上記各基板の貼り合わせ前において、予めＴＦＴ基板１１の検査できるため、不良品であるＴＦＴ基板１１を良品である対向基板１２に貼り合わせることがなくなり、製造コストを大幅に低下できることとなる。
さらに、本実施形態では、実際の検出部４０と同様の回路構成を有するダミーの回路部８２をスキャンライン１７と検査用ライン８１との間に介在させるようにしたので、実際の検出部４０における押圧位置の検出駆動と同じ条件で、検査信号の波形を検査できるため、スキャンライン１７の配線抵抗の異常についても精度良く検査することができる。
また、完成品の液晶表示装置１の通常動作においては、検査用ライン８１の出力は、何ら制御に用いずに無視することにより、通常の液晶表示及び押圧位置の検出が可能である。
《発明の実施形態２》
図１２〜図１５は、本発明の実施形態２を示している。
図１２は、本実施形態２の液晶表示装置１を構成するＴＦＴ基板１１の回路構成を概略的に示す平面図である。図１３は、本実施形態２の液晶表示装置１を構成する対向基板１２を概略的に示す平面図である。図１４は、製造段階におけるＴＦＴ基板１１の回路構成を概略的に示す平面図である。図１５は、スキャンライン１７に入力される検査用信号と、検査用ライン８１に出力される検査用信号とを示すタイミングチャートである。
尚、以降の各実施形態では、図１〜図１１と同じ部分については同じ符号を付して、その詳細な説明を省略する。
上記実施形態１では、検査用回路７０を複数のスキャンライン１７に接続したのに対し、本実施形態２は、検査用回路７０を複数の検出ライン１８に接続するようにしたものである。
図１２及び図１３に示すように、本実施形態２の検査用回路７０は、表示領域２０を介して検出ドライバ５４と反対側の額縁領域２１に形成されている。そして、各検出ライン１８は、ダミーの回路部８２を介して検査用ライン８１に並列に接続されている。
回路部８２は、上記実施形態１と同様に、検出部４０と同様の構成を有し、検出用素子２２と同じＴＦＤ７３と、接続部７４によって互いに接続された第１ダミー電極（不図示）及び第２ダミー電極（不図示）を有している。
本実施形態２のＴＦＴ基板１１を検査する場合には、図１４及び図１５に示すように、検査用ライン８１の端子Ｋに検査用信号を入力する。そうすると、各検出ライン１８に断線等の不良がなければ、検査用信号は検査用ライン８１から回路部８２を介して各検出ライン１８の端子Ｄ１，Ｄ２，Ｄ３，Ｄ４から出力される。これらの出力値が同じ値で検出されることにより、各検出ライン１８が正常であることがわかる。
一方、複数の検出ライン１８のいずれかに不良が有る場合には、その検出ライン１８に対応する端子において検査用信号の出力が無かったり、正常値とは異なる値の出力値が検出される。このことにより、不良を有する検出ライン１８を判別することができる。
−実施形態２の効果−
したがって、本実施形態２によれば、上記実施形態１と同様の効果を得ることができ、複数の押圧位置を精度良く検出できるだけでなく、複数のスキャンライン１７が並列に接続されると共に検査用信号が出力される検査用ライン８１をＴＦＴ基板１１に形成したことにより、その検出ライン１８の検査によって対向基板１２を無駄に破棄する必要がなくなるため、製造コストを大幅に低下させることができる。
また、完成品の液晶表示装置１の通常動作においては、検査用ライン８１に対し、通常動作時にスキャンライン１７に入力されるＯＦＦ電圧（Ｌｏｗ電圧）を常時印加しておくことにより、検査用回路７０を機能させないようにして、通常の液晶表示及び押圧位置の検出が可能である。
《発明の実施形態３》
図１６は、本発明の実施形態３を示している。
図１６は、本実施形態３の液晶表示装置１を構成するＴＦＴ基板１１の回路構成を概略的に示す平面図である。
上記実施形態１では、検査用回路７０を複数のスキャンライン１７に接続したのに対し、本実施形態３は、複数のスキャンライン１７と複数の検出ライン１８との双方に検査用回路７０を接続するようにしたものである。
すなわち、図１６に示すように、複数のスキャンライン１７には、第１の検査用回路７０ａが並列に接続されている。一方、複数の検出ライン１８には、第２の検査用回路７０ｂが並列に接続されている。
第１の検査用回路７０ａは、上記実施形態１における検査用回路７０と同じ構成を有している。また第２の検査用回路７０ｂは、上記実施形態２における検査用回路７０と同じ構成を有している。
−実施形態３の効果−
したがって、本実施形態３によれば、上記実施形態１と同様の効果が得られると共に、複数のスキャンライン１７を上記実施形態１と同様に第１の検査用回路７０ａによって検査できる一方、複数の検出ライン１８を上記実施形態２と同様に第２の検査用回路７０ｂによって検査することができる。
《発明の実施形態４》
図１７は、本発明の実施形態４を示している。
図１７は、本実施形態４の液晶表示装置１を構成するＴＦＴ基板１１の回路構成を概略的に示す平面図である。
上記実施形態３では、検出部４０の検査用素子をＴＦＤ２２によって構成し、回路部８２のダミー素子７３をＴＦＤ７３によって構成した。これに対し、本実施形態４では、検出部４０の検査用素子を薄膜トランジスタであるＴＦＴ３５によって構成し、回路部８２のダミー素子７３をＴＦＴ７５によって構成した。すなわち、本実施形態４においても、回路部８２のダミー素子７３は、検出部４０の検査用素子３５と同様の構成を有している。
押圧位置を検出する場合には、スキャンライン１７を走査することにより、当該スキャンライン１７に接続されているＴＦＴ３５がＯＮ状態となり、第２電極４２から検出ライン１８へ向かう電流の流れを許容するようになる。したがって、上記実施形態１と同様に、押圧位置を検出することができる。
これと同様に、スキャンライン１７を検査する場合には、スキャンライン１７に検査用信号が入力されると、当該スキャンライン１７に接続されているＴＦＴ７５がＯＮ状態となるため、上記実施形態１と同様に各スキャンライン１７を検査することができる。
一方、検出ライン１８を検査する場合には、検査用ライン８１に検査用信号を入力すると、この検査用ライン８１に接続されているＴＦＴ７５がＯＮ状態となり、検査用ライン８１から検出ライン１８へ向かう電流の流れが許容されるため、上記実施形態２と同様に、各検出ライン１８を検査することができる。
−実施形態４の効果−
したがって、本実施形態４によれば、上記実施形態１と同様の効果が得られると共に、複数のスキャンライン１７及び複数の検出ライン１８を上記実施形態３と同様に、第１及び第２の検査用回路７０ａ，７０ｂによって検査することができる。
《発明の実施形態５》
図１８及び図１９は、本発明の実施形態５を示している。
図１８は、本実施形態５の液晶表示装置１を構成するＴＦＴ基板１１の回路構成を概略的に示す平面図である。図１９は、本実施形態５の液晶表示装置１の概略構造を示す断面図である。
上記実施形態４では、ＴＦＴ基板１１に設けた第１電極４１及び第２電極４２に対し、対向基板１２に設けた導電層４３を対向配置させる構成としたのに対し、本実施形態５は、ＴＦＴ基板１１に設けた検出用電極４８に対し、対向基板１２の対向電極２７を対向配置させるようにした。
すなわち、本実施形態５における検出部４０は、図１８に示すように、各画素５毎に設けられた１つの検出用電極４８を有している。検出用電極４８は、画素電極１５と同じＩＴＯ等の透明導電膜によって形成されている。また、各画素５には、検出用素子２２としてのＴＦＴ３６が設けられ、上記検出用電極４８に接続されている。また、ＴＦＴ３６は、スキャンライン１７及び検出ライン１８にも接続されている。そうして、スキャンライン１７が走査された際に、ＴＦＴ３６がＯＮ状態となって、検出用電極４８から検出ライン１８へ向かう電流の流れを許容するようになっている。
一方、対向基板１２には、図１９に示すように、検出用電極４８に対向する領域にタッチセンサ用突起３２が形成されている。このタッチセンサ用突起３２は、対向電極２７によって覆われている。
また、本実施形態５では、上記実施形態４と同様に、複数のスキャンライン１７に第１の検査用回路７０ａが並列に接続されている。一方、複数の検出ライン１８に第２の検査用回路７０ｂが並列に接続されている。
第１の検査用回路７０ａは、検査用ライン８１と、この検査用ライン８１に接続されたダミー素子であるＴＦＴ７６と、ＴＦＴ７６に接続されたダミー電極７７と、ダミー電極７７を介してＴＦＴ７６に接続された基準電圧ライン８３とを有している。ダミー電極７７は、検出用電極４８と同じ構成を有している。ＴＦＴ７６のゲート電極には、スキャンライン１７が接続されている。
第２の検査用回路７０ｂは、第１の検査用回路７０ａと同様に、検査用ライン８１、ＴＦＴ７６、ダミー電極７７、基準電圧ライン８３を有している。ＴＦＴ７６のゲート電極には、検出ライン１８が接続されている。
−押圧位置の検出方法−
押圧位置を検出する場合には、各スキャンライン１７にスキャンドライバ５３からＨｉ電圧が順次供給されることにより、各スキャンライン１７が走査される。走査されたスキャンライン１７に接続されているＴＦＴ３６はＯＮ状態となる。
このとき、ＴＦＴ基板１１又は対向基板１２が押圧されて、タッチセンサ用突起３２を覆っている対向電極２７が、これに対向している検出用電極４８に接触して互いに導通することによって、対向電極２７に印加されている電圧が検出用電極４８及びＯＮ状態のＴＦＴ３６を介して検出ライン１８に出力される。そのことにより、押圧位置が検出されることとなる。
−検査方法−
スキャンライン１７を検査する場合、これに接続されている基準電圧ライン８３に所定の基準電圧を印加しておく。そして、各スキャンライン１７に検査用信号が順次入力されると、当該スキャンライン１７に接続されているＴＦＴ７６がＯＮ状態となる。そのことにより、基準電圧ライン８３の電圧は、ダミー電極７７及びＴＦＴ７６を介して検査用ライン８１に出力される。そうして、検査用ライン８１に検査用信号が出力されるか否か、及びその出力電圧値の大きさによって、スキャンライン１７における不良の有無を検査する。
一方、検出ライン１８を検査する場合も、これに接続されている基準電圧ライン８３に所定の基準電圧を印加しておく。そして、検査用ライン８１に検査用信号を入力すると、各ＴＦＴ７６がそれぞれＯＮ状態となるため、基準電圧ライン８３の電圧は、ダミー電極７７及びＴＦＴ７６を介して検出ライン１８にそれぞれ出力される。そうして、検出ライン１８に検査用信号が出力されるか否か、及びその出力電圧値の大きさによって、検出ライン１８における不良の有無を検査する。
−実施形態５の効果−
したがって、本実施形態５によっても、上記実施形態１と同様に、各画素５毎に設けた検出部４０によって複数の押圧位置を精度良く検出できるだけでなく、スキャンライン１７及び検出ライン１８の検査によって対向基板１２を無駄に破棄する必要がなくなるため、製造コストを大幅に低下させることができる。
《その他の実施形態》
上記各実施形態では、スキャンライン１７と検査用ライン８１との間にダミーの回路部８２を介在させるようにしたが、このような回路部８２を設けずにスキャンライン１７と検査用ライン８１とを直接に接続するようにしてもよい。このようにしても、スキャンライン１７の不良の有無を検査することができる。
また、上記各実施形態では、液晶表示装置を例に挙げて説明したが、その他に例えば表示媒体層が発光層である有機ＥＬ表示装置等の他の表示装置についても同様に、本発明を適用することができる。
以上説明したように、本発明は、表示画面上の位置情報を検出する表示装置について有用である。
１ 液晶表示装置
５ 画素
１１ ＴＦＴ基板（第１基板）
１２ 対向基板（第２基板）
１５ 画素電極
１６ ＴＦＴ（スイッチング素子）
１７ スキャンライン
１８ 検出ライン
２２ ＴＦＤ（検出用素子）
２７ 対向電極
３５，３６ ＴＦＴ（検査用素子）
４０ 検出部
４１ 第１電極（検出用電極）
４２ 第２電極（検出用電極）
４３ 導電層
４８ 検出用電極
５３ スキャンドライバ
５４ 検出ドライバ
７１ 第１ダミー電極
７２ 第２ダミー電極
７３ ＴＦＤ（ダミー素子）
７４ 接続部
７５，７６ ＴＦＴ（ダミー素子）
７７ ダミー電極
８１ 検査用ライン
８２ 回路部

Claims (4)

  1. 第１基板と、
    上記第１基板に対向して配置されると共に対向電極が形成された第２基板と、
    上記第１基板に形成されると共に、上記対向電極に対向する画素電極と該画素電極に接続されたスイッチング素子とがそれぞれ形成された複数の画素とを備えた表示装置であって、
    上記複数の画素にそれぞれ配置され、上記第１基板又は第２基板が押圧された位置を検出するための検出部と、
    上記第１基板に形成され、上記検出部に接続された複数のスキャンライン及び複数の検出ラインと、
    上記第１基板に形成されると共に上記複数のスキャンラインに接続され、該複数のスキャンラインに走査電圧を順次供給するスキャンドライバと、
    上記第１基板に形成されると共に上記複数の検出ラインに接続された検出ドライバとを備え、
    上記検出ドライバは、上記第１基板又は第２基板が押圧され、且つ、当該押圧された領域の上記検出部が上記スキャンラインにより走査された際に、当該検出部に印加されている電圧が該検出部に接続されている上記検出ラインを介して検出されるように構成され、
    上記第１基板には、上記複数のスキャンライン及び上記複数の検出ラインの少なくとも一方が並列に接続され、検査用信号が入力又は出力される検査用ラインが形成されている
    ことを特徴とする表示装置。
  2. 請求項１に記載された表示装置において、
    上記検出部は、上記画素電極と電気的に絶縁して設けられた検出用電極と、該検出用電極に接続された検出用素子とを有し、
    上記検出用電極は、互いに電気的に絶縁された状態で並んで配置された第１電極及び第２電極とを有し、
    上記第２基板には、上記各画素毎に上記第１電極及び第２電極の双方に対向するようにそれぞれ配置された導電層が複数形成され、
    上記検出用素子は、上記第１電極又は第２電極に接続されている
    ことを特徴とする表示装置。
  3. 請求項２に記載された表示装置において、
    上記検査用ラインと、上記スキャンライン又は上記検出ラインとの間には、回路部が介在され、
    上記回路部は、上記第１電極と同じ構成を有する第１ダミー電極と、上記第２電極と同じ構成を有する第２ダミー電極と、上記検出用素子と同じ構成を有するダミー素子とを有し、
    上記第１ダミー電極及び第２ダミー電極は、接続部を介して互いに電気的に接続されている
    ことを特徴とする表示装置。
  4. 請求項２又は３に記載された表示装置において、
    上記検出用素子は、薄膜ダイオード又は薄膜トランジスタである
    ことを特徴とする表示装置。
JP2011547248A 2009-12-28 2010-11-05 表示装置 Ceased JPWO2011080861A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009298032 2009-12-28
JP2009298032 2009-12-28
PCT/JP2010/006523 WO2011080861A1 (ja) 2009-12-28 2010-11-05 表示装置

Publications (1)

Publication Number Publication Date
JPWO2011080861A1 true JPWO2011080861A1 (ja) 2013-05-09

Family

ID=44226290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011547248A Ceased JPWO2011080861A1 (ja) 2009-12-28 2010-11-05 表示装置

Country Status (5)

Country Link
US (1) US20120229408A1 (ja)
EP (1) EP2521010A1 (ja)
JP (1) JPWO2011080861A1 (ja)
CN (1) CN102667679A (ja)
WO (1) WO2011080861A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010106594A1 (ja) * 2009-03-17 2010-09-23 シャープ株式会社 表示装置
JP5651494B2 (ja) 2011-02-09 2015-01-14 日立マクセル株式会社 情報処理装置
KR101964766B1 (ko) * 2011-08-16 2019-04-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
EP2620804B1 (en) * 2012-01-27 2017-09-20 BlackBerry Limited Electronic device with capacitive touch-sensitive display
US9262020B2 (en) 2012-01-27 2016-02-16 Blackberry Limited Electronic device with capacitive touch-sensitive display
CN103293785B (zh) * 2012-12-24 2016-05-18 上海天马微电子有限公司 Tn型液晶显示装置及其触控方法
JP6162679B2 (ja) 2014-12-19 2017-07-12 ファナック株式会社 コモン信号の故障箇所を検出するマトリクス回路
KR102382999B1 (ko) 2015-01-08 2022-04-05 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치
US10551682B2 (en) 2015-08-21 2020-02-04 Sharp Kabushiki Kaisha Display device
US10643511B2 (en) * 2016-08-19 2020-05-05 Apple Inc. Electronic device display with monitoring circuitry
CN106648212B (zh) * 2016-10-31 2020-04-03 京东方科技集团股份有限公司 一种显示基板、装置及制作方法
CN106873204B (zh) * 2017-02-21 2020-04-21 合肥鑫晟光电科技有限公司 显示装置及其制作方法和驱动方法和对置基板
TWI633468B (zh) * 2017-04-28 2018-08-21 友達光電股份有限公司 內嵌式觸控顯示面板
CN112449711B (zh) * 2018-07-20 2022-11-01 夏普株式会社 显示装置
TWI714404B (zh) * 2019-12-25 2020-12-21 緯創資通股份有限公司 觸控裝置及其判斷方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005208611A (ja) * 2004-12-21 2005-08-04 Seiko Epson Corp アクティブマトリクス基板の検査方法
JP2008122913A (ja) * 2006-11-09 2008-05-29 Samsung Electronics Co Ltd タッチパネル一体型液晶表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0717303B1 (en) * 1990-05-11 2003-05-02 Sharp Kabushiki Kaisha An active matrix display device, a method of manufacturing the same and a method to treat defective pixels
JP3481465B2 (ja) * 1998-07-14 2003-12-22 シャープ株式会社 アクティブマトリクス基板の集合基板
JP2001075074A (ja) 1999-08-18 2001-03-23 Internatl Business Mach Corp <Ibm> タッチセンサ一体型液晶表示素子
JP2002055662A (ja) * 2000-08-11 2002-02-20 Nec Corp 液晶表示装置及びその駆動方法
JP2005122913A (ja) * 2003-10-14 2005-05-12 Yazaki Corp グロメット、グロメットとワイヤハーネスとの防水構造、及びワイヤハーネスの防水構造
KR20070077282A (ko) 2006-01-23 2007-07-26 삼성전자주식회사 표시 장치, 액정 표시판 조립체, 및 표시 장치의 검사 방법
CN101140368A (zh) * 2007-10-17 2008-03-12 信利半导体有限公司 一种电容式触摸屏及其制作方法
CN101261379A (zh) * 2008-02-01 2008-09-10 信利半导体有限公司 电容式触摸屏及包含该触摸屏的触摸显示器件
CN201247462Y (zh) * 2008-08-14 2009-05-27 成都吉锐触摸技术股份有限公司 电阻阵列触摸屏
CN101339481A (zh) * 2008-08-14 2009-01-07 成都吉锐触摸技术股份有限公司 电阻阵列触摸屏

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005208611A (ja) * 2004-12-21 2005-08-04 Seiko Epson Corp アクティブマトリクス基板の検査方法
JP2008122913A (ja) * 2006-11-09 2008-05-29 Samsung Electronics Co Ltd タッチパネル一体型液晶表示装置

Also Published As

Publication number Publication date
CN102667679A (zh) 2012-09-12
WO2011080861A1 (ja) 2011-07-07
EP2521010A1 (en) 2012-11-07
US20120229408A1 (en) 2012-09-13
WO2011080861A9 (ja) 2012-01-19

Similar Documents

Publication Publication Date Title
WO2011080861A1 (ja) 表示装置
US9292139B2 (en) Capacitive in-cell touch screen panel and display device
JP5513262B2 (ja) 表示装置
KR101934439B1 (ko) 본딩 불량 검출이 가능한 디스플레이 장치
KR101699405B1 (ko) 터치 스크린을 갖는 액정 표시 장치와 터치 패널의 검사 방법
TWI453499B (zh) 顯示裝置、觸控感測器及顯示裝置之製造方法
US8624854B2 (en) Liquid crystal display panel and touch panel
US20090160822A1 (en) Electro-optical device and electronic apparatus
WO2010029662A1 (ja) 表示装置
JP2014122974A (ja) 表示装置
US8581863B2 (en) Liquid crystal display panel and liquid crystal display apparatus
JP2010054551A (ja) 表示装置及びこの表示装置の検査プローブ
TWI419039B (zh) 觸控面板
KR102578737B1 (ko) 표시 장치
US8400411B2 (en) Liquid crystal display device and liquid crystal display apparatus
JP2014139829A (ja) 表示装置
WO2010095187A1 (ja) 液晶表示装置及びその製造方法
WO2010106594A1 (ja) 表示装置
JPWO2005083452A1 (ja) アレイ基板の検査方法およびアレイ基板の製造方法
JP6112432B2 (ja) 座標入力装置
JPWO2004109376A1 (ja) アレイ基板の検査方法
JPWO2005085938A1 (ja) 基板の検査方法、アレイ基板の検査方法、及びアレイ基板の検査装置
US11119614B2 (en) Display panel
JP2011013626A (ja) 表示装置の製造方法
JP2010139962A (ja) アレイ基板、平面表示装置、マザー基板及びアレイ基板の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20131224