JPWO2008078441A1 - 液晶表示パネル、液晶表示素子、及び、液晶表示装置 - Google Patents

Abstract

本発明は、透過率の低下を抑制しつつ応答速度の向上を図ることができる液晶表示パネルを提供する。本発明の液晶表示パネルは、第一基板、液晶層及び第二基板をこの順に備える液晶表示パネルであって、上記第一基板及び第二基板の少なくとも一方は、画素を複数の領域に分割する線状の配向制御構造物を有し、上記配向制御構造物は、片側に突出した櫛歯構造を有する液晶表示パネルであり、好ましくは、上記液晶表示パネルは、３以上の配向制御構造物が互いに平行かつ異なる間隔で配置された領域を有し、上記櫛歯構造は、配向制御構造物間の間隔が広い側に形成されている液晶表示パネルである。

Description

本発明は、液晶表示パネル、液晶表示素子、及び、液晶表示装置に関する。より詳しくは、モニター、テレビジョン（ＴＶ）等に好適に用いられるマルチドメイン垂直配向（ＭＶＡ；Multi-domain Vertical Alignment）モードの液晶表示パネル、液晶表示素子、及び、液晶表示装置に関するものである。

液晶表示装置は、近年広視野角を実現するため、様々な表示モードが提案された。そのような表示モードとしては、例えば、垂直配向（ＶＡ；Vertical Alignment）モードの一種であるＭＶＡモードが挙げられる（例えば、特許文献１参照。）。図２４は、特許文献１に記載のＭＶＡモードの液晶表示装置であり、図２５に示す一点鎖線Ｘ−Ｙに沿った断面模式図である。図２４（ａ）は電圧オフの状態を示し、図２４（ｂ）は閾値以上の電圧が印加されている状態を示す。図２４に示すように、電圧オフの状態では液晶分子６は基板面に対し垂直に配向しており、閾値以上の電圧が印加されると、共通電極１６上に形成された突起２と画素電極１３に形成された電極の開口部であるスリット１とを境として突起２及びスリット１の方向に倒れる（チルトする）。なお、図２４（ｂ）で示した点線は電圧印加時の電気力線である。

図２５は、特許文献１に記載のＭＶＡモードの液晶表示装置の１画素の平面模式図である。特許文献１に記載のＭＶＡモードの液晶表示装置は、一対の基板とその間に挟持された液晶層とを有しており、そのうちアクティブマトリクス基板側には、図２５に示すように、画素に対応する信号線（ソースバスライン）２１と走査線（ゲートバスライン）２２とが縦横の方向に配置され、信号線２１と走査線２２とのクロス部近くに、スイッチング素子であるＴＦＴ２３が配置されている。また、これら信号線２１と走査線２２とによって１つの画素が形成され、この形状に合わせて画素電極１３が形成されており、画素電極１３は、コンタクトホール２４を介してＴＦＴ２３のドレイン電極と電気的に接続されている。更に、走査線２２と平行に、保持容量配線（Ｃｓ配線）２５が形成されている。そして、画素電極１３には、電極を形成しない開口部（スリット）１が配向規制手段として形成され、対向基板側の共通電極１６上には、低誘電性（絶縁性）の材料で形成された突起２及び突起２から分岐した補助突起２ａが配向規制手段として設けられている。スリット１及び突起２は平行かつ交互に配置されており、スリット１及び突起２によって液晶分子６の配向方向が規定される。スリット１と突起２との間の領域が配向規制ドメインである。この形態では、１画素が複数のドメインで構成されており、液晶分子６のチルト方向は４種の方向に規定される。

画素電極１３と共通電極１６との間に電圧が印加されたとき、スリット１や突起２近傍の液晶分子６は図２５の片矢印で示す方向に倒れる。すなわち、液晶分子６の倒れる方向は基板の両面にそれぞれ取り付けられた偏光板の偏光軸に対して、４５°又は−４５°の方向を向いている。なお、図２５中、直交する両矢印は偏光板の偏光軸を示す。スリット１と突起２との中間付近に位置する液晶分子６は、スリット１や突起２近傍の液晶分子６の倒れる方向にならって配向する。このように、ＭＶＡ型の場合、チルト方向が伝播することによって、液晶分子６のそれぞれは最終的にスリット１や突起２に対し垂直な方向に配向する。そして電圧を印加したとき液晶の傾斜する方向を４種類とすることでマルチドメイン化している。こうして、広視野角に対して良好な表示が実現される。

しかしながら、スリット１や突起２の占める割合が画素中で大きくなる場合には、液晶表示は通常よりも全体的に暗い表示となってしまっていた。この場合、スリット１と突起２との間隔を広げることで透過率を上げることは可能であるが、上述したように、液晶分子６のチルトはスリット１や突起２の近傍から伝播して傾くので電圧を印加した瞬間はスリット１や突起２から離れた部分にある液晶分子６のチルト方向は定まらず、応答が遅れてしまう場合があった。

これに対しては、配向規制のための構造パターンとして、更に、微細な構造パターンを形成し、応答速度を改善する方法が提案されている（例えば、特許文献２参照。）。図２６は、特許文献２に記載のＭＶＡモードの液晶表示装置の１画素の平面模式図である。図２５に示した特許文献１に記載の液晶表示装置と同様、特許文献２に記載のＭＶＡモードの液晶表示装置もまた、一対の基板とその間に挟持された液晶層とを有しており、図２６に示すように、アクティブマトリクス基板側には、画素に対応する信号線（ソースバスライン）２１と走査線（ゲートバスライン）２２とが縦横の方向に配置され、信号線２１と走査線２２とのクロス部近くに、スイッチング素子であるＴＦＴ２３が配置されている。また、信号線２１と走査線２２とによって１つの画素が形成され、この形状に合わせて画素電極１３が形成されており、画素電極１３は、コンタクトホール２４を介してＴＦＴ２３のドレイン電極と電気的に接続されている。更に、走査線２２と平行に、保持容量配線（Ｃｓ配線）２５が形成されている。そして、画素電極１３には、電極を形成しない開口部（スリット）１が配向規制手段として形成され、対向基板側の共通電極上には、低誘電性（絶縁性）の材料で形成された突起２が配向規制手段として設けられている。ただし、特許文献２の液晶表示装置の場合には、画素電極１３には、単純な線状のカットアウトパターン（スリット）１ａに加え、そのカットアウトパターン１ａの方向と直交する方向に、周期的に微細カットアウトパターン１ｂが形成されており、その微細カットアウトパターン１ｂは対向基板の凸パターン（突起）２が設けられた領域まで伸びている。

このような微細カットアウトパターンの役割について、図２７を使って説明する。図２７は、特許文献２に記載のＭＶＡモードの液晶表示装置の１画素のＶ−Ｚに沿った断面模式図である。図２７（ａ）は電圧がほとんどかかっていない状態であり、図２７（ｂ）は電圧が充分かかっている状態である。図２７（ａ）に示すように、電圧がほとんどかかっていない状態では、共通電極１６と画素電極１３との間に位置する液晶分子６は、微細カットアウトパターン１ｂに向かって傾斜したプレチルトを有する。そして、図２７（ｂ）に示すように、電圧が充分かかっている状態では、液晶分子６は紙面に対して垂直な方向にチルトする。これは左右に倒れる液晶分子６が相互に干渉しあって、それぞれが微細カットアウトパターン１ｂの延伸する方向に倒れるためである。このような微細カットアウトパターン１ｂの作用によって、液晶の応答速度は改善される。

ところが、特許文献２に記載の液晶表示装置のように微細カットアウトパターンが形成されることで液晶の応答速度は向上するものの逆に透過率が低下してしまうことがあったため、この形態には未だ改善の余地があった。
特開平１１−２４２２２５号公報 特開２００２−１０７７３０号公報

本発明は、上記現状に鑑みてなされたものであり、透過率の低下を抑制しつつ応答速度の向上を図ることができる液晶表示パネルを提供することを目的とするものである。

本発明者らは、応答速度及び透過率を向上させることができる液晶表示パネルについて種々検討したところ、配向規制に関与する構造物の形状及び大きさに着目した。そして、スリットや突起等の配向制御構造物の構造物上では液晶にかかる電界が弱くなり、他の部分に比べ電圧をかけたときの液晶分子の傾斜が小さくなるために、スリットや突起の画素内に占める割合が大きすぎる場合は、透過率が下がり表示が暗くなる傾向にあること、及び、逆にスリットや突起等の配向制御構造物間の距離を広くしすぎると、透過率は大きくなるが応答速度は遅くなる傾向にあることを見いだした。またそれとともに、配向制御構造物の微細スリットを設ける位置を配向制御構造物の片側とすることで、このような関係にある応答速度及び透過率のバランスを容易に調整することができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

すなわち、本発明は、第一基板、液晶層及び第二基板をこの順に備える液晶表示パネルであって、上記第一基板及び第二基板の少なくとも一方は、画素を複数の領域に分割する線状の配向制御構造物を有し、上記配向制御構造物は、片側に突出した櫛歯構造を有する液晶表示パネル（以下、第一の液晶表示パネルともいう。）である。
以下、本発明の第一の液晶表示パネルについて詳述する。

本発明の第一の液晶表示パネルは、第一基板、液晶層及び第二基板をこの順に備える。第一基板及び第二基板には、通常、一方の基板に複数の画素電極が、他方の基板に共通電極が設けられ、これらの電極を介して液晶層に一定の電圧が印加されて液晶表示のオン及びオフの制御が行われる。また、アクティブマトリクス駆動の場合、画素電極を備える側の基板には、通常、走査線（ゲート配線）及び信号線（ソース配線）が直交するようにして配線され、かつ、これらの交点においてスイッチング素子である薄膜トランジスタ（ＴＦＴ）が配置される。このような構成を有する液晶表示パネルの画素は、走査線及び信号線で囲まれた領域でマトリクス状に複数形成され、ＴＦＴによって画素毎で駆動制御が行われる。なお、画素電極は１つの画素の大きさに合わせて設けられる。更に、保持容量配線（Ｃｓ配線）を設け、画素電極との間で保持容量を形成させることで、ＴＦＴがオフ状態での液晶層の電圧を安定させることができる。

上記第一基板及び第二基板の少なくとも一方は、画素を複数の領域に分割する線状の配向制御構造物を有する。すなわち、線状の配向制御構造物は、画素を平面的に見たときに画素を複数の領域（ドメイン）に区切るように配置される。このように配向制御構造物が設けられることで、区切られた領域毎に液晶分子の配向方向は異なることになる。本明細書において「配向制御構造物」とは、液晶分子の配向方向を規定することができるものであれば特に限定されないが、上述のように、第一基板に画素電極を備え、かつ第二基板に共通電極を備える場合は、上記配向制御構造物は、画素電極及び／又は共通電極上に形成される絶縁性の突起物（以下、リブともいう。）、又は、画素電極及び／又は共通電極に形成されるスリット（以下、電極スリットともいう。）であることが好ましい。なお、その他の配向制御構造物としては、例えば、画素電極及び／又は共通電極下の層間絶縁膜に形成された凹構造等が挙げられる。このような配向制御構造物は線状で設けられ、そうすることで、配向制御構造物の近傍に位置する液晶分子は、電圧無印加時において配向制御構造物に向かって均一に並んでプレチルト配向することになる。本発明は、液晶表示パネル内に配向制御構造物を設けており、垂直配向（ＶＡ）モードの構成とすることで、広視野角が得られるＭＶＡモードの構成とすることができる。

上記配向制御構造物は、片側に突出した櫛歯構造を有する。すなわち、本発明の液晶表示パネルが備える配向制御構造物は、平面的に見て櫛型をしており、櫛の柄にあたるメインの線状構造と、そこから片側に突出した櫛歯構造とで構成されている。このような櫛歯構造は、例えば、その配向制御構造物に対して一定間隔で複数のスリットを形成することにより作製することができる。したがって、このような櫛歯構造は、電極スリットで形成することが作製面で効率的である。なお、リブ又は凹構造にスリットを形成し、リブ又は凹構造を櫛歯構造とすることも可能であるが、電極スリットを櫛歯構造とする場合と比べてパターニングが難しい。本明細書において「片側」とは、配向制御構造物の櫛歯構造が実質的に片側にのみ形成されていることをいう。上述したように、応答速度を向上させるために配向制御構造物に櫛歯構造を設ける場合には、逆に透過率が低下してしまう可能性があるため、それを最小限にするためには、櫛歯構造の形状、大きさ等を調整する必要がある。本発明では、メインの線状構造に対し櫛歯構造が片側に設けられた構成となっているため、透過率と応答速度とのバランスの調整を容易に行うことができる。このような調整は、特に液晶表示パネルの画素サイズが変更となる場合に効果を発揮する。画素サイズによって透過率及び応答速度に対し櫛歯の構造が与える影響は異なっているため、このようなバランス調整は重要となる。すなわち、本発明のように片側に櫛歯構造となった形態によれば、単に片側のみに櫛歯構造の数を減らして透過率を向上させるだけでなく、透過率と応答速度との調整が容易に可能となり、様々な画素サイズにおいて、透過率や応答速度が適切なバランスになるよう配向制御構造物を配置しやすくなる。これによって、応答速度の低下を最小限に抑制しつつ透過率を向上することができる、あるいは逆に、透過率の低下を最小限に抑制しつつ応答速度を向上させることができる。

以下に、本発明の第一の液晶表示パネルの好ましい形態について、詳述する。

上記液晶表示パネルは、３以上の配向制御構造物が互いに平行かつ異なる間隔で配置された領域を有し、上記櫛歯構造は、配向制御構造物間の間隔が広い側に形成されていることが好ましい。このとき櫛歯の向きは、配向制御構造物間の間隔が広い側に形成されていれば、画素の中心側を向いていても、エッジ（外枠）側を向いていてもよい。ここで、画素サイズは画面の大きさや解像度から定められる。上下左右の視野角を大きくするため、通常、配向制御構造物のメインとなる線状構造は画素エッジに対して約４５°になるように、また、それぞれが平行かつ等間隔になるように配置されることになるが、画素のサイズによっては、これらの間隔を等間隔に設計した場合に透過率、応答速度及びコントラスト比について最適な条件に調整することが困難となる場合がある。そこで本形態では、配向制御構造物間の間隔が広い側に櫛歯構造を設けることとしており、そうすることで、画素サイズにあわせてメインとなる線状構造の間隔を相互で異なるように形成したとしても、配向制御構造物間の間隔が広い領域において応答速度が低減することを抑制し、かつ、配向制御構造物そのものが画素に占める割合を低減することができるので、透過率及び応答速度を向上させることができる。また、リブ近傍の領域では、電圧を印加しなくても突起の斜面にならって液晶が少し斜めに配向し、その部分で光漏れが生じるため、リブが画素内に占める大きさが大きすぎる場合はコントラスト比が低下する傾向にあるが、本形態では、リブを含め配向制御構造物が画素に占める割合が低減されているため、コントラスト比もまた向上させることができる。すなわち本形態によれば、画素サイズにあわせて、透過率、応答速度及びコントラスト比を最適な条件に調整することが容易に可能となる。

上記画素は、配向制御構造物によって少なくとも４つの主領域と、該主領域よりも面積の小さい少なくとも１つの周辺領域とに分割され、上記櫛歯構造は、主領域側に形成されていることが好ましい。このように画素の中心側に液晶配向に大きく関与する主領域を形成し、櫛歯構造を中心方向に配置することで、特に画素エッジ近傍の領域において設計が容易となり、かつ液晶の配向性が安定し、応答速度が向上する。また、主領域を少なくとも４つとすることで、液晶の配向方向をバランスよく設定して広視野角を得ることができ、かつ、画素に占める配向制御構造物の割合を必要最小限に減らすことができるので、応答速度、透過率及びコントラスト比のバランスの取れた適切な特性の設計が容易となる。なお、主領域とは別に周辺領域を設けておくことで、一画素全体としてより精密な配向制御が可能となる。このような主領域を４つ以上設ける方法としては、例えば、直線状の配向制御構造物を平面的にくの字型（Ｖ字型）として画素を分割する形態が挙げられる。なお、画素毎に視野角特性を方向によって均等にするために、画素単位で配向方向の異なる４種類のドメインを形成し、かつ、これらの面積が均等となるようにすることが好ましい。したがって、リブや電極スリット等の配向制御構造物は画素単位で４種類のドメイン面積が均等に近づくように配置することが好適である。

本発明はまた、第一基板、液晶層及び第二基板をこの順に備える液晶表示パネルであって、上記第一基板及び第二基板の少なくとも一方は、画素を複数の領域に分割する線状の配向制御構造物を有し、上記液晶表示パネルは、３以上の配向制御構造物が互いに平行かつ異なる間隔で配置された領域を有し、上記配向制御構造物は、両側に突出した櫛歯構造を有し、上記櫛歯構造は、配向制御構造物間の間隔が広い側の櫛歯が反対側の櫛歯よりも長い液晶表示パネル（以下、第二の液晶表示パネルともいう。）でもある。本発明の第二の液晶表示パネルが備える第一基板、液晶層、第二基板、配向制御構造物等の主な特徴は上述の第一の液晶表示パネルと同様であるが、櫛歯構造の形態が異なっている。以下に、その相違点について詳述する。なお、本発明の第二の液晶表示パネルについても、第一基板に画素電極を備え、かつ第二基板に共通電極を備える場合は、上記配向制御構造物は、画素電極及び／又は共通電極上に形成される絶縁性の突起物（リブ）、又は、画素電極及び／又は共通電極に形成されるスリット（電極スリット）であることが好ましい。

上記液晶表示パネルは、３以上の配向制御構造物が互いに平行かつ異なる間隔で配置された領域を有し、上記配向制御構造物は、両側に突出した櫛歯構造を有し、上記櫛歯構造は、配向制御構造物間の間隔が広い側の櫛歯が反対側の櫛歯よりも長い。このように、配向制御構造物間の間隔が広い側に位置する櫛歯を長くすることで、透過率の低減を効果的に抑制しつつ、応答速度を向上させることができる。すなわち、本発明によれば、配向制御構造物間の間隔を異ならせることが好適な画素サイズに適用する場合にも、透過率、応答速度及びコントラスト比について最適な条件に調整することが容易に可能となる。また、第一の液晶表示パネルと同様、本発明では、配向制御構造物の量を通常よりも減らすことができるため、コントラスト比の低下を効果的に抑制することができる。

以下に、本発明の第二の液晶表示パネルの好ましい形態について、詳述する。

上記画素は、配向制御構造物によって少なくとも４つの主領域と、該主領域よりも面積の小さい少なくとも１つの周辺領域とに分割され、上記櫛歯構造は、主領域側に、長い櫛歯が形成されていることが好ましい。第一の液晶表示パネルと同様、こうすることで、特に画素エッジ近傍の領域において設計が容易となる。また、画素に占める配向制御構造物の割合を必要最小限に減らすことができるので、応答速度、透過率及びコントラスト比のバランスの取れた適切な特性の設計が容易となる。なお、画素毎に視野角特性を方向によって均等にするために、画素単位で配向方向の異なる４種類のドメインを形成し、かつ、これらの面積が均等となるようにすることが好ましい。したがって、リブや電極スリット等の配向制御構造物は画素単位で４種類のドメイン面積が均等に近づくように配置することが好適である。

本発明は更に、第一基板、液晶層及び第二基板をこの順に備える液晶表示パネルであって、上記第一基板及び第二基板の少なくとも一方は、画素を複数の領域に分割する線状の配向制御構造物を有し、上記画素は、配向制御構造物によって少なくとも４つの主領域と、該主領域よりも面積の小さい少なくとも１つの周辺領域とに分割され、上記主領域に接する配向制御構造物は、主領域側に突出した櫛歯構造を有する液晶表示パネル（以下、第三の液晶表示パネルともいう。）でもある。上述の第一及び第二の液晶表示パネルの好ましい形態と同様、このように画素の中心側に液晶配向に大きく関与する主領域を形成し、櫛歯構造を中心方向に配置することで、特に画素エッジ近傍の領域において設計が容易となり、かつ液晶の配向性が安定し、応答速度が向上する。また、主領域を少なくとも４つとすることで、液晶の配向方向をバランスよく設定して広視野角を得ることができ、かつ、画素に占める配向制御構造物の割合を必要最小限に減らすことができるので、応答速度、透過率及びコントラスト比のバランスの取れた適切な特性の設計が容易となる。なお、主領域とは別に周辺領域を設けておくことで、一画素全体としてより精密な配向制御が可能となる。このような主領域を４つ以上設ける方法としては、例えば、直線状の配向制御構造物を平面的にくの字型（Ｖ字型）として画素を分割する形態が挙げられる。また、本発明によれば、画素が大きく、主領域が４つ以上設けられる場合にも適宜効率よく応答速度、透過率及びコントラスト比のバランス調整を行うことができる。

なお、本発明の第三の液晶表示パネルについても、第一基板に画素電極を備え、かつ第二基板に共通電極を備える場合は、上記配向制御構造物は、画素電極及び／又は共通電極上に形成される絶縁性の突起物、又は、画素電極及び／又は共通電極に形成されるスリットであることが好ましい。また、画素毎に視野角特性を方向によって均等にするために、画素単位で配向方向の異なる４種類のドメインを形成し、かつ、これらの面積が均等となるようにすることが好ましい。したがって、リブや電極スリット等の配向制御構造物は画素単位で４種類のドメイン面積が均等に近づくように配置することが好適である。

以下に、本発明の第一、第二、及び、第三の液晶表示パネルの好ましい形態について詳述する。

上記液晶表示パネルは、第一基板に保持容量配線を備え、上記スリットは、保持容量配線に重畳しない領域に形成されていることが好ましい。すなわち本形態は、配向制御構造物として電極スリットを用い、かつ保持容量配線（Ｃｓ配線）を形成する場合に好適に用いられる形態である。保持容量配線と重畳する領域において形成される電極スリットの形状、大きさ等が画素毎でばらつくと、画素電極と保持容量配線との間で形成される保持容量も画素毎にばらつくことになり、画素容量に保持される電荷が画素毎で異なってしまい、表示に輝度ムラが出る可能性がある。したがって、配向制御構造物が電極スリットで構成される場合は、本形態のように櫛歯構造によって保持容量に影響が出ないように、保持容量配線と電極スリットとが重畳しないようにしておくことが好ましい。

上記液晶表示パネルは、第一基板に保持容量配線を備え、上記スリットの櫛歯構造は、保持容量配線に重畳しない領域に形成されていることがより好ましい。櫛歯構造を設ける場合、各櫛歯が細かく、形も複雑であり、また保持容量を形成する電極としての周囲長が長くなるので、上述の保持容量のばらつきも各画素で大きくなりやすい。したがって、スリットのうち、特に櫛歯部分はこのように保持容量配線と電極スリットとが重畳しないような形態とすることが好ましい。

上記液晶表示パネルは、第一基板に、保持容量配線、第一絶縁膜、保持容量上電極、第二絶縁膜及び画素電極をこの順に備え、上記保持容量上電極は、第二絶縁膜を貫通するコンタクトホールを介して画素電極と電気的に接続されており、上記スリットは、保持容量配線と重畳する領域に形成されていることが好ましい。すなわち、本形態もまた、配向制御構造物として電極スリットを用い、かつ保持容量配線（Ｃｓ配線）を有する場合に好適に用いられる形態である。保持容量上電極を絶縁膜を介して保持容量配線と重畳して設けることで、保持容量上電極と保持容量配線との間で一定の保持容量を形成することができる。したがって、画素電極との間で保持容量が形成されるわけではないので、このような形態とすることで、画素電極の構成に影響されることなく各画素に均一な保持容量を形成することができる。これにより、画素電極に対して設けられるスリットの設計により保持容量の値がばらつきにくくなるため、画素電極に形成されるスリットが設計しやすくなる。

上記液晶表示パネルは、第一基板に、保持容量配線、第一絶縁膜、保持容量上電極、第二絶縁膜及び画素電極をこの順に備え、上記保持容量上電極は、第二絶縁膜を貫通するコンタクトホールを介して画素電極と電気的に接続されており、上記スリットの櫛歯構造は、保持容量配線と重畳する領域に形成されていることが好ましい。上述と同様、スリットのうち櫛歯構造の部分は、各櫛歯が細かく、形も複雑であり設計が難しいため、画素電極の構成に影響されにくくなることは、特にスリットの櫛歯部分の設計に関して効果的である。

上記画素は、複数の副画素から構成されていることが好ましい。本明細書において「副画素」とは、１つの画素をそれぞれ異なる制御手段により制御される複数個の小さな画素としたものであり、こうすることで、ＴＦＴ不良や上下電極のリークによる画素欠陥が起こったとしても、駆動画素が通常の画素よりも小さいサイズの副画素単位となっているため欠陥を目立たなくすることができる。また、例えば、もともと１つの画素であった副画素同士をそれぞれ明表示及び暗表示と異なるように設定することで、広視野角を得ることができる。このように副画素を設ける方法としては、保持容量配線の電圧を変動させて副画素の電圧を変化させるＣｓマルチ画素駆動法、走査線又は信号線を副画素の数だけ用意しそれぞれの副画素に異なる電圧を印加する方法、副画素間にコンデンサを形成する容量結合法等が挙げられる。なお、このように副画素単位で画素の駆動を行う場合、副画素毎に輝度が異なることとならないよう、また、視野角特性が均等となるよう、副画素単位で配向方向の異なる４種類のドメインを形成し、かつ、これらの面積が均等となるようにすることが好ましい。したがって、リブや電極スリット等の配向制御構造物は副画素単位で４種類のドメインの面積が均等に近づくように配置することが好適である。このように副画素とした形態に本発明の櫛歯構造を適用すれば、視野角、透過率、応答速度、コントラスト比等の表示特性をバランスよく調整することができ、より効率の良い画素構造とすることができる。

本発明は更に、上記液晶表示パネルを備える液晶表示素子でもある。上記液晶表示パネルに、更に、偏光板、駆動制御のためのソースドライバ及びゲートドライバを設けることで、本発明の液晶表示素子が得られる。偏光板は、通常、液晶表示パネルの両側に液晶表示パネルの主面を挟持するように、かつそれぞれの偏光軸が直交するようにして配置される。各ドライバは、液晶表示パネルの側面のソース側又はゲート側所定の位置に取り付けられる。本発明の液晶表示素子は、上記液晶表示パネルを備えているため、応答速度及び透過率のバランスが容易に調整可能である。

本発明は更に、上記液晶表示素子を備える液晶表示装置でもある。上記液晶表示素子に、更に、バックライト光源及び表示制御回路を設けることで、本発明の液晶表示装置が得られる。バックライト光源としては、例えば、点状光源、線状光源等が挙げられる。また、点状光源としては、例えば、発光ダイオード（ＬＥＤ）が挙げられ、線状光源としては、例えば、冷陰極蛍光ランプ、熱陰極蛍光ランプが挙げられる。なお、このようなバックライト光源の配置としては、直下型及びエッジライト型のいずれであってもよい。表示制御回路としては、例えば、テレビジョン等の電波を受信し、それを表示するための制御回路が挙げられる。すなわち、本発明の液晶表示装置は、テレビジョン受像装置で構成されていることが好ましい。本発明の液晶表示装置は、上記液晶表示素子を備えているため、応答速度及び透過率のバランスが容易に調整可能であり、特にテレビジョン表示に対して良好な表示を提供することができる。

本発明はまた、上述の、画素が複数の副画素から構成されている液晶表示パネルを備える液晶表示装置であって、上記液晶表示装置は、第一基板又は第二基板に各副画素と保持容量を形成する保持容量配線を有し、かつ、上記保持容量配線の電圧を制御する保持容量配線信号により、各副画素に印加される電圧を異ならせる電圧制御機構を有する液晶表示装置でもある。このように各副画素に異なる電圧を印加する、いわゆる「マルチ画素駆動」にすることで、視野角による階調のズレを抑制することができる。マルチ画素駆動は、本形態のように保持容量配線を利用することで容易に行うことができる。

以下に、マルチ画素駆動方式を採用する場合の本発明の液晶表示装置の好ましい形態について詳述する。

上記液晶表示装置は、第一基板又は第二基板に薄膜トランジスタを有し、かつ、保持容量配線信号により、上記薄膜トランジスタがオフとなった後の副画素に対して印加する電圧を上昇又は降下させるとともに、上記保持容量配線信号が次に薄膜トランジスタがオフとなるまで保たれるようにする電圧制御機構を有することが好ましい。このように印加電圧を突き上げ放し、又は、突き下げ放しとなるように電位を制御しておくことで、副画素毎に次のフレームまで同一の映像表示を保たせることができる。すなわち、保持容量配線信号が信号遅延により波形鈍りを生じても映像表示ムラが発生することを抑制することができる。なお、薄膜トランジスタは、通常、第一基板又は第二基板のうち保持容量配線が設けられた側の基板に設けられる。

上記液晶表示装置は、保持容量配線信号により、副画素に印加する電圧の上昇及び降下を１水平走査期間ずらす電圧制御機構を有することが好ましい。このように制御することで、上述のように保持容量配線信号が信号遅延により波形鈍りを生じても映像表示ムラが発生し難くなるように、保持容量配線信号を薄膜トランジスタがオフとなった後の副画素に対して印加する電圧を上昇又は降下させるとともに、上記保持容量配線信号が次に薄膜トランジスタがオフとなるまで保たれるようにしても、列方向に隣接する副画素が同一の保持容量配線を共有することができるので、保持容量配線本数を増加する必要をなくすことができる。

本発明の液晶表示パネルでは、液晶の配向を制御するための配向制御構造物の片側に櫛歯構造が設けられているため、容易に応答速度及び透過率のバランスを調整することができる。

以下に実施形態を掲げ、本発明について図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。なお、以下に示す各実施形態は、いわゆるＭＶＡモードである。

（実施形態１）
図１は、実施形態１の液晶表示パネルが有する配向制御構造物の模式図である。（ａ）は配向制御構造物部分の拡大平面模式図であり、（ｂ）は（ａ）に示す一点鎖線Ａ−Ｂに沿った断面模式図である。図１（ａ）に示すように、本実施形態では配向制御構造物として電極スリット１と絶縁性のリブ（突起物）２との両方を用いている。本実施形態において、第一基板３は画素電極１３を備えるアレイ基板であり、第二基板４は共通電極１６を備えるカラーフィルタ基板である。また、電極スリット１は第一基板３側に、リブ２は第二基板４側に形成されている。更に、画素電極１３に形成された電極スリット１は櫛型であり、すなわち、電極スリット１は直線状のメインスリット１ａと、そこから直交方向に突出して形成されたファインスリット（櫛歯構造）１ｂとで構成される。なお、ファインスリット１ｂはメインスリット１ａの片側にのみ形成されている。また、リブ２は直線状であり、メインスリット１ａと平行に設けられている。

図１（ｂ）に示すように、実施形態１の液晶表示パネルは第一基板３、液晶層５、及び、第二基板４をこの順に積層して備える。アレイ基板側である第一基板３は、透明基板１１上に絶縁膜１２、画素電極１２及び配向膜１４等が積層されて構成されている。一方、カラーフィルタ基板側である第二基板４は、透明基板１５上に共通電極１６及び配向膜１４等が積層されて構成されている。また、共通電極１６上には線状のリブ２が一部に設けられている。

図１（ａ）及び図１（ｂ）に示すように、電圧無印加時において液晶分子６は電極スリット１及びリブ２に向かって傾斜している。このように、メインスリット１ａ及びリブ２は、それぞれが延伸する方向に対して垂直な方向に液晶分子６を配向させる効果がある。これに対してファインスリット１ｂは、櫛歯状に形成されることで液晶分子６をファインスリット１ｂに対して平行な方向に配向させる効果を奏する。このようにファインスリット１ｂを設けることで、透過率の減少を抑制しつつ、応答速度を向上させることができる。

図１（ａ）に示すように、隣接する配向制御構造物間の間隔が相違している部分のうち、間隔がより広い側に位置する第一の領域７では、リブ２、メインスリット１ａ及びファインスリット１ｂの３つの構造によって液晶分子６を配向制御する構成となっている。一方、間隔がより狭い側に位置する第二の領域８では、突起２とメインスリット１ａとの２つの構造によって液晶分子６を配向制御する構成となっている。なお、第一の領域７では、ファインスリット１ｂを形成しない領域も一部に設ける方が、より透過率と応答速度のバランスの取れた特性とすることができる。なお、第二の領域８において、ファインスリットは設けられていない。このような第二の領域８の間隔Ｗ２は第一の領域７の間隔Ｗ１よりも狭いため、液晶分子６の応答は第一の領域７に比べ速いので、ファインスリットを設けなくてもよく、また透過率も有利である。このような構成とすることで、同一画素内で配向制御構造物間の間隔が異なる領域があっても、透過率と応答速度のバランスの取れた特性とすることができ、また、画素サイズなどの制約事項があっても設計の自由度を向上させることができる。これは、特に小さい画素サイズの場合に効果が大きい。

配向制御構造物の大きさについては、まずリブ２の幅は８〜１２μｍ、高さは１〜２μｍが好ましく、断面形状は１５〜５０°の順テーパー形状であることが好ましい。一方、メインスリット１ａの幅は８〜１２μｍが好ましく、櫛歯構造であるファインスリット１ｂの幅Ｓは、ファインスリット１ｂ間の距離Ｌの３０〜１００％の長さとすることが好ましく、より好ましくは９０％である。したがって、例えば、ファインスリット１ｂ間の距離Ｌを４．２μｍ、ファインスリット１ｂの幅Ｓを３．８μｍとする構成が好適である。また、Ｌ＋Ｓの長さにあたるファインスリット１ｂのピッチＰの長さは、６〜１０μｍが好ましく、より好ましくは８μｍである。

配向制御構造物間の距離については、電極にファインスリット１ｂを設ける側である第一領域７の幅W１は３３〜５１μmとすることが好ましく、電極にファインスリット１ｂを設けない側の第二領域８の幅W２は１４〜３２μmとすることが好ましい。また、ファインスリット１ｂの奥行きＤは第一領域７の幅Ｗ１の分だけ自由に広げることができるが、Ｗ１に対し２０〜５０％であることがより好ましい。Ｗ１に対し５０％以上となる長さであってもよいが、応答速度の改善効果に比べると透過率の低下が大きくなる傾向にあるため、効率的ではない。本実施形態のように、液晶表示パネル内にスリット１や突起２等の配向制御構造物を設ける場合であって、スリット１やリブ２の画素内に占める割合が大きすぎる場合は、スリット１やリブ２上の液晶に電圧が充分に印加されず、透過率が下がり表示が暗くなる傾向にあり、一方、スリット１やリブ２間の距離を広くしすぎると、透過率は大きくなるが応答速度は遅くなる傾向にある。また、ファインスリット１ｂの奥行きＤ、第一領域７の幅Ｗ１、第二領域８の幅Ｗ２、ファインスリット１ｂ間の距離Ｌ、及び、ファインスリット１ｂの幅Ｓの大きさも応答速度及び透過率に影響する。具体的には、リブとスリットとの間の距離（Ｗ１、Ｗ２）が大きくなるにつれ、透過率は増大し、応答速度は低下する。また、ファインスリット占有率（Ｄ／Ｗ１）が大きくなるにつれ、透過率は下がり、応答速度は大きくなる。更に、ファインスリット間の距離Ｌとファインスリットの幅Ｓとの比（Ｓ／（Ｌ＋Ｓ））が大きくなるにつれ、透過率は下がり、応答速度は大きくなる。図２、３、４はこのような本実施形態の液晶表示パネルのそれぞれのパラメータと特性（応答速度、透過率）との関係をまとめたグラフである。図２は、ピッチＰ（Ｌ＋Ｓ）の値を一定値に固定したときの、ファインスリット間の距離Ｌとファインスリットの幅Ｓとの比（Ｓ／（Ｌ＋Ｓ））の大きさの違いによる応答速度と透過率との関係を示すグラフであり、図３はファインスリットの幅Ｓ及びピッチＰ（Ｌ＋Ｓ）の値を一定値に固定したときの、奥行きＤの違いによる応答速度と透過率との関係を示すグラフである。図２及び図３のグラフからわかるように透過率と応答速度とは、一方が上がれば他方が下がる関係にある。したがって、リブ２やスリット１を形成する際には、これらのバランスを適切に調整した値を採用する必要がある。なお、図４は第一領域の幅Ｗ１、ファインスリット間の距離Ｌとファインスリットの幅Ｓとの比（Ｓ／（Ｌ＋Ｓ））、奥行きＤをそれぞれ個別に設定したときの応答速度及び透過率を示すグラフである。ここで、応答速度は、液晶分子が電圧オフの配向状態から電圧オンの配向状態となるまでの速度を示す。このように、各パラメータの設定は重要であるが、本実施形態のように配向制御構造物間の距離が長い第一の領域７にファインスリット１ｂを設け、間隔の短い第二領域８にはファインスリットを設けないことで、応答速度と透過率とのバランス調整を容易に行うことができ、応答速度の低減を最小限に抑えつつ透過率を向上することができる。あるいは逆に、透過率の低減を最小限に抑えつつ応答速度を向上することができる。

なお、本実施形態では画素電極１３にスリット１を形成し、共通電極１６上にリブ２を設ける形態としたが、特に限定されず、両電極にスリットを設ける構成でもよく、ファインスリットをいずれかの電極のみ、又は、両方の電極に設けてもよい。またリブについても同様である。なお、リブの代わりに基板側に設けた凹構造を櫛型としてもよい。ただし、リブや凹構造の場合は、電極にファインスリットを形成する場合に比べてリブを形成する樹脂や層間絶縁膜のパターン解像精度の調整がより困難であるため、パターニングが難しい。

本実施形態の画素電極１３のファインスリット１ｂのパターンは単純な長方形であるが、図５（ａ）又は（ｂ）に示すような三角形や台形のパターンでもよい。この場合、液晶分子の配向方向がファインスリット１ｂの開いた側に傾く力が強くなり、電圧印加時にメインスリット１ａに対して垂直な方向に液晶分子が向きやすく、応答速度を速くすることができるのでより好ましい。ただし、このような櫛歯のパターンは、通常の液晶表示パネルの製造で用いられる露光装置の解像限界に近いため仕上がりがばらつく可能性があり、どのパターンを選択するかはプロセスの精度にしたがって選んだほうがよい。

次に、図６を用いて、上述のファインスリット（櫛歯構造）を実際の画素に適用した例を説明する。図６（ａ）は本実施形態の液晶表示パネルの画素の平面模式図である。図６（ｂ）は図６（ａ）に示す一点鎖線Ｃ−Ｄに沿った断面模式図である。また、図７は、本実施形態の液晶表示パネルの等価回路図である。本実施形態の液晶表示パネルはアクティブマトリクス型であり、図６（ａ）に示すように、アレイ基板側には、画素に対応する信号線（ソースバスライン）２１と走査線（ゲートバスライン）２２とが縦横の方向に配置され、各信号線２１のクロス部近くに、スイッチング素子であるＴＦＴ２３が配置されている。ＴＦＴ２３は半導体層、絶縁膜、ゲート電極、ソース電極、ドレイン電極等で構成され、ＴＦＴ２３のドレイン電極と画素電極１３とはコンタクトホール２４ａを介して電気的に接続されている。また、画素電極１３のスリット１として、画素電極１３のエッジに対し４５°の角度の方向にメインスリット１ａが、また、メインスリット１ａに対して垂直な方向にファインスリット１ｂが形成されている。なお、メインスリット１ａには電極接続部１ｃが形成されており、画素電極１３全体が電気的に接続されるような構成となっている。

次に、液晶の配向の向きを規定するいわゆる配向ドメイン（領域）について説明する。図６（ａ）の画素中に示した片矢印ａ１〜ａ４及びｂ１〜ｂ４は、その領域に位置する液晶分子の配向の向きを表しており、ａ１、ａ２、ａ３及びａ４、並びに、ｂ１、ｂ２、ｂ３及びｂ４のそれぞれはこの順に９０°ずつ異なる４つの方向を向いている。これにより、液晶分子の倒れる方向は基板の両面にそれぞれ取り付けられた図６（ａ）中の両矢印で示される偏光板の偏光軸に対して、４５°又は−４５°の方向を向いている。本実施形態の１つの画素は、４つの主領域（ａ１〜ａ４の配向方向を規定する領域）と、その周辺領域（ｂ１〜ｂ４の配向方向を規定する領域）とで構成されている。上下左右ともバランスよく広視野角にするためには、配向方向の同じ各ドメインの和ａ１＋ｂ１、ａ２＋ｂ２、ａ３＋ｂ３、及び、ａ４＋ｂ４の面積をできるだけ等しくなるように近づけることが好ましい。

４つのメインドメイン（ａ１〜ａ４）に位置する液晶分子は、周辺の４つのサブドメイン（ｂ１〜ｂ４）に位置する液晶分子よりも配向が安定している。したがって、メインドメインに位置する液晶分子が透過率及び応答特性により大きく関与する。なお、サブドメイン（ｂ１〜ｂ４）を設けることで、一画素全体としてより精密な配向制御が可能となる。本実施形態では、画素が４つのメインドメイン（ａ１〜ａ４）において、４つのサブドメイン（ｂ１〜ｂ４）よりもリブ２とスリット１との間の距離を広げ透過率を向上させ、かつ応答速度の低下をファインスリット１ｂで抑制している。また、４つのサブドメイン（ｂ１〜ｂ４）ではリブ２とスリット１との間の距離を広げることとせず、応答速度の低下を抑制しつつ、ファインスリットを設けないことで透過率を確保している。更に、従来のようなメインスリットの両側にファインスリットを設けた構成と比べ、電圧オフ状態でも液晶分子を傾かせることができるリブが有効画素領域に占める比率を少なくしているので、リブ近傍での光漏れが少なくなりコントラスト比が向上する。

本実施形態において、配向制御構造物の数は特に限定されず、したがって、メインドメインやサブドメインの数も特に限定されず、画素サイズに応じて適宜調整される。

アレイ基板３には、走査線２２と平行に保持容量配線（Ｃｓバスライン）２５及び保持容量上電極２６が設けられており、図６（ｂ）に示すように、これらが保持容量形成用絶縁膜２７（第一絶縁膜）を介して重畳して形成されることで保持容量Ｃｓ（Storage Capacitor）が形成される。このような保持容量上電極２６は、ＴＦＴ２３のソース電極やドレイン電極と同様の金属層で構成されている。また、保持容量上電極２６は、その上に設けられたパッシベーション膜（保護膜）２８（第二絶縁膜）の一部に設けられたコンタクトホール２４ｃによって画素電極１３と電気的に接続されている。なお、保持容量形成用絶縁膜２７及びパッシベーション膜２８はＳｉＮｘ等で構成されている。ファインスリット１ｂが形成された画素電極１３はパッシベーション膜２８を介して保持容量上電極２６の上層に形成されるため、ファインスリット１ｂの製造ばらつきが生じて保持容量配線２５と重畳する領域にファインスリット１ｂが形成されたとしても、保持容量Ｃｓへの影響は少なく、製造マージンが向上する。なお、図７に示すように、画素電極１３及び共通電極１６は、液晶層５を介して、画素容量Ｃｌｃを形成する。

なお、本実施形態の変形例として、保持容量上電極２６を画素電極１３と共用し、保持容量配線２５と画素電極１３との間で保持容量を形成することも可能であり、その場合は図８に示すように、ファインスリット１ｂを保持容量配線２５と重畳しないように形成することで、保持容量のばらつきを抑制することができる。

一方、カラーフィルタ基板４側には共通電極１６が設けられており、共通電極１６の上に誘電体からなる直線状のリブ２が形成されている。リブ２は画素エッジに対して４５°に配置され、メインスリット１ａと交互に平行に配置されている。また、画素エッジとリブ２とが交わる場所の鈍角側には、配向を安定させるための、同様に絶縁体からなる直線状の短い補助突起２ａが突起２から分岐して設けられている。

本実施形態のアレイ基板３及びカラーフィルタ基板４に設けられる配向膜１４は、いずれもポリイミド系の垂直配向膜である。また、液晶層５には誘電異方性が負のネマチック液晶６が封入されており、配向制御構造物近傍以外の領域では、電圧が無印加の状態で基板３、４に対しほぼ垂直に配向しており、画素電極１３と共通電極１６との間に一定以上の電圧（閾値電圧）を印加すると、液晶分子６は基板３、４に対し水平な方向に向かって傾く。セルギャップは２．５〜４．５μmであることが好ましく、より好ましくは３〜４μmである。更に、各基板３、４の両側には、図６（ａ）中の両矢印で示すように偏光軸がそれぞれ直交するような偏光板が配置されている。なお、必要に応じて基板と偏光板との間に位相差板を配置してもよい。

（実施形態２）
図９は実施形態２の液晶表示パネルの画素の平面模式図である。図９に示すように、実施形態２の液晶表示パネルで形成されるファインスリット１ｂの向きは、図６で示した実施形態１の液晶表示パネルで形成されるファインスリット１ｂの向きと反対方向になっている点で実施形態１と異なっているが、それ以外は実施形態１と同様である。本実施形態では４つのメインドメイン（ａ１〜ａ４）の間隔よりも４つのサブドメイン（ｂ１〜ｂ４）の間隔の方が広くなっているが、間隔の広い方にファインスリット１ｂを設けるという関係は変わっていない。このような形態であっても、配向制御構造物間の間隔が長い第一の領域にファインスリット１ｂを配置し、間隔が短い第二の領域にはファインスリットを配置していないので、応答速度の低減を最小限に抑えつつ透過率を向上することができる。あるいは逆に、透過率の低減を最小限に抑えつつ応答速度を向上することができる。

（実施形態３）
図１０は、実施形態３の液晶表示パネルの画素の平面模式図である。図１０に示すように、本実施形態の液晶表示パネルでは、画素電極１３の電極スリット１として、メインスリット１ａの片側にのみファインスリット１ｂが設けられたスリット、及び、メインスリット１ａの両側にファインスリット１ｄが設けられたスリットのいずれもが形成されている点で実施形態１と異なっているが、それ以外は実施形態１と同様である。なお、メインスリット１ａの両側にファインスリット１ｄが設けられたスリット１は、配向制御構造物間の間隔が広い側に、より長いファインスリット１ｄが設けられており、このようなファインスリット１ｂ、１ｄを設けることで、応答速度と透過率のバランスが効果的に調整されている。本実施形態は、例えば、配向制御構造物同士の間隔が、各配向制御構造物間で異なるような場合に好適に用いられる。なお、本実施形態においても、液晶分子の配向方向は４種類の方向に規定されるが、配向方向の同じ各ドメインの面積はできるだけ等しくなるように近づけることが好ましい。更に、本実施形態では画素電極１３にスリット１を形成し、共通電極１６上にリブ２を設ける形態としたが、特に限定されず、両電極にスリットを設ける構成でもよく、ファインスリットをどちらかの電極のみ、又は、両方の電極に設けてもよい。またリブについても同様である。また、配向制御構造物の数は特に限定されず、したがって、メインドメインやサブドメインの数も特に限定されず、画素サイズに応じて適宜調整される。

（実施形態４）
図１１は、実施形態４の液晶表示パネルの画素の平面模式図である。図１１に示すように、本実施形態の液晶表示パネルでは、実施形態１の画素よりも大きな画素を用いており、そのため、スリット１やリブ２等の配向制御構造物が実施形態１よりも多く設けられている点、及び、スリット１のいくつかはメインスリット１ａの両側にファインスリット１ｂが形成されている点で実施形態１とは異なっているが、それ以外は実施形態１と同様である。本実施形態においては、１２個のメインドメイン（ａ１〜ａ４）と４つのサブドメイン（ｂ１〜ｂ４）とが形成されており、かつ液晶分子を４種類の方向に配向させる形となっているが、メインドメイン（ａ１〜ａ４）側にファインスリット１ｂを設けるという関係は変わっていない。なお、実施形態１と同様、配向方向の同じ４種類の各ドメインの面積はできるだけ等しくなるように近づけることが好ましい。このような形態であっても、メインドメイン（ａ１〜ａ４）側にファインスリット１ｂを配置し、サブドメイン（ｂ１〜ｂ４）側にはファインスリット１ｂを配置していないので、応答速度の低減を最小限に抑えつつ透過率を向上することができる。あるいは逆に、透過率の低減を最小限に抑えつつ応答速度を向上することができる。本実施形態では画素電極１３にスリット１を形成し、共通電極１６上にリブ２を設ける形態としたが、特に限定されず、両電極にスリットを設ける構成でもよく、ファインスリットをどちらかの電極のみ、又は、両方の電極に設けてもよい。またリブについても同様である。また、配向制御構造物の数は特に限定されず、したがって、メインドメインやサブドメインの数も特に限定されず、画素サイズに応じて適宜調整される。

（実施形態５）
図１２は、実施形態５の液晶表示パネルの画素の平面模式図である。図１２に示すように、本実施形態の液晶表示パネルでは、実施形態１の画素よりも大きな画素を用いており、そのため、スリット１やリブ２等の配向制御構造物が実施形態１よりも多く設けられている点、スリット１のいくつかはメインスリット１ａの両側にファインスリット１ｂが形成されている点、及び、スリット１の他のいくつかはいずれの側においてもファインスリットが形成されていない点で実施形態１とは異なっているが、それ以外は実施形態１と同様である。本実施形態においては、８つのメインドメイン（ａ１〜ａ４）と８つのサブドメイン（ｂ１〜ｂ４）とが形成されており、かつ液晶分子を４種類の方向に配向させる形となっているが、メインドメイン（ａ１〜ａ４）側にファインスリット１ｂを設けるという関係は変わっていない。なお、実施形態１と同様、配向方向の同じ４種類の各ドメインの面積はできるだけ等しくなるように近づけることが好ましい。このような形態であっても、メインドメイン（ａ１〜ａ４）側にファインスリット１ｂを配置し、サブドメイン（ｂ１〜ｂ４）側にはファインスリット１ｂを配置していないので、応答速度の低減を最小限に抑えつつ透過率を向上することができる。あるいは逆に、透過率の低減を最小限に抑えつつ応答速度を向上することができる。なお、本実施形態では画素電極１３にスリット１を形成し、共通電極１６上にリブ２を設ける形態としたが、特に限定されず、両電極にスリットを設ける構成でもよく、ファインスリットをどちらかの電極のみ、又は、両方の電極に設けてもよい。またリブについても同様である。また、配向制御構造物の数は特に限定されず、したがって、メインドメインやサブドメインの数も特に限定されず、画素サイズに応じて適宜調整される。

（実施形態６）
図１３−１は実施形態６の液晶表示パネルの画素の平面模式図である。図１３−１に示すように、本実施形態では配向制御構造物としてスリットのみを用いており、すなわち、画素電極１３のみでなく共通電極１６においてもスリット１ｅが設けられている、すなわち、実施形態１の共通電極上に設けられたリブを、共通電極のスリットとした形態である点で実施形態１と異なっているが、それ以外は同様である。なお、実施形態１で補助突起として設けた部分については、代わりに補助スリット１ｆが設けられている。図１３−２は、図１３−１のスリットパターンを示す平面模式図であり、（ａ）は画素電極及び共通電極のスリットパターンを示し、（ｂ）は共通電極のスリットパターンのみを示す。図１３−２（ａ）及び図１３−２（ｂ）において、実線は画素電極側の形状を表し、破線は共通電極側のスリットを表す。このように、本実施形態においては共通電極１６にはファインスリットを設けず、画素電極１３上にのみメインスリット１ａ及びファインスリット１ｂからなるスリット１が形成された形態となっている。図１３−３は、図１３−１に記載の一点鎖線Ｅ−Ｆに沿った断面模式図である。図１３−３（ａ）は電圧オフの状態を示し、図１３−３（ｂ）は閾値以上の電圧が印加されている状態を示す。図１３−３（ａ）に示すように、電圧無印加時においては実施形態１と同様、液晶分子６はそれぞれ基板面に対して垂直に配向しているが、図１３−３（ｂ）に示すように、電圧印加時においては、電気力線の位置が実施形態１と異なっている。しかしながら、このような形態であっても液晶分子６を斜め方向に配向させる効果としては実施形態１と同様であり、本実施形態においても、配向制御構造物間の間隔が長い第一の領域（メインドメイン側）にファインスリット１ｂを配置し、かつ間隔が短い第二の領域（サブドメイン側）にはファインスリットを配置していないので、応答速度の低減を最小限に抑えつつ透過率を向上することができる。あるいは逆に、透過率の低減を最小限に抑えつつ応答速度を向上することができる。

図１３−４は、本実施形態の別例として、例えば、図１３−１に示した画素よりも大きな画素を用いるときに本実施形態を適用する場合のスリットパターンを示す平面模式図である。図１３−４（ａ）は、画素電極及び共通電極のスリットパターンを示し、図１３−４（ｂ）は共通電極のスリットパターンのみを示す。図１３−４（ａ）及び図１３−４（ｂ）において、実線は画素電極側の形状を表し、破線は共通電極側のスリットを表す。このように、本別例では、画素電極１３に形成されるスリット１として、サブドメイン（ｂ１〜ｂ４）側にはファインスリットを設けず、メインスリット１ａと、メインドメイン（ａ１〜ａ４）側にファインスリット１ｂとを形成した形態となっている。また、共通電極１６に形成されるスリット１ｅとしても、サブドメイン（ｂ１〜ｂ４）側にはファインスリットを設けず、メインスリット１ｇと、メインドメイン（ａ１〜ａ４）側にファインスリット１ｈとを設けた形態となっている。このような形態であっても、同様に、配向制御構造物間の間隔が長い第一の領域（メインドメイン側）にファインスリット１ｅ、１ｈを配置し、かつ間隔が短い第二の領域（サブドメイン側）にはファインスリットを配置していないので、応答速度の低減を最小限に抑えつつ透過率を向上することができる。あるいは逆に、透過率の低減を最小限に抑えつつ応答速度を向上することができる。

（実施形態７）
図１４−１及び図１４−２は、実施形態７の液晶表示パネルの画素の平面模式図である。本実施形態では１つの画素は２つの副画素３１、３２から構成されており、図１４−１及び図１４−２には、実施形態１〜６での画素の２画素分にあたる副画素、すなわち、４つの副画素が示されている。図１４−１で示す画素は、画素電極３１ａ、３２ａと保持容量配線２５ａ、２５ｂとで保持容量が形成されるため、保持容量配線２５ａ、２５ｂと重畳する領域にファインスリット１ｂは設けられていない。一方、図１４−２で示す画素には保持容量上電極２６ａ、２６ｂが形成されており、保持容量配線２５ａ、２５ｂと保持容量上電極２６ａ、２６ｂとで保持容量が形成されるため、ファインスリット１ｂの設計が制限されず、保持容量配線２５ａ、２５ｂと重畳する領域にファインスリット１ｂが設けられている。保持容量上電極２６ａ、２６ｂの形態については実施形態１と同様である。本実施形態において１画素は２つの副画素で形成されているが、特に限定されず、２つ以上であってもよい。本実施形態では、実施形態１と同様、画素に対応する信号線（ソースバスライン）２１と走査線（ゲートバスライン）２２とが縦横の方向に配置され、各信号線２１のクロス部近くに、スイッチング素子であるＴＦＴ２３ａ、２３ｂが１つの走査線２２に対して２つ配置されている。また、副画素電極３１ａ、３２ａのスリット１として、副画素電極３１ａ、３２ａのエッジに対し４５°の角度になるようにメインスリット１ａが、メインスリット１ａに対して垂直な方向にファインスリット１ｂが形成されている。更に、メインスリット１ａの一部にはスリットが形成されていない電極接続部１ｃが形成されており、１つの副画素電極３１ａ、３２ａ全体が電気的に接続されるような構成となっている。なお、ＴＦＴ２３ａ、２３ｂのそれぞれには、ドレイン電極と副画素電極３１ａ、３２ａとを電気的に接続するためのコンタクトホール２４ａ、２４ｂが形成されている。このようにＴＦＴ２３ａ、２３ｂを副画素３１、３２のそれぞれに配置して１つの画素を２つの副画素３１、３２で駆動することとした場合、ＴＦＴ不良や上下電極のリークによる画素欠陥が起こったとしても、駆動画素が通常の画素より小さいサイズの副画素単位となっているため欠陥を目立たなくすることができる。また、このとき各副画素３１、３２にかかる電圧を異ならせるいわゆるマルチ画素駆動にすることで、視野角による階調のズレを抑制することもできる。マルチ画素駆動では各副画素で配向方向の同じ４種類の各ドメインの面積が均等に近づくように配置する方が好ましい。こうすることで上下左右、及び、斜め方向（右上、右下、左上、左下）の視野方向の視野角特性を均等にすることができる。また、１画素を複数の副画素に分けると更に面積が小さくなるので、本発明を適用することがより効果的となる。このように副画素を形成することで、視野角、透過率、応答速度、コントラスト比等の表示特性をバランスよく調整することができ、より効率の良い画素構造とすることができる。

なお、本実施形態では副画素電極３１ａ、３２ａにスリット１を形成し、共通電極１６上にリブ２を設ける形態としたが、特に限定されず、両電極にスリットを設ける構成でもよく、ファインスリットをどちらかの電極のみ、又は、両方の電極に設けてもよい。またリブについても同様である。また、配向制御構造物の数は特に限定されず、したがって、メインドメインやサブドメインの数も特に限定されず、副画素サイズに応じて適宜調整される。

以下に、副画素を形成した場合の駆動方法の一例としてＣｓマルチ画素駆動法を説明する。本実施形態の液晶表示パネルの画素は、このＣｓマルチ画素駆動法を実現できる画素の一例であり、図１５はその等価回路を示す。（ａ）は図１４−１に対応する等価回路図であり、（ｂ）は図１４−２に対応する等価回路図である。Ｃｓマルチ画素駆動法は、対象となる画素のＴＦＴがオンになって選択されその後ＴＦＴがオフになった後の非選択期間中に保持容量配線に印加される電圧を変動させ、各副画素電極の電位を変動させることで、マルチ画素駆動を実現する。なお、副画素電位の変動の大きさは、副画素の保持容量の大きさにも依存する。したがって、副画素の保持容量の大きさはばらつかないほうが好ましく、そのため、図１４−１のような形態の場合、ファインスリット１ｂは保持容量配線２５ａに重畳しないことが好ましい。このとき各副画素電極３１ａ、３２ａに印加される実効電圧（Ｖｓｐ１：第一副画素、Ｖｓｐ２：第二副画素）は、
Ｖｓｐ１＝Ｖｓ−Ｖｄ１＋Ｋ×Ｖａｄ−Ｖｃｏｍ （１）
Ｖｓｐ２＝Ｖｓ−Ｖｄ２−Ｋ×Ｖａｄ−Ｖｃｏｍ （２）
となる。ここで、ＫはＣｓ／（Ｃｌｃ＋Ｃｓ）で表される値であり、Ｃｓは各保持容量（Ｃｓ１、Ｃｓ２）の容量値であり、Ｃｌｃは各副画素容量（Ｃｌｃ１、Ｃｌｃ２）の容量値である。また、Ｖｄは各副画素電極における引き込み電圧（Ｖｄ１、Ｖｄ２）であり、Ｖｓはソース電圧であり、Ｖａｄは保持容量配線に印加される信号の振幅電圧であり、Ｖｃｏｍは共通電極に印加される電圧である。ファインスリット１ｂを含むスリット１の幅がパネル面内でばらついた場合、Ｃｓが変動し、各副画素３１、３２に印加される実効電圧（Ｖｓｐ１、Ｖｓｐ２）が変動し、輝度ムラといった表示品位の劣化を生じることになるが、ファインスリット１ｂを含むスリット１を保持容量配線２５ａに重畳しないように形成することで、このような変動を抑制することが可能となる。

一方、ファインスリット１ｂを含むスリット１を保持容量配線２５ａ、２５ｂに重畳するように設計する必要がある場合は、図１４−２に示すように、保持容量配線２５ａ、２５ｂと重畳する領域にソース電極、ドレイン電極と同様の金属層等で形成された保持容量上電極２６ａ、２６ｂを形成することが好ましい。この保持容量上電極２６ａ、２６ｂは、上述の図６（ｂ）に示した構成と同様、保持容量形成用絶縁膜２７を介して保持容量配線２５ａ、２５ｂ上に設けられ、更にパッシベーション膜２８を介して設けられた副画素電極３１ａ、３２ａと、コンタクトホールを介して電気的に接続されている。なお、ＴＦＴ２３ａ、２３ｂのドレイン引き出し配線と保持容量上電極２６ａ、２６ｂとを直接つないでもよい。こうすることで、保持容量は保持容量形成用絶縁膜２７を挟んで保持容量配線２５ａ、２５ｂと保持容量上電極２６ａ、２６ｂとで形成されるため、Ｋ値が画素毎でばらつくことにより輝度ムラが生じるといった表示品位の劣化を抑制することができる。なお、保持容量上電極は、ドレイン電極に接続されるドレイン引き出し配線によって形成してもよいが、ドレイン引き出し配線の配置により開口率低下が生じる場合、ドレイン引き出し配線は形成するとこととせず、その代わりにドレイン電極上と保持容量上電極２６上とにコンタクトホールを形成し、ドレイン電極と保持容量上電極２６ａ、２６ｂとを副画素電極３１ａ、３２ａにより電気的に接続させてもよい。

次に、Ｃｓマルチ画素駆動法について詳述する。図１５に示すように、第一副画素電極３１ａは第一ＴＦＴ２３ａを介して信号線２１に接続されており、第二副画素電極３２ａは第二ＴＦＴ２３ｂを介して信号線２１に接続されている。また、第一ＴＦＴ２３ａ及び第二ＴＦＴ２３ｂのゲート電極は同一の走査線２２に接続されている。第一保持容量上電極２６ａ又は第一副画素電極３１ａと、第一保持容量配線２５ａとの間には第一保持容量（Storage Capacitor）Ｃｓ１が形成され、第二保持容量上電極２６ｂ又は第二副画素電極３２ａと、第二保持容量配線２５ｂとの間には第二保持容量Ｃｓ２が形成される。そして、第一保持容量配線２５ａ及び第二保持容量配線２５ｂには、互いに異なる保持容量信号（保持容量対向電圧）が供給される。

また、図１５に示すように、第一副画素電極３１ａ、共通電極１６及び両電極間の液晶層５によって第一副画素容量Ｃｌｃ１が構成され、第二副画素電極３２ａ、共通電極１６及び両電極間の液晶層５によって第二副画素容量Ｃｌｃ２が構成される。

以下に、本実施形態の液晶表示装置の駆動方法を図１６に基づいて説明する。図１６は、本実施形態の液晶表示装置の構成及びその表示部を示すブロック図である。本実施形態の液晶表示装置は信号線２１の駆動回路であるソースドライバ３００と、走査線２２の駆動回路であるゲートドライバ４００と、Ｃｓ（保持容量配線）用コントロール回路５００と、アクティブマトリクス型の表示部１００と、ソースドライバ３００、ゲートドライバ４００及びＣｓ用コントロール回路５００を制御するための表示制御回路２００とを備えている。

表示部１００は、複数本（２ｍ本（ｍは１以上の整数））の走査線２２であるゲートラインＧ１〜Ｇ２ｍと、複数本（２ｍ＋１本）の第一保持容量配線２５ａ及び第二保持容量配線２５ｂである保持容量ラインＣｓ１〜Ｃｓ２ｍ＋１と、それらゲートラインＧ１〜Ｇ２ｍ及び保持容量ラインＣｓ１〜Ｃｓ２ｍ＋１と交差する複数本（ｎ本）の信号線２１であるソースラインＳ１〜Ｓｎと、それらゲートラインＧ１〜Ｇ２ｍとソースラインＳ１〜Ｓｎとの交差点にそれぞれ対応して設けられた複数個（２ｍ×ｎ個）の画素１０１と、１画素の半分を単位とする副画素（２×２ｍ×ｎ個）１０２とを含んでいる。これら画素１０１、副画素１０２は、マトリクス状に配置されて表示部１００にあたる画素アレイを構成する。

各画素形成部は、対応する交差点を通過するゲートライン２２にゲート端子が接続されるとともに、これらの交差点を通過するソースライン２１にソース端子が接続されたスイッチング素子であるＴＦＴ２３（第一ＴＦＴ２３ａ、第二ＴＦＴ２３ｂ）と、そのＴＦＴ２３ａ、２３ｂのドレイン端子に接続され、かつ画素１０１及び副画素１０２の形状にあわせて形成された副画素電極（第一副画素電極３１ａ、第二副画素電極３２ａ）と、これら副画素電極３１ａ、３２ａに対向して共通に設けられた共通電極１６と、これら副画素電極３１ａ、３２ａと共通電極１６との間に挟持された液晶層５とからなる。

各画素形成部における第一副画素電極３１ａ及び第二副画素電極３２ａには、ソースドライバ３００及びゲートドライバ４００により表示すべき画像に応じた電位が与えられ、共通電極１６には、電源回路（図示せず）から所定電位Ｖｃｏｍ（共通電位）が与えられる。これにより、第一副画素電極３１ａ及び第二副画素電極３２ａと共通電極１６との間の電位差に応じた電圧が液晶層５に印加され、この電圧印加によって液晶層５に対する光の透過量が制御されることによって、画像表示が行われる。また、液晶層５への電圧印加によって光の透過量を制御するためには偏光板が使用され、本基本構成における液晶表示装置では、ノーマリーブラックとなるように偏光板が配置されている。

表示制御回路２００は、外部の信号源から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、そのデジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹ及び垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取り、それらのデジタルビデオ信号Ｄｖ、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ及び制御信号Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部１００に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、表示すべき画像を表すデジタル画像信号ＤＡ（デジタルビデオ信号Ｄｖに相当する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとを生成して出力する。

より詳しくは、デジタルビデオ信号Ｄｖを、内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路２００から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけ高いレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹ及び制御信号Ｄｃに基づきゲートドライバ出力制御信号ＧＯＥを生成する。

このようにして、表示制御回路２００において生成された信号のうち、デジタル画像信号ＤＡと、データスタートパルス信号ＳＳＰ及びデータクロック信号ＳＣＫとは、ソースドライバ３００に入力され、ゲートスタートパルス信号ＧＳＰ及びゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバ４００に入力される。

ソースドライバ３００は、デジタル画像信号ＤＡと、データスタートパルス信号ＳＳＰ及びデータクロック信号ＳＣＫとに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号Ｓ１〜Ｓｎを１水平走査期間毎に順次生成し、これらのデータ信号Ｓ１〜Ｓｎを各ソースラインに印加する。

更に、保持容量ラインＣｓ１〜Ｃｓ２ｍ＋１を駆動するＣｓ用コントロール回路には、ゲートクロック信号ＧＣＫが入力され、ゲートスタートパルス信号ＧＳＰが入力される。Ｃｓ用コントロール回路により、保持容量信号波形の位相や幅が制御される。

次に、この保持容量信号を用いた駆動方法の一例について、図１７に示す液晶表示装置の１画素単位の等価回路と各信号の電圧波形（タイミング）に基づいて説明する。図１７（ａ）はｎフレーム目の駆動波形を示すものであり、図１７（ｂ）はｎ＋１フレーム目の駆動波形を示すものである。なお、図１７（ｂ）に示す駆動波形は図１７（ａ）に示す駆動波形に対して極性が反転したものとなっている。

図１７（ａ）及び（ｂ）に示した電圧波形によれば、第一副画素３１が明画素となり、第二副画素３２が暗画素となる。Ｖｇはゲート電圧を示し、Ｖｓはソース電圧を示し、ＶＣｓ１及びＶＣｓ２は第一副画素３１及び第二副画素３２のそれぞれの保持容量配線Ｃｓ１及びＣｓ２に印加される電圧を示し、Ｖｌｃ１及びＶｌｃ２はそれぞれ第一副画素３１及び第二副画素３２の副画素電極３１ａ、３２ａに印加される電圧を示す。

本実施形態では、図１７（ａ）に示すように、ｎフレーム目にソース電圧の中央値Ｖｓｃに対して、プラス極性としてソース電圧に＋Ｖｓを与え、図１７（ｂ）に示すように、次のｎ＋１フレーム目にマイナス極性としてソース電圧に−Ｖｓを与え、かつフレーム毎にドット反転を行っている。第一保持容量配線２５ａ及び第二保持容量配線２５ｂには、第一保持容量電圧ＶＣｓ１及び第二保持容量電圧ＶＣｓ２を振幅電圧Ｖａｄで振幅させ、第一保持容量配線２５ａの位相と第二保持容量配線２５ｂの位相とを１８０°ずらした信号を入力する。

図１７（ａ）を参照して、ｎフレーム目のときの各信号の電圧の経時変化を説明する。

時刻Ｔ１のとき、ゲート電圧ＶｇはＶｇＬからＶｇＨに変化し、両副画素３１、３２の第一ＴＦＴ２３ａ及び第二ＴＦＴ２３ｂがオン状態となり、第一副画素容量Ｃｌｃ１、第二副画素容量Ｃｌｃ２、第一保持容量Ｃｓ１及び第二保持容量Ｃｓ２に、それぞれＶｓの電圧が印加される。

時刻Ｔ２のとき、ゲート電圧ＶｇはＶｇＨからＶｇＬに変化し、第一副画素３１及び第二副画素３２の第一ＴＦＴ２３ａ及び第二ＴＦＴ２３ｂがオフ状態となり、第一副画素容量Ｃｌｃ１、第二副画素容量Ｃｌｃ２、第一保持容量Ｃｓ１及び第二保持容量Ｃｓ２がデータ信号線（ソースライン）２２と電気的に絶縁される。なお、この直後に寄生容量等の影響による引き込み現象のために、第一副画素電極３１ａ及び第二副画素電極３２ａのそれぞれにはＶｄ１及びＶｄ２の引き込み電圧が発生し、各第一副画素３１及び第二副画素３２の第一副画素電圧Ｖｌｃ１及び第二副画素電圧Ｖｌｃ２は、
Ｖｌｃ１＝Ｖｓ−Ｖｄ１ （３）
Ｖｌｃ２＝Ｖｓ−Ｖｄ２ （４）
となる。
また、このとき、第一保持容量電圧ＶＣｓ１及び第二保持容量電圧ＶＣｓ２は、
ＶＣｓ１＝Ｖｃｏｍ−Ｖａｄ （５）
ＶＣｓ２＝Ｖｃｏｍ＋Ｖａｄ （６）
である。

第一引き込み電圧Ｖｄ１及び第二引き込み電圧Ｖｄ２は、下記の式で表される。
Ｖｄ１＝Ｖｄ２＝（ＶｇＨ−ＶｇＬ）×Ｃｇｄ／（Ｃｌｃ（Ｖ）＋Ｃｇｄ＋Ｃｓ） （７）
ここで、ＶｇＨ及びＶｇＬは、それぞれ第一ＴＦＴ２３ａ及び第二ＴＦＴ２３ｂのゲートオン時の電圧及びゲートオフ時の電圧を、Ｃｇｄは、第一ＴＦＴ２３ａ及び第二ＴＦＴ２３ｂのゲートとドレインとの間に生じる寄生容量を、Ｃｌｃ（Ｖ）は液晶容量の静電容量（容量値）を、Ｃｓは保持容量の静電容量（容量値）をそれぞれ示す。

時刻Ｔ３のとき、第一保持容量配線２５ａの第一保持容量電圧ＶＣｓ１はＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化し、第二保持容量配線２５ｂの第二保持容量電圧ＶＣｓ２はＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化する。このとき各第一副画素３１及び第二副画素３２の第一副画素電圧Ｖｌｃ１及び第二副画素電圧Ｖｌｃ２は、
Ｖｌｃ１＝Ｖｓ−Ｖｄ１＋２×Ｋ×Ｖａｄ （８）
Ｖｌｃ２＝Ｖｓ−Ｖｄ２−２×Ｋ×Ｖａｄ （９）
となる。なお、ＫはＣｓ／（Ｃｌｃ（Ｖ）＋Ｃｓ）で表される値である。

時刻Ｔ４のとき、第一保持容量電圧ＶＣｓ１はＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化し、第二保持容量電圧ＶＣｓ２はＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化する。このとき第一副画素電圧Ｖｌｃ１及び第二副画素電圧Ｖｌｃ２は、
Ｖｌｃ１＝Ｖｓ−Ｖｄ１ （１０）
Ｖｌｃ２＝Ｖｓ−Ｖｄ２ （１１）
となる。

時刻Ｔ５のとき、第一保持容量電圧ＶＣｓ１はＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化し、第二保持容量電圧ＶＣｓ２はＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化する。このとき第一副画素電圧Ｖｌｃ１及び第二副画素電圧Ｖｌｃ２は、
Ｖｌｃ１＝Ｖｓ−Ｖｄ１＋２×Ｋ×Ｖａｄ （１２）
Ｖｌｃ２＝Ｖｓ−Ｖｄ２−２×Ｋ×Ｖａｄ （１３）
となる。

そしてその後は、次にＶｇ＝ＶｇＨとなる書き込みが行われるまで、水平期間（１Ｈ）の整数倍毎に、第一保持容量電圧ＶＣｓ１、第二保持容量電圧ＶＣｓ２、第一副画素電圧Ｖｌｃ１及び第二副画素電圧Ｖｌｃ２は、時刻Ｔ４と時刻Ｔ５との動作を交互に繰り返す。したがって、第一副画素電圧Ｖｌｃ１及び第二副画素電圧Ｖｌｃ２の実効値は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄ１＋Ｋ×Ｖａｄ （１４）
Ｖｌｃ２＝Ｖｓｐ−Ｖｄ２−Ｋ×Ｖａｄ （１５）
となる。
また、ｎフレーム目において、各副画素電極３１ａ、３２ａの液晶層に印加される実効電圧（Ｖｓｐ１、Ｖｓｐ２）は、
Ｖｓｐ１＝Ｖｓｐ−Ｖｄ１＋Ｋ×Ｖａｄ−Ｖｃｏｍ （１６）
Ｖｓｐ２＝Ｖｓｐ−Ｖｄ２−Ｋ×Ｖａｄ−Ｖｃｏｍ （１７）
となるため、第一副画素３１が明画素となり、第二副画素３２が暗画素となる。

以上のようにして、マルチ画素駆動は行われる。すなわち、本実施形態はいわゆるドット反転駆動であり、例えば、図１４−１及び図１４−２の列方向上方に位置する第一画素（２つの副画素により構成）３３は、プラス極性がデータ信号線２１から印加された後、副画素電極３１aの電位はＣｓ配線２５aからの信号による突き上げ効果で実効電位が上昇し明画素となり、一方、副画素電極３２aはＣｓ配線２５ｂからの信号による突き下げ効果で実効電位が降下し暗画素となる。そして、列方向下方に位置する第二画素（２つの副画素により構成）３４には、上方に位置する第一画素３３にデータ信号が印加された１水平期間後（１Ｈ後）、ドット反転駆動による極性反転のためマイナス極性の電位がデータ信号線から印加される。下方に位置する第二画素３４を構成する副画素電極３１aの電位はＣｓ配線２５ｂからの信号による突き下げ効果で実効電位が降下し明画素となり、一方、副画素電極３２aはＣｓ配線２５aからの信号による突き上げ効果で実効電位が上昇し暗画素となる。このように、本実施形態によれば、１つの画素内に、第一副画素容量Ｃｌｃ１による明画素と、第二副画素容量Ｃｌｃ２による暗画素とを列方向に交互に形成することができる。

なお、ここではデータ信号線２１と、第一副画素電極３１ａ及び第二副画素電極３２ａとの寄生容量等は省略して説明した。また、ここでは簡易的に第一保持容量電圧ＶＣｓ１の位相と第二保持容量電圧ＶＣｓ２の位相とを１８０°ずらしているが、１画素を形成する副画素が明画素と暗画素となればよいので、必ずしも位相のずれが１８０°でなくても構わない。また、第一保持容量電圧ＶＣｓ１及び第二保持容量電圧ＶＣｓ２のパルス幅をＶｓと同等としたが、特に限定されず、例えば、大型で高精細の液晶表示装置を駆動する場合の、保持容量信号遅延による保持容量の充電不足を考慮してパルス幅を変更してもよい。

これらは、ゲートスタートパルス信号ＧＳＰやゲートクロック信号ＧＣＫが入力されるＣｓ用コントロール回路５００により制御可能である。

ＶＣｓ１及びＶＣｓ２は、図１８に示すように、それぞれＴ３及びＴ４で高いレベル（Ｈレベル）の状態になったまま、又は、低いレベル（Ｌレベル）の状態になったままの波形とすることもできる。すなわち、まず、各トランジスタがオフされた後にＶＣｓ１及びＶＣｓ２のいずれか一方を電位が突き上げられた状態とし、かつ他方を電位が突き下げられた状態とし、更に、そのフレームでは、電位が突き上げられたまま、又は、電位が突き下げたままの状態で維持されるように電位制御する。なお、ここではＴ３とＴ４は時間的に１水平走査期間（１Ｈ）ずれている。

ここで、ｎフレーム目における各電圧波形の経時変化を説明する。まず、時刻Ｔ０で、
ＶＣｓ１＝Ｖｃｏｍ−Ｖａｄ （１８）
ＶＣｓ２＝Ｖｃｏｍ＋Ｖａｄ （１９）
とする。なお、Ｖｃｏｍは共通電極の電圧である。

時刻Ｔ１のとき、ＶｇはＶｇＬからＶｇＨに変化し、各ＴＦＴ２３ａ、２３ｂがともにオン状態となる。この結果、Ｖｌｃ１及びＶｌｃ２がＶｓに上昇し、保持容量Ｃｓ１、Ｃｓ２及び副画素容量Ｃｌｃ１、Ｃｌｃ２がそれぞれ充電される。

時刻Ｔ２のとき、ＶｇはＶｇＨからＶｇＬに変化し、各ＴＦＴ２３ａ、２３ｂがオフ状態となって、保持容量Ｃｓ１、Ｃｓ２及び副画素容量Ｃｌｃ１、Ｃｌｃ２が信号線２１から電気的に絶縁される。なお、この直後に寄生容量等の影響によって引き込み現象が発生し、第一副画素電圧Ｖｌｃ１及び第二副画素電圧Ｖｌｃ２は、
Ｖｌｃ１＝Ｖｓ−Ｖｄ１ （２０）
Ｖｌｃ２＝Ｖｓ−Ｖｄ２ （２１）
となる。

時刻Ｔ３のとき、ＶＣｓ１はＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化する。時刻Ｔ４（Ｔ３の１水平走査期間後）では、ＶＣｓ２はＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化する。この結果、第一副画素電圧Ｖｌｃ１及び第二副画素電圧Ｖｌｃ２は、
Ｖｌｃ１＝Ｖｓ−Ｖｄ１＋２×Ｋ×Ｖａｄ （２２）
Ｖｌｃ２＝Ｖｓ−Ｖｄ２−２×Ｋ×Ｖａｄ （２３）
となる。ここで、Ｋ＝Ｃｓ／（Ｃｌｃ＋Ｃｓ）であり、Ｃｓは各保持容量（Ｃｓ１、Ｃｓ２）の容量値、Ｃｌｃは各副画素容量（Ｃｌｃ１、Ｃｌｃ２）の容量値である。

以上から、ｎフレーム目において各副画素の液晶層にかかる実効電圧（Ｖｓｐ１：第一副画素、Ｖｓｐ２：第二副画素）は、
Ｖｓｐ１＝Ｖｓ−Ｖｄ１＋２×Ｋ×Ｖａｄ−Ｖｃｏｍ （２４）
Ｖｓｐ２＝Ｖｓ−Ｖｄ２−２×Ｋ×Ｖａｄ−Ｖｃｏｍ （２５）
となる。こうすることで、ＶＣｓ１及びＶＣｓ２波形のなまりがドレイン実効電位Ｖｄｒ（Ｖｄｒ１、Ｖｄｒ２）に与える影響が小さくなり、輝度ムラが低減される。

以上、本実施形態において本発明のマルチ画素駆動法の一例を示したが、副画素の配置パターンやマルチ画素駆動法のための具体的手段としては本法に特に限定されるものではない。

（実施形態８）
以下に、実施形態１〜７の液晶表示パネル、その液晶表示パネルを備えた液晶表示素子、及び、その液晶表示素子を備えた液晶表示装置の製造方法について説明する。

まず、アクティブマトリクス基板の製造方法について説明する。ガラス等からなる透明基板上に、走査線（ゲート配線、ゲートバスライン）と保持容量配線とを形成するためにスパッタリングにより、Ｔｉ（チタン）／Ａｌ（アルミニウム）／Ｔｉの積層膜等からなる金属膜を成膜し、フォトリソグラフィー法によりレジストパターンを形成、更に、塩素系ガス等のエッチングガスを用いてドライエッチングし、レジストを剥離する。これにより、透明基板上に、走査線と保持容量配線とが同時に形成される。

その後、窒化シリコン（ＳｉＮｘ）等からなるゲート絶縁膜、アモルファスシリコン等からなる活性半導体層、リン等をドープしたアモルファスシリコン等からなる低抵抗半導体層をＣＶＤ（Chemical Vapor Deposition）にて成膜する。そして、信号線（ソース配線、ソースバスライン）、ソース電極、ドレイン電極、ドレイン引き出し配線、及び、保持容量上電極を形成するためにスパッタリングによりＡｌ／Ｔｉの積層膜等からなる金属膜を成膜し、フォトリソグラフィー法によりレジストパターンを形成、更に、塩素系ガス等のエッチングガスを用いてドライエッチングし、レジストを剥離する。これにより、信号線、ソース電極、ドレイン電極、ドレイン引き出し配線、及び、保持容量上電極が同時に形成され、また、ＴＦＴ素子が形成される。

なお、保持容量上電極は、保持容量配線上の約０．４μｍのゲート絶縁膜と、画素電極下の約０．３μｍの層間絶縁膜との間に形成されることとなる。

次に、窒化シリコン（ＳｉＮｘ）等からなる層間絶縁膜をＣＶＤにて成膜し、フォトリソグラフィー法によりレジストパターンを形成、更に、フッ素系ガス等のエッチングガスを用いてドライエッチングし、レジストを剥離することで、ドレイン引き出し配線と画素電極とを電気的に接続するためのコンタクトホールと、保持容量上電極と画素電極とを電気的に接続するためのコンタクトホールとを形成する。

次に、画素電極と垂直配向膜とを、この順に構成されるようにして形成する。なお、本実施形態で形成される液晶表示装置は、上述したようにＭＶＡモードであり、ＩＴＯ等からなる画素電極に電極スリットパターンが設けられている。この構造は、まずスパッタリングによりＩＴＯからなる金属膜を成膜し、フォトリソグラフィー法によりレジストパターンを形成、更に、塩化第二鉄等のエッチング液によりエッチングすることで得ることができる。以上により、アクティブマトリクス基板が得られる。

続いて、カラーフィルタ基板の製造方法について説明する。本実施形態で製造されるカラーフィルタ基板は、透明基板上に、３原色（赤、緑、青）からなる着色層、ブラックマトリクス（ＢＭ）である遮光層、共通電極、垂直配向膜、及び、配向制御用の突起を有する。

まず、ガラス等からなる透明基板上に、スピンコートによりカーボンの微粒子を分散したネガ型のアクリル系感光性樹脂液を塗布した後、乾燥を行い、黒色感光性樹脂層を形成する。続いて、フォトマスクを介して黒色感光性樹脂層を露光し、現像を行って、ブラックマトリクス（ＢＭ）を形成する。このときＢＭは、各着色層（例えば、第一着色層が赤色層、第二着色層が緑色層、第三着色層が青色層）を形成するための開口部が透明基板上に設けられるように、かつ、その開口部が各画素電極に対応するようにパターニングする。

次に、スピンコートにより顔料を分散したネガ型のアクリル系感光性樹脂液を塗布し、乾燥を行い、更に、フォトマスクを用いて露光及び現像を行い、第一着色層（赤色層）を形成する。その後、第二着色層（緑色層）及び第三着色層（青色層）についても同様に形成する。続いて、ＩＴＯ等の透明電極からなる共通電極をスパッタリングにより形成し、その後、スピンコートによりポジ型のフェノールノボラック系感光性樹脂液を塗布した後、乾燥を行い、フォトマスクを用いて露光及び現像を行い配向制御用の突起としてのリブ及び補助リブ（補助突起）を形成する。そして、スピンコートによりネガ型のアクリル系感光性樹脂液を塗布した後、乾燥を行い、フォトマスクを用いて露光及び現像を行い、ＢＭ上に柱状スペーサを形成する。以上により、カラーフィルタ基板が形成される。なお、本実施形態では樹脂からなるＢＭの場合を示したが、金属からなるＢＭであってもよい。また、３原色の着色層は、赤、緑及び青の三色に限定されず、シアン、マゼンタ、イエロー等の着色層があってもよく、またホワイト層が含まれていてもよい。本実施形態では、ＢＭの膜厚を１．０μｍとし、各着色層の膜厚を２．０μｍとし、突起の膜厚を１．２μｍとした。

続いて、このように製造されたカラーフィルタ基板とアクティブマトリクス基板とを用いて液晶表示パネルを製造する方法について説明する。

まず、アクティブマトリクス基板及びカラーフィルタ基板の液晶と接する側の面に、印刷法により垂直配向膜を形成する。具体的には基板洗浄、配向膜塗布を行った後に配向膜焼成を行う。このようにしてできた垂直配向膜は、液晶の配向方向を基板に対して垂直方向に規定する。

次に、アクティブマトリクス基板とカラーフィルタ基板との間に液晶を封入する方法について説明する。液晶の封入方法については、例えば、熱硬化型シール樹脂を基板周辺に一部液晶注入のための注入口を設け、真空で注入口を液晶に浸し、大気開放することによって液晶を注入し、その後ＵＶ硬化樹脂等で注入口を封止する、真空注入法が挙げられる。しかしながら、垂直配向型の液晶パネルでは、水平配向型の液晶パネルに比べ注入時間が非常に長くなる欠点があるため、ここではより好適な液晶滴下貼り合せ法による説明を行う。

この方法では、まずアクティブマトリクス基板側の周囲にファイバーガラスなどのスペーサを含有したＵＶ硬化型シール樹脂を塗布し、カラーフィルタ基板側に滴下法によって液晶の滴下を行う。液晶滴下法により最適な液晶量をシールの内側部分に規則的に滴下することができる。この滴下量は、セルギャップ値とセル内に液晶が充填されるべき容積値により決定される。続いて、上述のようにシール描画及び液晶滴下を行ったカラーフィルタ基板とアクティブマトリクス基板とを貼り合わせるため、貼り合わせ装置内の雰囲気を１Ｐａまで減圧を行い、この減圧下において基板の貼り合わせを行う。このように雰囲気を大気圧にすることでシール部分が押しつぶされる。

次に、ＵＶ硬化装置にてＵＶ照射を行い、シール樹脂の仮硬化を行う。そして、シール樹脂の最終硬化を行う為にベークを行う。この時点でシール樹脂の内側に液晶が行き渡り液晶がセル内に充填された状態に至る。以上により、液晶表示パネルが完成する。

パネルを洗浄後、図１９に示すように、液晶表示パネル７００の両側に偏光板４１、４２を貼り付ける。偏光板４１及び４２中の両矢印は、各偏光板の偏光軸の軸方向を示し、白抜きの矢印４３は、光源からの入射光を示す。偏光板４１及び４２の偏光軸は互いに直交している。なお、偏光板には必要に応じて、光学補償シート（位相差板）等を積層させてもよい。

次に、ソースドライバ３００及びゲートドライバ４００を接続する。ここでは、ドライバをＴＣＰ（Tape Career Package）方式で接続する方法について説明する。図２０に示すように、まず液晶表示パネル７００のソース端子部３０１及びゲート端子部４０１のそれぞれにＡＣＦ（Anisotoropic Conductive Film）を仮圧着し、その後、ドライバが載せられたソースＴＣＰ３０２及びゲートＴＣＰ４０２をキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着する。続いて、ドライバＴＣＰ３０２、４０２を連結するためのプリント配線基板（ＰＷＢ；Printed Wiring Board）６００とＴＣＰ３０２、４０２の入力端子とをＡＣＦで接続する。このようにして、液晶表示素子８４が得られる。

そして、液晶表示素子８４のドライバに表示制御回路を接続し、バックライト光源等の照明装置と一体化することで、液晶表示装置が得られる。

次に、このようにして得られた液晶表示装置をテレビジョン受像装置に使用する例について説明する。図２１は、テレビジョン受信機用の表示装置８００の構成を示すブロック図である。この表示装置８００は、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、液晶表示素子８４と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。

このような構成の表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、更に、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。

液晶表示素子８４には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路８８では、カラー表示の３原色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれの階調電圧が生成され、それらの階調電圧も液晶表示素子８４に供給される。液晶表示素子８４では、これらのＲＧＢ信号、タイミング信号および階調電圧に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号、走査信号等）が生成され、それらの駆動用信号に基づき内部の表示部にカラー画像が表示される。なお、この液晶表示素子８４によって画像を表示するには、液晶表示素子８４の後方から光を照射する必要があり、この表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネル８４の裏面に光が照射される。

これらの処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この表示装置８００では、様々な映像信号に基づいた画像表示が可能である。

このような構成の表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図２２に示すように、表示装置８００にチューナ部９０が接続される。このチューナ部９０は、アンテナで受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が当該表示装置８００によって表示される。

図２３は、表示装置８００をテレビジョン受信機とするときの機械的構成の一例を示す分解斜視図である。図２３に示した例では、テレビジョン受信機は、その構成要素として表示装置８００の他に第一筐体８０１及び第二筐体８０６を有しており、表示装置８００を第一筐体８０１と第二筐体８０６とで包み込むようにして挟持した構成となっている。第一筐体８０１には、表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第二筐体８０６は、表示装置８００の背面側を覆うものであり、表示装置８００を操作するための操作用回路８０５が設けられるとともに、下方に支持用部材８０８が取り付けられている。

なお、本願は、２００６年１２月２５日に出願された日本国特許出願２００６−３４８１２４号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。

また、本願明細書における「以上」は、当該数値（境界値）を含む。

実施形態１の液晶表示パネルが有する配向制御構造物の模式図である。（ａ）は配向制御構造物部分の拡大平面模式図であり、（ｂ）は（ａ）に示す一点鎖線Ａ−Ｂに沿った断面模式図である。 ピッチＰ（Ｌ＋Ｓ）の値を一定値に固定したときの、ファインスリット間の距離Ｌとファインスリットの幅Ｓとの比（Ｓ／（Ｌ＋Ｓ））の大きさの違いによる応答速度と透過率との関係を示すグラフである。 スリットＳ及びピッチＰ（Ｌ＋Ｓ）の値を一定値に固定したときの、奥行きＤの違いによる応答速度と透過率との関係を示すグラフである。 第一領域の幅Ｗ１、ファインスリット間の距離Ｌとファインスリットの幅Ｓとの比（Ｓ／（Ｌ＋Ｓ））、奥行きＤをそれぞれ個別に設定したときの応答速度及び透過率を示すグラフである。 画素電極のスリット部分のファインスリットのパターンの他の形態であり、（ａ）は三角形、（ｂ）は台形を示す。 実施形態１の液晶表示パネルが有する画素の模式図である。（ａ）は１画素の平面模式図であり、（ｂ）は（ａ）に示す一点鎖線Ｃ−Ｄに沿った断面模式図である。 実施形態１の液晶表示パネルの等価回路図である。 実施形態１の液晶表示パネルが有する画素の他の一例を示す平面模式図である。 実施形態２の液晶表示パネルの画素の平面模式図である。 実施形態３の液晶表示パネルの画素の平面模式図である。 実施形態４の液晶表示パネルの画素の平面模式図である。 実施形態５の液晶表示パネルの画素の平面模式図である。 実施形態６の液晶表示パネルの画素の平面模式図である。 図１３−１に記載のスリットパターンを示す平面模式図であり、（ａ）は画素電極及び共通電極のスリットパターンを示し、（ｂ）は共通電極のスリットパターンのみを示す。 図１３−１に記載の一点鎖線Ｅ−Ｆに沿った断面模式図である。（ａ）は電圧オフの状態を示し、（ｂ）は閾値以上の電圧が印加されている状態を示す。 実施形態６のスリットパターンの別例を示す平面模式図であり、（ａ）は画素電極及び共通電極のスリットパターンを示し、（ｂ）は共通電極のスリットパターンのみを示す。 実施形態７の液晶表示パネルの画素の平面模式図である。画素には保持容量上電極が形成されておらず、保持容量配線と重畳する領域にファインスリットは設けられていない。 実施形態７の液晶表示パネルの画素の平面模式図である。画素には保持容量上電極が形成されており、保持容量配線と重畳する領域にファインスリットが設けられている。 実施形態７の液晶表示パネルの等価回路図である。（ａ）は図１４−１に対応する等価回路図であり、（ｂ）は図１４−２に対応する等価回路図である。 実施形態７の液晶表示装置の構成及びその表示部を示すブロック図である。 実施形態７の液晶表示装置の１画素単位の等価回路と各信号の電圧波形（タイミング）を示す波形図である。（ａ）はｎフレーム目の駆動波形を示し、（ｂ）はｎ＋１フレーム目の駆動波形を示す。 実施形態７の液晶表示装置の１画素単位の等価回路と各信号の電圧波形（タイミング）の他の一例を示す波形図である。（ａ）はｎフレーム目の駆動波形を示し、（ｂ）はｎ＋１フレーム目の駆動波形を示す。 液晶表示パネル及び偏光板の配置を示す分解斜視図である。 液晶表示パネル及びドライバの配置を示す平面模式図である。 テレビジョン受像装置の構成を示すブロック図である。 テレビジョン受像装置が備えるチューナ部と表示装置との接続関係を示すブロック図である。 テレビジョン受像装置の、機械的構成の一例を示す分解斜視図である。 特許文献１に記載の従来のＭＶＡモードの液晶表示装置であり、図２５に示す一点鎖線Ｘ−Ｙに沿った断面模式図である。（ａ）は電圧オフの状態を示し、（ｂ）は閾値以上の電圧が印加されている状態を示す。 特許文献１に記載の従来のＭＶＡモードの液晶表示装置の１画素の平面模式図である。 特許文献２に記載の従来のＭＶＡモードの液晶表示装置の１画素の平面模式図である。 図２６に示す一点鎖線Ｖ−Ｚに沿った断面模式図である。（ａ）は電圧オフの状態を示し、（ｂ）は閾値以上の電圧が印加されている状態を示す。

符号の説明

１：スリット（画素電極側）
１ａ：メインスリット（画素電極側）
１ｂ、１ｄ：ファインスリット（画素電極側）
１ｃ：電極接続部
１ｅ：スリット（共通電極側）
１ｆ：補助スリット
１ｇ：メインスリット（共通電極側）
１ｈ：ファインスリット（共通電極側）
２：突起（リブ）
２ａ：補助突起
３：アレイ基板（第一基板）
４：カラーフィルタ基板（第二基板）
５：液晶層
６：液晶分子
７：第一領域（ファインスリットを設ける側）
８：第二領域（ファインスリットを設けない側）
１１：透明基板（第一基板側）
１２：絶縁膜
１３：画素電極
１４：配向膜
１５：透明基板（第二基板側）
１６：共通電極
２１：信号線（ソース配線、ソースバスライン、ソースライン、データ信号線）
２２：走査線（ゲート配線、ゲートバスライン、ゲートライン）
２３：ＴＦＴ（薄膜トランジスタ）
２３ａ：第一ＴＦＴ
２３ｂ：第二ＴＦＴ
２４：コンタクトホール
２４ａ：コンタクトホール（第一ＴＦＴ側）
２４ｂ：コンタクトホール（第二ＴＦＴ側）
２４ｃ：コンタクトホール（保持容量上電極側）
２５：保持容量配線（Ｃｓ配線、保持容量ライン）
２５ａ：第一保持容量配線
２５ｂ：第二保持容量配線
２６：保持容量上電極
２６ａ：第一保持容量上電極
２６ｂ：第二保持容量上電極
２７：保持容量形成用絶縁膜
２８：パッシベーション膜（保護膜）
３１：第一副画素
３１ａ：第一副画素電極
３２：第二副画素
３２ａ：第二副画素電極
３３：第一画素
３４：第二画素
４１、４２：偏光板
４３：入射光
８０：Ｙ／Ｃ分離回路
８１：ビデオクロマ回路
８２：Ａ／Ｄコンバータ
８３：液晶コントローラ
８４：液晶表示素子
８５：バックライト駆動回路
８６：バックライト
８７：マイコン（マイクロコンピュータ）
８８：階調回路
９０：チューナ部
１００：表示部
１０１：画素
１０２：副画素
２００：表示制御回路
３００：ソースドライバ
３０１：ソース端子部
３０２：ソースＴＣＰ
４００：ゲートドライバ
４０１：ゲート端子部
４０２：ゲートＴＣＰ
５００：保持容量配線用コントロール回路
６００：プリント配線基板
７００：液晶表示パネル
８００：表示装置
８０１：第一筐体
８０１ａ：開口部
８０５：操作用回路
８０６：第二筐体
８０８：支持用部材
Ｗ１：第一領域（ファインスリットを設ける側）の幅
Ｗ２：第二領域（ファインスリットを設けない側）の幅
Ｄ：ファインスリットの奥行き
Ｌ：ファインスリット間の距離
Ｓ：ファインスリットの幅
Ｐ：ピッチ（Ｌ＋Ｓ）
ａ１、ａ２、ａ３、ａ４：メインドメインに位置する液晶分子の配向方向
ｂ１、ｂ２、ｂ３、ｂ４：サブドメインに位置する液晶分子の配向方向
Ｃｓ：保持容量
Ｃｓ１：第一保持容量
Ｃｓ２：第二保持容量
Ｃｌｃ：副画素容量
Ｃｌｃ１：第一副画素容量
Ｃｌｃ２：第二副画素容量
Ｖｓｐ（Ｖｓｐ１、Ｖｓｐ２）：実効電圧
Ｖｄ（Ｖｄ１、Ｖｄ２）：引き込み電圧
Ｖｓ：ソース電圧
Ｖｓｃ：ソース電圧の中央値
Ｖｇ：ゲート電圧
Ｖａｄ：振幅電圧
Ｖｃｏｍ：共通電極の電圧
ＶＣｓ：保持容量電圧
ＶＣｓ１：第一保持容量電圧
ＶＣｓ２：第二保持容量電圧
Ｖｌｃ：副画素電圧
Ｖｌｃ１：第一副画素電圧
Ｖｌｃ２：第二副画素電圧
Ｖｄｒ（Ｖｄｒ１、Ｖｄｒ２）：ドレイン実効電圧
Ｄｖ：デジタルビデオ信号
ＨＳＹ：水平同期信号
ＶＳＹ：垂直同期信号
Ｄｃ：表示制御信号
ＳＳＰ：データスタートパルス信号
ＳＣＫ：データクロック信号
ＤＡ：デジタル画像信号
ＧＳＰ：ゲートスタートパルス信号
ＧＣＫ：ゲートクロック信号
ＧＯＥ：ゲートドライバ出力制御信号
Ｃｓ１〜Ｃｓ２ｍ＋１：保持容量ライン
Ｇ１〜Ｇ２ｍ：ゲートライン
Ｓ１〜Ｓｎ：ソースライン

Claims (19)

1. 第一基板、液晶層及び第二基板をこの順に備える液晶表示パネルであって、
   該第一基板及び第二基板の少なくとも一方は、画素を複数の領域に分割する線状の配向制御構造物を有し、
   該配向制御構造物は、片側に突出した櫛歯構造を有する
   ことを特徴とする液晶表示パネル。
2. 前記液晶表示パネルは、３以上の配向制御構造物が互いに平行かつ異なる間隔で配置された領域を有し、
   前記櫛歯構造は、配向制御構造物間の間隔が広い側に形成されていることを特徴とする請求項１記載の液晶表示パネル。
3. 前記画素は、配向制御構造物によって少なくとも４つの主領域と、該主領域よりも面積の小さい少なくとも１つの周辺領域とに分割され、
   前記櫛歯構造は、主領域側に形成されていることを特徴とする請求項１記載の液晶表示パネル。
4. 第一基板、液晶層及び第二基板をこの順に備える液晶表示パネルであって、
   該第一基板及び第二基板の少なくとも一方は、画素を複数の領域に分割する線状の配向制御構造物を有し、
   該液晶表示パネルは、３以上の配向制御構造物が互いに平行かつ異なる間隔で配置された領域を有し、
   該配向制御構造物は、両側に突出した櫛歯構造を有し、
   該櫛歯構造は、配向制御構造物間の間隔が広い側の櫛歯が反対側の櫛歯よりも長い
   ことを特徴とする液晶表示パネル。
5. 前記画素は、配向制御構造物によって少なくとも４つの主領域と、該主領域よりも面積の小さい少なくとも１つの周辺領域とに分割され、
   前記櫛歯構造は、主領域側に、長い櫛歯が形成されていることを特徴とする請求項４記載の液晶表示パネル。
6. 第一基板、液晶層及び第二基板をこの順に備える液晶表示パネルであって、
   該第一基板及び第二基板の少なくとも一方は、画素を複数の領域に分割する線状の配向制御構造物を有し、
   前記画素は、配向制御構造物によって少なくとも４つの主領域と、該主領域よりも面積の小さい少なくとも１つの周辺領域とに分割され、
   該主領域に接する配向制御構造物は、主領域側に突出した櫛歯構造を有することを特徴とする液晶表示パネル。
7. 前記液晶表示パネルは、第一基板に画素電極を備え、かつ第二基板に共通電極を備え、
   前記配向制御構造物は、画素電極及び／又は共通電極上に形成される絶縁性の突起物であることを特徴とする請求項１、４又は６記載の液晶表示パネル。
8. 前記液晶表示パネルは、第一基板に画素電極を備え、かつ第二基板に共通電極を備え、
   前記配向制御構造物は、画素電極及び／又は共通電極に形成されるスリットであることを特徴とする請求項１、４又は６記載の液晶表示パネル。
9. 前記液晶表示パネルは、第一基板に保持容量配線を備え、
   前記スリットは、保持容量配線に重畳しない領域に形成されていることを特徴とする請求項８記載の液晶表示パネル。
10. 前記液晶表示パネルは、第一基板に保持容量配線を備え、
    前記スリットの櫛歯構造は、保持容量配線に重畳しない領域に形成されていることを特徴とする請求項８記載の液晶表示パネル。
11. 前記液晶表示パネルは、第一基板に、保持容量配線、第一絶縁膜、保持容量上電極、第二絶縁膜及び画素電極をこの順に備え、
    該保持容量上電極は、第二絶縁膜を貫通するコンタクトホールを介して画素電極と電気的に接続されており、
    前記スリットは、保持容量配線と重畳する領域に形成されていることを特徴とする請求項８記載の液晶表示パネル。
12. 前記液晶表示パネルは、第一基板に、保持容量配線、第一絶縁膜、保持容量上電極、第二絶縁膜及び画素電極をこの順に備え、
    該保持容量上電極は、第二絶縁膜を貫通するコンタクトホールを介して画素電極と電気的に接続されており、
    前記スリットの櫛歯構造は、保持容量配線と重畳する領域に形成されていることを特徴とする請求項８記載の液晶表示パネル。
13. 前記画素は、複数の副画素から構成されていることを特徴とする請求項１、４又は６記載の液晶表示パネル。
14. 請求項１、４又は６記載の液晶表示パネルを備えることを特徴とする液晶表示素子。
15. 請求項１４記載の液晶表示素子を備えることを特徴とする液晶表示装置。
16. 前記液晶表示装置は、テレビジョン受像装置で構成されていることを特徴とする請求項１５記載の液晶表示装置。
17. 請求項１３記載の液晶表示パネルを備える液晶表示装置であって、
    該液晶表示装置は、第一基板又は第二基板に各副画素と保持容量を形成する保持容量配線を有し、
    かつ、該保持容量配線の電圧を制御する保持容量配線信号により、各副画素に印加される電圧を異ならせる電圧制御機構を有することを特徴とする液晶表示装置。
18. 前記液晶表示装置は、第一基板又は第二基板に薄膜トランジスタを有し、
    かつ、保持容量配線信号により、該薄膜トランジスタがオフとなった後の副画素に対して印加する電圧を上昇又は降下させるとともに、該保持容量配線信号が次に薄膜トランジスタがオフとなるまで保たれるようにする電圧制御機構を有することを特徴とする請求項１７記載の液晶表示装置。
19. 前記液晶表示装置は、保持容量配線信号により、副画素に印加する電圧の上昇及び降下を１水平走査期間ずらす電圧制御機構を有することを特徴とする請求項１８記載の液晶表示装置。

Images