JPWO2003056541A1 - Display drive control system - Google Patents

Display drive control system Download PDF

Info

Publication number
JPWO2003056541A1
JPWO2003056541A1 JP2003556980A JP2003556980A JPWO2003056541A1 JP WO2003056541 A1 JPWO2003056541 A1 JP WO2003056541A1 JP 2003556980 A JP2003556980 A JP 2003556980A JP 2003556980 A JP2003556980 A JP 2003556980A JP WO2003056541 A1 JPWO2003056541 A1 JP WO2003056541A1
Authority
JP
Japan
Prior art keywords
display
image
drive control
memory
moving image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003556980A
Other languages
Japanese (ja)
Inventor
坂巻　五郎
五郎 坂巻
尚 大山
尚 大山
太田　茂
茂 太田
圭 田邊
圭 田邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of JPWO2003056541A1 publication Critical patent/JPWO2003056541A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと動画インターフェース（外部表示インターフェース）を内蔵させ、表示装置に表示する表示内容（表示モード）に合わせて選択的に切り換える表示動作切り換えレジスタ、ＲＡＭアクセス切り換えレジスタを備えて、動画表示モードでも表示データを画像メモリ経由で表示装置に表示することにより、動画転送回数が低減すると共に、動画表示時の画面チラツキの発生が回避され、電力消費も抑制できる。Built-in still image, text, system, I / O bus interface, and moving image interface (external display interface), display operation switching register that switches selectively according to the display contents (display mode) displayed on the display device, RAM access By providing a switching register and displaying the display data on the display device via the image memory even in the moving image display mode, the number of moving image transfers is reduced, screen flickering during moving image display is avoided, and power consumption can also be suppressed. .

Description

［技術分野］
本発明は、表示装置の画像表示モードを制御するための表示駆動制御技術に係り、特に液晶表示装置や有機ＥＬ表示装置、その他のドットマトリクス型表示装置に静止画や動画を表示する表示装置の画像表示モードを制御する表示駆動制御システムに関する。
［背景技術］
通常、ドットマトリクス型表示装置は、二次元にマトリクス配列された多数の画素を有する表示パネルと、この表示パネルに画像信号を供給して静止画や動画を表示させるための表示制御回路から構成される。この種の表示装置としては、液晶表示装置、有機ＥＬ表示装置、プラズマ表示装置、あるいは電界放出型表示装置等が知られている。ここでは、表示装置の典型である液晶表示装置と、この液晶表示装置を表示部に用いた携帯電話機を例として、その画像表示システムの概要を説明する。
近年、携帯電話機の表示画面に動画像（以下、単に動画とも言う）を表示する要求が高まっている。しかし、従来の携帯電話機は主としてテキストを含めた静止画像（以下、単に静止画とも言う）表示を行うことを目的としているため、その駆動制御回路には静止画・テキスト・システム・Ｉ／Ｏ・インターフェースのみを具備し、動画対応のインターフェースは内蔵されていない。そのため、従来の駆動制御回路では動画の表示は可能であるが、スムーズに観察される高画質での動画の表示を行うことは難しい。
第２１図は本発明前に発明者によって検討された表示駆動制御回路および表示装置の一例である動画対応のインターフェースを持たない携帯電話機の駆動回路システム構成の一例を説明するブロック図である。この駆動制御回路システム１’は音声インターフェース（ＡＵＩ）２、高周波インターフェース（ＨＦＩ）３、画像プロセッサ４’、メモリ５および表示駆動制御回路である液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６’、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェース（ＳＳ／ＩＦ）７等で構成される。なお、参照符号９はマイクロフォン（Ｍ／Ｃ）、１０はスピーカ（Ｓ／Ｐ）、１２はアンテナ（ＡＮＴ）、１３は液晶パネル（液晶ディスプレイ：ＬＣＤ）である。
画像プロセッサ４’はデジタル・シグナル・プロセッサ（ＤＳＰ）４１１とＡＳＩＣ４１２およびマイコンＭＰＵを有するベースバンドプロセッサ４１で構成される。音声インターフェース（ＡＵＩ）２はマイクロフォン９からの音声入力の取込みとスピーカ１０への音声の出力を制御する。
液晶パネル１３への表示は、メモリ５から画像データを読みだし、マイコンＭＰＵ４１３で必要な処理を行って静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースＳＳ／ＩＦ７を使用して液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６’内の表示ＲＡＭへ書き込まれる。動画表示モードでは、１秒間に１０〜１５画面（フレーム）が書換えられる。このシステムでは、８０系インターフェースに代表されるシステム・Ｉ／Ｏバスが使用される。以下、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェース（ＳＳ／ＩＦ）７をシステム・インターフェース７と略記することもある。
液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６’での表示動作は、当該ドライバ内の内蔵クロックで動作する。このため、画像データの書き込みと表示動作は全く非同期に行われる。
第２２図は第２１図に示したシステムでの動画像表示時の画面更新の動作例を模式的に示す説明図である。第２２図は携帯電話機の表示画面を示し、静止画像（Ｓｔｉｌｌ ｐｉｃｔｕｒｅ）表示領域の中に動画像（Ｍｏｔｉｏｎ ｐｉｃｔｕｒｅ）表示を行う様子を示す。この図面表示は以降の図面でも同様である。液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６’内の表示ＲＡＭへの画像データの書き込みは、表示動作とは全く無関係に行われる。上記したように、画像データの書き込みと液晶パネルＬＣＤでの表示のための当該画像データの読み出しが無関係（非同期）に行われるため、第２２図の（ａ）に示した動画１（Ｍｏｖｉｎｇ ｐｉｃｔｕｒｅ１）から同（ｃ）の動画２（Ｍｏｖｉｎｇ ｐｉｃｔｕｒｅ２）への画面更新は、第２２図の（ｂ）に示したように当該画面の途中から行われる場合がある。
画面の途中から動画の更新が行われた場合、動画１（Ｍｏｖｉｎｇ ｐｉｃｔｕｒｅ１）と動画２（Ｍｏｖｉｎｇ ｐｉｃｔｕｒｅ２）が同一表示内に併存して更新が行われる。このため、第２２図の（ｂ）のように表示中の動画１と動画２の境界が目立ち、それが画面のチラツキとなって視認される場合があり、表示品質の観点からは好ましいものではない。このように、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースＳＳ／ＩＦのみでは動画の表示を高品質で行うことが困難である。動画の表示のためには、表示動作に同期して画像データの書き込みを行う必要がある。
第２３図は第２１図に示されるシステムでの液晶コントローラ・ドライバとその周辺回路の構成例を説明するブロック図である。液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６’は、書き込みアドレス生成回路６１、表示アドレス生成回路６２、ＲＡＭで構成したビットマップ画像メモリである表示メモリ（Ｍ）６３、液晶駆動回路（ＤＲ）６４、内蔵クロック発生回路（ＣＬＫ）６５を有する。画像プロセッサ４’のベースバンドプロセッサ４１からの表示データ（ＤＢ１７−０）はシステム・インターフェース（ＳＳ／ＩＦ）７から内蔵の表示メモリＭに書き込まれる。
このときの書き込みアドレスは、書き込みアドレス生成回路（ＳＡＧ）６１でシステム・インターフェース信号ＣＳ（チップセレクト）、ＲＳ（レジスタセレクト）ＷＲ（ライト）の各信号により生成される。表示動作での表示データの読み出しは、表示アドレス生成回路（ＤＡＧ）で生成される表示アドレスに従い表示メモリ（Ｍ）６３より読み出される。表示アドレス生成は内蔵クロック発生回路（ＣＬＫ）６５で生成されるクロックに同期して行われる。この内蔵クロックによる動作とシステム・インターフェース（ＳＳ／ＩＦ）７による動作は、全く無関係（非同期）に行われる。
第２４図は第２３図に示したシステムの液晶コントローラ・ドライバを用いた携帯電話機の画面における動画像の画面更新の様子を説明する模式図である。表示動作による表示読み出しライン（走査線：画素選択ライン）ＬＲは、内蔵クロックに従って一定速度で順次先頭から読み出される。システム・インターフェース（ＳＳ／ＩＦ）７からの表示データのメモリＭへの書き込みは、表示動作に無関係に行われる。このため、システム・インターフェース（ＳＳ／ＩＦ）７による書き込みラインＬＷが、表示動作による表示読出しラインＬＲを追い越す場合が起こる。すなわち、表示書込みラインＬＷと表示読出しラインＬＲとが交差する場合がある。
書き込みラインと読み出しラインとが第２４図の（ｃ）に示したように交差すると、同図（ａ）の動画表示状態から同図（ｂ）の動画表示状態に表示が変化するときに、この交差するラインで表示にチラツキが発生する。１秒間に６０フレームの画面表示において、毎秒１５コマの動画表示を行うと、４フレームに１回の画面更新が必要である。この場合、１秒間に４回の画面更新が起こり、毎秒４回のチラツキが発生することになる。この画面チラツキはこの種の表示装置における解決すべき課題の一つとなっていた。
また、上記のような画面チラツキを回避するための構成を液晶コントローラ・ドライバに付加すると、表示装置の消費電力が増加し、特に携帯電話機のような携帯端末では好ましいものではない。本発明の目的は、動画表示時に画面チラツキがなく、かつ高画質の動画表示機能を付加したことによる電力消費を抑制して低消費電力化した表示駆動制御システムを提供することにある。
［発明の開示］
上記目的を達成するために、本発明は、第２機能とされる静止画モードにおけるシステム・インターフェースに加えて第１機能とされる動画対応のインターフェースを用い、さらに必要な期間のみ動画対応のインターフェースを動作させるように静止画インターフェース（システム・インターフェース）との切り換えを行うことによって低消費電力化した点に特徴を有する。本発明による表示駆動制御システムの代表的な特徴を記述すれば、下記のとおりである。
（１）、音声インターフェースと、高周波インターフェースと、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと、動画像データを入力する外部表示インターフェースと、少なくとも１フレーム分の画像データ格納領域をもつ画像表示メモリと、表示装置に表示データを供給する表示駆動制御回路とを有し、静止画表示画面の領域内に前記表示装置の表示動作に同期させて動画表示を行うことを特徴とする。
（２）、（１）において、前記表示駆動制御回路が、前記静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと外部表示インターフェースの表示データを前記画像表示メモリの書込みと読み出しに選択接続する表示動作切り換えレジスタとメモリアクセス切り換えレジスタとを有することを特徴とする。
（３）、（１）において、前記表示駆動制御回路が、動画像の垂直同期信号入力端子を有し、前記画像表示メモリへの動画表示データの書込みと読み出しのタイミングを前記垂直同期信号入力端子から入力する垂直同期信号により制御することを特徴とする。
（４）、（１）乃至（３）の何れかにおいて、前記表示駆動制御回路が、前記表示装置の画面に前記動画像を表示する領域を指定するイネーブル信号入力端子を有することを特徴とする。
（５）、（１）乃至（３）の何れかにおいて、前記表示装置の画面の前記静止画像を表示する領域内の静止画像の一部を更新する領域を指定するイネーブル信号入力端子を有することを特徴とする。
（６）、表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを上記メモリへ書き込むための第１機能によって前記画像プロセッサと結合されることを特徴とする。
（７）、（６）において、前記表示駆動制御装置は、さらに、静止画データとされる前記画像データを前記メモリへ書き込むための第２機能によって前記画像プロセッサと結合されることを特徴とする。
（８）、（７）において、前記第１機能は、前記画像プロセッサから前記表示制御駆動回路に供給される垂直同期信号を含み、前記垂直同期信号は前記メモリに書き込まれた前記画像信号の読み出し開始を示すための信号とされることを特徴とする。
（９）、（８）において、前記第１機能が、さらに、水平同期信号およびドットクロックを含むことを特徴とする。
（１０）、表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを前記メモリへ書き込むための第１機能と、静止画データとされる前記画像データを前記メモリへ書き込むための第２機能とによって前記画像プロセッサと結合されることを特徴とする。
（１１）、（１０）において、前記第１機能は、前記画像プロセッサから前記表示制御駆動回路に供給される垂直同期信号を含み、前記垂直同期信号は前記メモリに書き込まれた前記画像信号の読み出し開始を示すための信号とされることを特徴とする。
（１２）、表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを前記メモリへ書き込むための開始を示すための垂直同期信号が前記画像プロセッサから供給されることを特徴とする。
上記構成とした本発明の表示駆動制御システムによれば、高品質の動画像を表示することができると共に、動画インターフェースと静止画インターフェースを表示内容（動画モード／静止画モード）に応じて切り換えることにより、低消費電力化を実現できる。
［発明を実施するための最良の形態］
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。第１図は本発明の一実施例の全体構成の説明図であり、本発明による表示駆動制御システムの一例である第１機能とされる動画対応のインターフェース（すなわち、動画データが転送される第１ポートを含む）を有する携帯電話機の駆動回路システム構成の一実施例を説明するブロック図である。この駆動制御システム１は第２０図に示したものと同様の音声インターフェース（ＡＵＩ）２、高周波インターフェース（ＨＦＩ）３、画像データ処理装置である画像プロセッサ４、画像表示メモリであるメモリ５および表示駆動制御回路である液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６、第２機能とされる静止画・テキスト・システム・Ｉ／Ｏバス・インターフェース（ＳＳ／ＩＦ）７（すなわち、静止画データが転送される第２ポートを含む）等で構成される。
メモリ５は少なくとも画像１フレーム分の表示データを格納するフレームメモリ（ビットマップメモリ）であり、以下ではグラフィックＲＡＭとも称する。また、実施例の説明でも、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェース（ＳＳ／ＩＦ）７をシステム・インターフェース７、あるいは動画インターフェースとして説明する場合もある。
そして、画像プロセッサ４には、デジタル・シグナル・プロセッサ（ＤＳＰ）４１１とＡＳＩＣ４１２およびマイコンＭＰＵでを有するベースバンド・プロセッサ４１に加えて、動画対応プロセッサ（ＭＰＥＧ）４２１と液晶表示コントローラ（ＬＣＤＣ）４２２を有するアプリケーション・プロセッサ（ＡＰＰ）４２を備えている。なお、参照符号９はマイクロフォン（Ｍ／Ｃ９、１０はスピーカ（Ｓ／Ｐ）、１１はビデオカメラ（Ｃ／Ｍ）、１２はアンテナ（ＡＮＴ）、１３は液晶パネル（液晶ディスプレイ：ＬＣＤ）である。ＡＳＩＣ４１２はその他の携帯電話システム構成上必要な周辺回路機能を有する。また、画像プロセッサ４は、単結晶シリコンの様な１つの半導体基板（チップ）に形成されても良いし、ベースハンドプロセッサ４１及びアプリケーションプロセッサ４２のそれぞれが１つの半導体基板（チップ）に形成されても良い。
前記した第２１図に示された携帯電話機システムにおいて一般的に具備されるベースバンド・プロセッサＢＢＰでは動画処理能力が不足する。このベースバンド・プロセッサＢＢＰの他にアプリケーション・プロセッサ（ＡＰＰ）と称するサブＭＰＵが知られている。第１図におけるアプリケーション・プロセッサ（ＡＰＰ）４２には、ＭＰＥＧ動画処理などを行うためにＭＰＥＧプロセッサ（ＭＰＲＧ）４２１が内蔵される。また、アプリケーション・プロセッサ（ＡＰＰ）４２は動画インターフェース（ＭＰ／ＩＦ）８で液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６に画像データを転送する。静止画表示データやテキスト表示データは、第２１図に示されたシステムと同様にシステム・インターフェース（ＳＳ／ＩＦ）７を介して液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６に転送される。
第２図は本発明の表示駆動制御システムの一実施例を用いた携帯電話機の表示画面における動画像の画面更新の様子を説明する模式図である。動画インターフェースＭＰ／ＩＦ８では、表示動作に必要な同期信号（垂直同期信号ＶＳＹＮＣ，水平同期ＨＳＹＮＣ，ドットクロックＤＯＴＣＬＫ）により表示動作を行い、表示動作に同期して後述する表示データ信号（例えば、１８ビット：ＰＤ１７−ＰＤ０、以下ＰＤ１７−０のように表記する）、データイネーブル信号（ＥＮＡＢＬＥ）により表示データを液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６のメモリ（内蔵ＲＡＭ：Ｍ）５に書き込む。これにより、第２図の（ａ）の画面表示から同（ｂ）の画面表示への画面の更新は当該画面の先頭から行われ、画面の途中からの切り換えは起こらない。
第３図は本発明による液晶コントローラ・ドライバの回路構成とその関連回路を説明するブロック図である。図中、第１図と同一参照符号は同一機能部分に対応する。液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６は、例えば、単結晶シリコンの様な１つの半導体基板（チップ）に公知のＣＭＯＳ製造プロセスによって形成されており、シリアルアドレス生成回路（ＳＡＧ）６１、表示アドレス生成回路（ＤＡＧ）６２、表示メモリ（Ｍ）６３、および液晶駆動回路（ＤＲ）６４を有している。表示データの書き込みは、データバス（ＰＤ１７−０）から行われる。この時の書き込みアドレスＤＡは動画インターフェース信号（ＶＳＹＮＣ，ＨＳＹＮＣ，ＤＯＴＣＬＫ）に基づいて表示アドレス生成回路（ＤＡＧ）６２で生成される。
表示データの読み出しは、動画インターフェース信号から生成される表示アドレスＤＡに従って内蔵のメモリ（Ｍ）６３から読み出されて液晶駆動回路（ＤＲ）６４に与えられる。表示データの書き込みアドレスと読み出しアドレスは、共に動画インターフェース信号を基準として生成される。
第４図は本発明の表示駆動制御システムの一実施例を用いた携帯電話機の表示画面における動画像の画面更新の様子を動画インターフェースでの表示動作として説明する模式図である。システム・インターフェース（ＳＳ／ＩＦ）７からの表示データの書き込みは、第３図における動画インターフェース（ＭＰ／ＩＦ）８からのドットクロックＤＯＴＣＬＫに従って表示メモリ（Ｍ）６３に書き込まれる。
表示データは、動画インターフェース信号（ＶＳＹＮＣ，ＨＳＹＮＣ，ＤＯＴＣＬＫ）に従って読み出される。画像データの書き込みと表示読み出しは同一の信号を基準として動作するため、同一の一定速度で行われる。第４図の（ａ）におけるＬＲは表示データの読み出しライン、ＬＷは表示データの書き込みラインを示す。また、第４図の（ｃ）におけるＬＥＮＤは最終ラインを示す。
そして、時間ｔ０は画面先頭ライン表示時点、時間ｔ１は画面最終ライン表示開始時点を示す。これにより、表示データの書き込みと表示読み出しは、１画面表示中に互いに追い越すことはないため、前記第２３図で説明したような動画１と動画２の境界がなく、画面のチラツキが発生することがない。書き込みアドレスと表示読み出しアドレスは、１ライン以上の間隔が常に保たれていればよい次に、静止画表示モードについて説明する。
第５図は本発明の実施例の効果を比較して説明するための動画インターフェースと内蔵メモリを有しない液晶コントローラ・ドライバの構成とその動作の説明図である。また、第６図は第５図の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。この液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６はメモリＭとしてラインメモリ（ＬＭ）６３’を有している。
この構成では、ビットマップメモリのようなＲＡＭメモリを持たないため、静止画表示モードでも、第６図の（ａ）、（ｂ）、・・・・に示したように常時同一画面データを液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６に転送し続けなければならない。そのため、データ転送による電力を要旨、消費電力の低減は難しい。また、動画表示には転送データが１画面ずつ異なるため、表示動作に同期して書き込める本発明の回路（第３図参照）が有効である。
第７図は本発明の実施例の効果を比較して説明するためのシステム・インターフェースと内蔵メモリによるデータ転送を行う液晶コントローラ・ドライバの構成とその動作の説明図である。また、第８図は第７図の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。第７図に示した構成では、内蔵メモリ（Ｍ）６３として第３図と同様のＲＡＭメモリであるビットマップメモリ（Ｍ）６３を表示メモリとして内蔵している。
第８図に示したように、この内蔵のメモリ（Ｍ）６３に１画面分の画像データを書き込んだ後は、内蔵クロックにより当該メモリ（Ｍ）６３のデータを読み出すために静止画データを再度転送する必要がない。このため、データ転送における消費電力を低減できる。この考え方に基づいて、本発明の実施例では、静止画の表示モードでは第７図の構成部分を使用し、動画表示モードでは第５図に示した構成を機能させるようにしたものである。この静止画表示モードと動画表示モードの切り換えには、後述するレジスタを設け、このレジスタの状態に従ってモード切り換えを行うようにする。
第９図は本発明の構成を第７図の構成および第５図の構成と比較して示すメリットとデメリットの説明図である。第９図の▲１▼、すなわちシステムインターフェースのみと表示メモリ（ＲＡＭ）を備えた構成では、表示メモリ（ＲＡＭ）を内蔵したことにより、静止画表示モード、動画表示モードの何れの画像表示モードでも表示データの転送量を最小限にすることができる。しかし、前記第２０図〜第２３図で説明したような表示画面のチラツキが発生する。
第９図の▲２▼の構成、すなわち動画インターフェースとラインメモリを備えた構成では、チラツキの無い画面表示が可能であるが、静止画表示を含めて常時データの転送を必要とするために消費電力が増加し、低消費電力化は難しい。これらに対し、第９図の▲３▼に示した内蔵メモリと動画インターフェースを設け、かつ静止画表示モードと動画表示モードとを切り換えるようにした本発明の実施例の構成によれば、表示画面にチラツキの無い動画更新が可能で、かつ最小限のデータ転送により低消費電力化を実現できる。
次に、本発明による動画インターフェースとシステム・インターフェースにおける動画表示と静止画表示の各表示モードの切り換えを実現するための具体的なシステム構成およびその動作を説明する。
第１０図は本発明の表示駆動制御システムを構成する液晶コントローラ・ドライバを具体化したドライバチップの回路構成の説明図である。このドライバチップ６００への静止画データ、テキストデータ等はベースバンド・プロセッサ４１からシステム・インターフェース６０１に書き込まれ、内部のアドレスカウンタ（ＡＣ）６０６の示すアドレスのメモリすなわちグラフィックＲＡＭ（ＧＲＡＭ）６１０に表示データとして書き込まれる。この表示動作は次のとおりである。すなわち、内部クロック生成回路（ＣＰＧ）６３０で生成したクロック信号に基づいてタイミング発生回路６２２は表示動作に必要なタイミング、表示アドレスを発生する。
このタイミング、表示アドレスでグラフィックＲＡＭ（ＧＲＡＭ）６１０から表示データを読み出し、液晶表示に必要な電圧レベルに変換して液晶パネルに送出する。動画表示モードと静止画表示モードの切り換えは、表示動作切り換えレジスタ（ＤＭ）６２１、ＲＡＭアクセス切り換えレジスタ（ＲＭ）６０５により行う。
動画表示モードでは、動画表示データ（ＰＤ１７−０）、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ドットクロックＤＣＬＫ、データイネーブル信号ＥＮＡＢＬＥがアプリケーション・プロセッサ４２から外部表示インターフェース６２０に入力する。表示動作切り換えレジスタ（ＤＭ）６２１によりタイミング発生回路６２２内でのタイミングを内蔵クロック基準から同期信号（ＶＳＹＮＣ、ＨＳＹＮＣ）に切り換え、必要なタイミング信号を生成する。
また、ＲＡＭアクセス切り換えレジスタ（ＲＭ）６０５によりアドレスカウンタ（ＡＣ）６０６の動作をドットクロックＤＣＬＫ、データイネーブル信号ＥＮＡＢＬＥより発生する信号に切り換える。そして、グラフィックＲＡＭ（ＧＲＡＭ）６１０へのデータバスを表示データ（ＰＤ１７−０）へ切り換える。これにより、表示動作、ＲＡＭアクセス動作は、システム・インターフェース６０１と内部クロック生成回路（ＣＰＧ）６３０から動画インターフェースである外部表示インターフェースモジュール６２０に切り換えられる。
なお、第１０図において、参照符号６０２はゲートドライバ・インターフェース（シリアル）、６０３はインデックスレジスタ（ＩＲ）、６０４はコントロールレジスタ（ＣＲ）、６０７はビット単位の演算処理を行うビットオペレーション回路、６０８は読み出し（リード）データラッチ回路、６０９は書込み（ライト）データラッチ回路である。また、参照符号６２３，６２４，６２６はラッチ回路、６２５は交流化回路、６２７は駆動回路で、表示駆動回路（ここでは液晶駆動回路）６４を構成する。そして、６４０はガンマ（γ）調整回路、６５０は階調電圧生成回路であり、液晶パネルへの表示データ処理回路を構成する。
なお、ビットオペレーション回路６０７はビット単位の演算処理、及びビット単位の並び換え操作を行うものであるため、本機能を必要としない場合は省略できる。
次に、システム・インターフェースとアプリケーション・インターフェースの切り換えレジスタの詳細について説明する。表１は第１０図で説明したＲＡＭアクセス切り換えレジスタ（ＲＭ）６０５のモード設定状態を示す。なお、表１では、このレジスタをＲＡＭアクセスモードレジスタと表記している。

Figure 2003056541
また、表２は同じく図１０で説明した表示動作切り換えレジスタ（ＤＭ）６０５のモード設定状態を示す。なお、表２では、このレジスタを表示動作モードレジスタと表記している。
Figure 2003056541
そして、表３はＲＡＭアクセス切り換えレジスタ（ＲＭ）と表示動作切り換えレジスタ（ＤＭ）の組み合わせ設定による各種の表示動作モードの状態の説明図である。
Figure 2003056541
表１に示したように、ＲＡＭアクセス切り換えレジスタ（ＲＭ）は内蔵した表示メモリ（グラフィックＲＡＭ）ＧＲＡＭへのアクセスを行うインターフェースの切り換えを設定する。このＲＡＭアクセス切り換えレジスタ（ＲＭレジスタ）の設定を「ＲＭの設定状態」で説明すると、「ＲＭ＝０」のときはシステムインターフェースのみからメモリＧＲＡＭへの表示データの書込みが可能となる。また、「ＲＭ＝１」のときはアプリケーション・インターフェース（動画インターフェース、表１のＲＧＢインターフェース）のみからメモリＧＲＡＭへの書込みがで可能となる。
表２に示した表示動作切り換えレジスタ（ＤＭレジスタ）は２ビットの設定であり、表示動作モードを切り換える。このＤＭレジスタの設定を「ＤＭの設定状態」で説明する。「ＤＭ＝００」のときは内蔵クロックによる表示動作が行われる。また、「ＤＭ＝０１」のときは動画インターフェース（ＲＧＢインターフェース）により表示動作が行われる。また、「ＤＭ＝１０」のときはＶＳＹＮＣインターフェースによる表示動作となり、ＲＧＢインタフェース時のＶＳＹＮＣ信号のみと内蔵ブロックにより表示動作が行われる。なお、「ＤＭ＝１１」の設定は禁止される。
このように、インターフェースの切り換えをＲＡＭアクセス切り換えレジスタと表示動作切り換えレジスタとの２つのレジスタ（ＲＡＭレジスタ、ＤＭレジスタ）を用いて独立に制御する。表３に纏めて表記したように、２つのレジスタの設定状態で表示動作を切り換えることで種々の表示モードで動作可能となる。なお、表３では、「ＤＭの設定状態」を（ＤＭ１−０＝００）のように表記してある。
第１１図はシステム・インターフェースとアプリケーション・インターフェースを備えて内蔵メモリによるデータ転送を行う液晶コントローラ・ドライバの実施例の構成とその動作の説明図である。また、第１２図は第１１図の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。本実施例では、静止画データ等を入力するシステム・インターフェース（ベースバンド・インターフェース）４１、動画インターフェースであるアプリケーション・インターフェース４２は共に、そのデータは表示メモリである内蔵ＲＡＭメモリ（表示メモリＭ）６３に格納される。
垂直同期信号ＶＳＹＮＣは表示動作の画面先頭を示すタイミング信号、水平同期信号ＨＳＹＮＣは表示動作のライン周期を示すタイミング信号、ドットクロックＤＯＴＣＬＫは画素単位のクロックで動画インターフェースすなわちアプリケーション・インターフェース（ＡＰＰ）４２による表示動作の基準クロックとなる。また、このドットクロックＤＯＴＣＬＫは表示メモリ（Ｍ）６３の書込み信号ともなる。表示データはこのドットクロックＤＯＴＣＬＫに同期して画像データを転送する。なお、イネーブル信号ＥＮＡＢＬＥは、各画素データが有効であることを示す信号である。このイネーブル信号ＥＮＡＢＬＥが有効のときのみ転送データが表示メモリ（Ｍ）６３に書き込まれる。
すなわち、第１２図に示したように、画面のＲＡＭデータ表示エリア（静止画表示領域）ＳＳＤＡの内のイネーブル信号ＥＮＡＢＬＥが有効とされた領域である動画表示領域ＭＰＤＡに動画表示データＰＤ１７−０が表示される。なお、画面の上下にはバックポーチ期間（ＢＰ３−０）とフロントポーチ期間（ＦＰ３−０）が設けてあり、その間に表示期間（ＮＬ４−０）が設けられている。
第１３図はシステム・インターフェースとアプリケーション・インターフェースの切り換え動作を表示画面の状態で示した説明図である。システム・インターフェースの動作で静止画ＦＳが表示され、アプリケーション・インターフェースの動作で動画ＭＰ１，ＭＰ２，・・・ＭＰ１０，・・・ＭＰＮが表示される様子を示している。携帯電話機では、動画表示を行う時間は表示を行う時間からすると少ないはずである。このため、大多数を占める静止画表示時は「システムインターフェース＋内部クロックによる表示」により低消費電力での動作となる。
そして、動画表示を行う際のみ、前記したように各レジスタ（ＲＭ、ＤＭ）を切り換えてアプリケーション・インターフェース（動画インターフェース）を有効にする。これにより、データの転送電力を使用するインターフェースの使用期間を最小限にし、システム全体での電力消費の低減化を図ることができる。なお、レジスタの設定を含め、本システムのインストラクション設定はシステム・インターフェースのみから可能としている。しかし、別経由でのインストラクション設定を行うようにしてもよい。
第１４図は本発明の他の実施例の説明図であり、動画バッファリング動作を実行する回路構成を説明するためのブロック図である。前記第５図と第６図で説明した画像表示システムでは、動画表示時（アプリケーション・インターフェースの使用時）は表示データをラインメモリに逐次格納して表示が行われる。そのため、表示データを常時転送し続ける必要がある。本実施例では、動画インターフェース（アプリケーション・インターフェース（ＡＰＰ）４２）の使用時も表示データを全てＲＡＭメモリ（Ｍ）６３に格納し、格納された表示データを、動画インターフェース（６３）により入力する同期信号（ＶＳＹＮＣ，ＨＳＹＮＣ，ＤＯＴＣＬＫ，ＥＮＡＢＬＥ）に従って読み出して液晶パネルに出力し、これを表示する。内蔵のＲＡＭメモリ（Ｍ）６３へのアクセス切り換えをアクセスモードレジスタ（ＲＭレジスタ）６０５で行う。
第１５図は第１４図の回路構成による動画バッファリング動作における動画データの転送の様子を説明する説明する模式図である。前記第５図で説明したようなラインメモリのみを用いる動画表示では、動画データを常時転送しなければならない。現状の携帯電話機のシステムでは、動画表示時の１秒間のコマ（フレーム）数は１０〜１５である。このため、１秒間の表示フレーム数を６０フレームとすると画面更新は４フレームに一回行われることになる。すなわち、４フレーム期間は同じ画面を表示している。
現状の携帯電話機での動画を第５図、第６図で説明した構成で行うと、４フレームの同一画面表示期間にわたってデータ転送を行なわなければならないため、データ転送により消費電力が増加する。本実施例では、動画データを全て内蔵のＲＡＭメモリに格納する動画バッファリングを行うようにしたため、画面の更新時のみデータ転送を行い、内蔵のメモリの表示データを更新することになる。その後の同一画面の表示期間は、システム側からのデータ転送を行わずにメモリに格納された表示データを読み出して表示する。これにより、動画データの転送回数が、上記例の動画１５フレーム／秒、フレーム周波数６０Ｈｚにおいて、従来に比較して１／４に削減される。
本発明は、上記説明したような画面のＲＡＭデータ表示エリア（静止画表示領域）ＳＳＤＡの内に動画表示領域ＭＰＤＡをはめ込む際の動画データ表示領域の選択した領域のみに当該動画データを転送することもできる。
第１６図は本発明による動画転送を実現する回路構成の一実施例を説明するブロック図である。また、第１７図は第１６図の液晶コントローラ・ドライバによる選択領域のみへの静止画表示の様子を説明する模式図である。
動画バッファリングを用いない場合、液晶パネルの一部分を使用して動画表示を行う際に動画表示領域ＭＰＤＡ以外の静止画表示領域ＳＳＤＡも含めて動画インターフェースから表示データを常時転送する必要があった。このため、データ転送数が増し、消費電力が増加する。本実施例の選択領域転送方式では、動画インターフェースから転送する表示データは、動画表示領域ＭＰＤＡの表示データのみを転送可能である。
選択領域転送方式では、事前に表示メモリへ静止画データを書き込んで置き、ＥＮＡＢＬＥ信号にて指示された表示メモリの部分にのみ動画インターフェースから表示データを書き込む。これにより、表示メモリ上で静止画と動画が合成され、表示動作時に同時に読み出されて液晶パネル１３に表示がなされる。このように、本実施例によれば、選択的に動画表示領域を指定することができ、動画領域分に相当する最小限のデータ転送で動画表示が可能となり、データ転送時の消費電力を低減することができる。なお、以上は携帯電話機の表示装置に限るものではなく、パソコンやディスプレイモニターなどの大サイズの表示装置についても同様に適用できる。
第１８図は本発明の効果を説明するための前記各データ転送方式の動画データ転送数の比較説明図である。なお、第１８図は、液晶パネルサイズが１７６×２４０ドット、動画サイズがＱＣＩＦサイズ（１４４×１７６ドット）、動画コマ数が１５フレーム／秒（ｆｐｓ）、フレーム周波数が６０Ｈｚの液晶表示装置で比較したものである。第１８図から分かるように、（ａ）動画インターフェースのみの場合（内蔵メモリ無し）では１７６×２４０×６０フレーム＝２．５Ｍ回転送／秒、（ｂ）動画バッファリング方式では１７６×２４０×１５フレーム＝６３３ｋ回転送／秒、（ｃ）動画バッファリング方式＋選択動画領域転送方式では１４４×１７６×１５フレーム＝３８０ｋ回転送／秒となる。
したがって、データ転送量は、（ｂ）動画バッファリング方式は（ａ）動画インターフェースのみの場合に対して約２５％の低減、（ｃ）動画バッファリング方式＋選択動画領域転送方式は（ａ）動画インターフェースのみの場合に対して約１５％の低減が可能となる。
第１９図は本発明のさらに他の実施例の説明図であり、動画表示中の静止画領域の表示書き換え方式を説明する模式図である。第１０図で具体的に説明したように、本発明の液晶コントローラ・ドライバは静止画インターフェースと動画インターフェースの切り換えをレジスタで行い、また、第１４図以降で説明したような動画バッファリングが可能であることから、動画表示中の静止画領域の表示書き換えを行うこともできる。
第１９図に示したように、表示画面に動画を表示しているときにも、携帯電話機におけるようなアイコンマーク（時計、電波状況）等を更新する必要がある。ここでは、画面の静止画表示領域にメール着信表示ＳＩＳを表示させる場合を例として示す。動画バッファリング方式による表示データの書き換えは、画面更新時となる。この他の期間は表示動作のみを行う。前記したように、静止画表示モードと動画表示モードはレジスタ（表示動作切り換えレジスタ（ＤＭ）、ＲＡＭアクセス切り換えレジスタ（ＲＭ））で行う。さらに、この切り換えは、表示動作とメモリへのアクセスのそれぞれを独立して切り換えが可能である。
このため、本実施例では、第１９図の動作波形に示したように、動画表示の画面更新時以外の期間に、ＲＡＭアクセスのみＲＡＭアクセス切り換えレジスタ（ＲＭ）を「＝０」としてシステム・インターフェースに切り換え、静止画表示領域の表示データを更新する。この静止画表示領域の更新期間ＴＳが終了した時点で当該ＲＡＭアクセス切り換えレジスタ（ＲＭ）を「＝１」とする。この静止画表示領域の更新期間ＴＳには、表示動作切り換えレジスタ（ＤＭ）を「＝１」として動画インターフェースから表示を継続する。これにより、動画表示中においても静止画表示領域の更新が可能となり、より柔軟な表示形態を実現できる。
第２０図は本発明のさらに他の実施例の説明図であり、システムでの液晶コントローラ・ドライバとその周辺回路の構成例を説明するブロック図である。本実施例は、前記の第２３図に示した構成にアプリケーションプロセッサ４２を付加したものである。そして、メモリ（Ｍ）の書込みを制御するライトアドレス生成回路（ＳＡＧ）とメモリ（Ｍ）の読み出しを制御する表示アドレス生成回路（ＤＡＧ）の各アドレスの生成タイミングをアプリケーションプロセッサ４２から垂直同期信号ＶＳＹＮＣで制御するようにした。他の構成と動作は第２３図で説明したものと同様である。
本実施例の構成において、表示メモリ（Ｍ）に対してアプリケーションプロセッサ４２からの垂直同期信号ＶＳＹＮＣで画像データの書き込みアドレスの開始時点を制御し、書き込まれた表示データの読み出しの開始時点も垂直同期信号ＶＳＹＮＣで制御することにより、画像表示を画面の走査タイミングに同期させることができ、画面の途中から画像更新がなされることはない。したがって、画面更新中での画面のチラツキは発生しない。
なお、以上、本発明を実施例により説明したが、本発明は上記実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく、種々の変形が可能であることは言うまでもない。
［産業上の利用可能性］
本発明によれば、動画表示時の更新画面をフレームに同期させて行うため、更新途中の表示のチラツキがなく、また動画表示時の表示データの転送データ数を低減できるため、システム全体での消費電力の低減が可能である。
また、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと、画像データ処理装置からの動画像データを入力する外部表示インターフェースの切り換えと画像表示メモリのアクセスを独立して制御するように構成したことにより、表示内容に合わせた表示モードを選択できる。
さらに、動画表示モードと静止画表示モードで対応するインターフェースを切り換えることで、それぞれのインターフェースの機能を有効に活用できることでもシステム全体での消費電力の低減が可能である。
【図面の簡単な説明】
第１図は本発明の一実施例の全体構成の説明図である。第２図は本発明の表示駆動制御システムの一実施例の構成を用いた携帯電話機の表示画面における動画像の画面更新の様子を説明する模式図である。第３図は本発明による液晶コントローラ・ドライバの回路構成とその関連回路を説明するブロック図である。第４図は本発明の表示駆動制御システムの一実施例の構成を用いた携帯電話機の表示画面における動画像の画面更新の様子を動画インターフェースでの表示動作として説明する模式図である。第５図は本発明の実施例の効果を比較して説明するための動画インターフェースと内蔵メモリを有しない液晶コントローラ・ドライバの構成とその動作の説明図である。第６図は第５図の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。第７図は本発明の実施例の効果を比較して説明するためのシステム・インターフェースと内蔵メモリによるデータ転送を行う液晶コントローラ・ドライバの構成とその動作の説明図である。第８図は第７図の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。第９図は本発明の構成を第７図の構成および第５図の構成と比較して示すメリットとデメリットの説明図である。第１０図は本発明の液晶コントローラ・ドライバを具体化したドライバチップの回路構成の説明図である。第１１図はシステム・インターフェースとアプリケーション・インターフェースを備えて内蔵メモリによるデータ転送を行う液晶コントローラ・ドライバの実施例の構成とその動作の説明図である。第１２図は第１１図の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。第１３図はシステム・インターフェースとアプリケーション・インターフェースの切り換え動作を表示画面の状態で示した説明図である。第１４図は本発明の他の実施例の説明図である。第１５図は第１４図の回路構成による動画バッファリング動作における動画データの転送の様子を説明する説明する模式図である。第１６図は本発明による動画転送を実現する回路構成の一実施例を説明するブロック図である。第１７図は第１６図の液晶コントローラ・ドライバによる選択領域のみへの静止画表示の様子を説明する模式図である。第１８図は本発明の効果を説明するための前記各データ転送方式の動画データ転送数の比較説明図である。第１９図は本発明のさらに他の実施例の説明図である。第２０図は本発明のさらに他の実施例の説明図である。第２１図は本発明前に本発明者によって検討された表示駆動制御システムの一例である動画対応のインターフェースを持たない携帯電話機の駆動回路システム構成の一例を説明するブロック図である。第２２図は第２１図に示したシステムでの動画像表示時の画面更新の動作例を模式的に示す説明図である。第２３図は第２１図に示したシステムでの液晶コントローラ・ドライバとその周辺回路の構成例を説明するブロック図である。第２４図は第２３図に示したシステムの液晶コントローラ・ドライバを用いた携帯電話機の画面における動画像の画面更新の様子を説明する模式図である。[Technical field]
The present invention relates to a display drive control technique for controlling an image display mode of a display device, and more particularly to a display device that displays a still image or a moving image on a liquid crystal display device, an organic EL display device, or other dot matrix type display device. The present invention relates to a display drive control system that controls an image display mode.
[Background technology]
In general, a dot matrix type display device includes a display panel having a large number of pixels arranged in a two-dimensional matrix, and a display control circuit for supplying image signals to the display panel to display still images and moving images. The As this type of display device, a liquid crystal display device, an organic EL display device, a plasma display device, a field emission display device, or the like is known. Here, an outline of an image display system will be described by taking a liquid crystal display device which is a typical display device and a mobile phone using the liquid crystal display device as a display unit as an example.
In recent years, there has been an increasing demand for displaying a moving image (hereinafter also simply referred to as a moving image) on a display screen of a mobile phone. However, since the conventional mobile phone is mainly intended to display a still image including text (hereinafter also simply referred to as a still image), the drive control circuit includes a still image, text system, I / O, It has only an interface and no built-in video interface. For this reason, the conventional drive control circuit can display a moving image, but it is difficult to display a moving image with high image quality that can be observed smoothly.
FIG. 21 is a block diagram for explaining an example of a drive circuit system configuration of a mobile phone having no moving image compatible interface, which is an example of a display drive control circuit and display device examined by the inventors before the present invention. The drive control circuit system 1 'includes an audio interface (AUI) 2, a high frequency interface (HFI) 3, an image processor 4', a memory 5, and a liquid crystal controller / driver (LCD-CDR) 6 'as a display drive control circuit, a still image. • Text system • I / O bus interface (SS / IF) 7 etc. Reference numeral 9 is a microphone (M / C), 10 is a speaker (S / P), 12 is an antenna (ANT), and 13 is a liquid crystal panel (liquid crystal display: LCD).
The image processor 4 ′ includes a digital signal processor (DSP) 411, an ASIC 412, and a baseband processor 41 having a microcomputer MPU. An audio interface (AUI) 2 controls the input of audio from the microphone 9 and the output of audio to the speaker 10.
For display on the liquid crystal panel 13, the image data is read from the memory 5, the necessary processing is performed by the microcomputer MPU 413, and the liquid crystal controller / driver using the still image / text / system / I / O bus / interface SS / IF7. (LCD-CDR) The data is written to the display RAM in 6 '. In the moving image display mode, 10 to 15 screens (frames) are rewritten per second. In this system, a system / I / O bus represented by an 80-system interface is used. Hereinafter, the still image / text / system / I / O bus interface (SS / IF) 7 may be abbreviated as the system interface 7.
The display operation by the liquid crystal controller / driver (LCD-CDR) 6 'is performed by a built-in clock in the driver. For this reason, the writing of image data and the display operation are performed completely asynchronously.
FIG. 22 is an explanatory view schematically showing an operation example of screen update at the time of moving image display in the system shown in FIG. FIG. 22 shows a display screen of a mobile phone, and shows a state in which a moving picture (Motion picture) is displayed in a still picture (Still picture) display area. This drawing display is the same in the following drawings. The writing of the image data to the display RAM in the liquid crystal controller / driver (LCD-CDR) 6 'is performed completely irrespective of the display operation. As described above, since the writing of the image data and the reading of the image data for display on the liquid crystal panel LCD are performed independently (asynchronously), the moving image 1 (Moving picture 1) shown in FIG. The screen update from (c) to moving image 2 (Moving picture 2) may be performed from the middle of the screen as shown in FIG. 22 (b).
When the moving image is updated from the middle of the screen, the moving image 1 (Moving picture 1) and the moving image 2 (Moving picture 2) coexist in the same display and are updated. For this reason, as shown in FIG. 22 (b), the boundary between the moving picture 1 and the moving picture 2 being displayed is conspicuous, and it may be visually recognized as flickering on the screen, which is not preferable from the viewpoint of display quality. Absent. As described above, it is difficult to display a moving image with high quality only by using a still image / text / system / I / O bus / interface SS / IF. In order to display a moving image, it is necessary to write image data in synchronization with the display operation.
FIG. 23 is a block diagram for explaining a configuration example of a liquid crystal controller / driver and its peripheral circuits in the system shown in FIG. A liquid crystal controller / driver (LCD-CDR) 6 ′ includes a write address generation circuit 61, a display address generation circuit 62, a display memory (M) 63 which is a bitmap image memory composed of RAM, a liquid crystal drive circuit (DR) 64, A built-in clock generation circuit (CLK) 65 is included. Display data (DB17-0) from the baseband processor 41 of the image processor 4 ′ is written into the built-in display memory M from the system interface (SS / IF) 7.
The write address at this time is generated by the write address generation circuit (SAG) 61 based on the system interface signal CS (chip select) and RS (register select) WR (write). In the display operation, display data is read from the display memory (M) 63 in accordance with the display address generated by the display address generation circuit (DAG). The display address generation is performed in synchronization with the clock generated by the built-in clock generation circuit (CLK) 65. The operation by the built-in clock and the operation by the system interface (SS / IF) 7 are performed completely unrelated (asynchronously).
FIG. 24 is a schematic diagram for explaining how the moving image is updated on the screen of the mobile phone using the liquid crystal controller / driver of the system shown in FIG. The display readout line (scanning line: pixel selection line) LR by the display operation is sequentially read from the head at a constant speed according to the built-in clock. Writing display data from the system interface (SS / IF) 7 to the memory M is performed regardless of the display operation. For this reason, the write line LW by the system interface (SS / IF) 7 may pass the display read line LR by the display operation. That is, the display write line LW and the display read line LR may cross each other.
When the writing line and the reading line intersect as shown in FIG. 24C, when the display changes from the moving image display state of FIG. 24A to the moving image display state of FIG. The display flickers at the intersecting lines. If a moving image is displayed at 15 frames per second in a screen display of 60 frames per second, the screen needs to be updated once every 4 frames. In this case, four screen updates occur per second, and four flickers occur per second. This screen flicker has been one of the problems to be solved in this type of display device.
Further, if a configuration for avoiding screen flicker as described above is added to the liquid crystal controller / driver, the power consumption of the display device is increased, which is not preferable particularly in a portable terminal such as a cellular phone. An object of the present invention is to provide a display drive control system that reduces power consumption by suppressing power consumption due to the addition of a high-quality moving image display function without screen flicker during moving image display.
[Disclosure of the Invention]
In order to achieve the above object, the present invention uses a moving image compatible interface as a first function in addition to a system interface in a still image mode as a second function, and further supports a moving image only during a necessary period. The feature is that the power consumption is reduced by switching to the still image interface (system interface) so as to operate. The typical characteristics of the display drive control system according to the present invention will be described as follows.
(1), an audio interface, a high-frequency interface, a still image / text / system / I / O bus interface, an external display interface for inputting moving image data, and an image having an image data storage area for at least one frame. A display memory and a display drive control circuit for supplying display data to the display device are provided, and moving image display is performed in a region of a still image display screen in synchronization with the display operation of the display device.
(2) In (1), the display drive control circuit selectively connects display data of the still image / text / system / I / O bus interface and external display interface to writing and reading of the image display memory. It has a display operation switching register and a memory access switching register.
(3) In (1), the display drive control circuit has a vertical synchronizing signal input terminal for moving images, and the timing for writing and reading moving image display data to and from the image display memory is set to the vertical synchronizing signal input terminal. It is controlled by a vertical synchronizing signal input from.
(4) In any one of (1) to (3), the display drive control circuit has an enable signal input terminal for designating an area for displaying the moving image on the screen of the display device. .
(5) In any one of (1) to (3), an enable signal input terminal is provided for designating a region for updating a part of a still image in a region for displaying the still image on the screen of the display device. It is characterized by.
(6) a display panel including a display panel and a memory for storing image data to be supplied to the display panel, the display drive control circuit supplying the image data and display timing to the display panel, and the display drive control circuit An image processor for storing the image data in a memory;
The display drive control device is coupled to the image processor by a first function for writing the image data corresponding to moving image data to the memory.
(7) In (6), the display drive control device is further coupled to the image processor by a second function for writing the image data, which is still image data, to the memory. .
In (8) and (7), the first function includes a vertical synchronization signal supplied from the image processor to the display control drive circuit, and the vertical synchronization signal reads out the image signal written in the memory. It is characterized by being a signal for indicating the start.
(9) In (8), the first function further includes a horizontal synchronizing signal and a dot clock.
(10) a display panel, a memory that stores image data to be supplied to the display panel, a display drive control circuit that supplies the image data and display timing to the display panel, and the display drive control circuit An image processor for storing the image data in a memory;
The display drive control device includes the first function for writing the image data corresponding to the moving image data to the memory and the second function for writing the image data to be the still image data to the memory. It is combined with an image processor.
In (11) and (10), the first function includes a vertical synchronization signal supplied from the image processor to the display control drive circuit, and the vertical synchronization signal reads out the image signal written in the memory. It is characterized by being a signal for indicating the start.
(12) a display panel, a memory that stores image data to be supplied to the display panel, a display drive control circuit that supplies the image data and display timing to the display panel, and the display drive control circuit An image processor for storing the image data in a memory;
The display drive control device is characterized in that a vertical synchronization signal for indicating the start of writing the image data corresponding to moving image data to the memory is supplied from the image processor.
According to the display drive control system of the present invention configured as described above, high-quality moving images can be displayed, and the moving image interface and the still image interface are switched according to the display content (moving image mode / still image mode). Therefore, low power consumption can be realized.
[Best Mode for Carrying Out the Invention]
Embodiments of the present invention will be described below in detail with reference to the drawings of the embodiments. FIG. 1 is an explanatory diagram of the overall configuration of an embodiment of the present invention. An interface corresponding to a moving image (that is, a moving image data is transferred to a first function) as a first function as an example of a display drive control system according to the present invention. 1 is a block diagram illustrating an example of a drive circuit system configuration of a mobile phone having 1 port). The drive control system 1 includes an audio interface (AUI) 2, a high frequency interface (HFI) 3, an image processor 4 as an image data processing device, a memory 5 as an image display memory, and a display drive similar to those shown in FIG. Liquid crystal controller / driver (LCD-CDR) 6 as a control circuit, still image / text / system / I / O bus interface (SS / IF) 7 as a second function (that is, still image data is transferred) (Including the second port).
The memory 5 is a frame memory (bitmap memory) that stores display data for at least one frame of an image, and is hereinafter also referred to as a graphic RAM. In the description of the embodiment, the still image / text / system / I / O bus interface (SS / IF) 7 may be described as the system interface 7 or the moving image interface.
The image processor 4 includes a video signal processor (MPEG) 421 and a liquid crystal display controller (LCDC) 422 in addition to a digital signal processor (DSP) 411, an ASIC 412 and a baseband processor 41 having a microcomputer MPU. And an application processor (APP) 42. Reference numeral 9 is a microphone (M / C9, 10 is a speaker (S / P), 11 is a video camera (C / M), 12 is an antenna (ANT), and 13 is a liquid crystal panel (liquid crystal display: LCD). The ASIC 412 has peripheral circuit functions necessary for other mobile phone system configurations, and the image processor 4 may be formed on a single semiconductor substrate (chip) such as single crystal silicon, or the base hand processor 41. Each of the application processors 42 may be formed on one semiconductor substrate (chip).
The baseband processor BBP generally provided in the mobile phone system shown in FIG. 21 described above lacks the video processing capability. In addition to this baseband processor BBP, a sub MPU called an application processor (APP) is known. The application processor (APP) 42 in FIG. 1 incorporates an MPEG processor (MPRG) 421 in order to perform MPEG moving image processing and the like. The application processor (APP) 42 transfers image data to the liquid crystal controller / driver (LCD-CDR) 6 through the moving image interface (MP / IF) 8. Still image display data and text display data are transferred to the liquid crystal controller / driver (LCD-CDR) 6 via the system interface (SS / IF) 7 as in the system shown in FIG.
FIG. 2 is a schematic diagram for explaining how the moving image is updated on the display screen of the mobile phone using one embodiment of the display drive control system of the present invention. In the moving image interface MP / IF8, a display operation is performed by synchronization signals (vertical synchronization signal VSYNC, horizontal synchronization HSYNC, dot clock DOTCLK) necessary for the display operation, and a display data signal (for example, 18 bits) described later in synchronization with the display operation. : PD17-PD0, hereinafter referred to as PD17-0), and display data is written to the memory (built-in RAM: M) 5 of the liquid crystal controller / driver (LCD-CDR) 6 by the data enable signal (ENABLE). Thus, the screen update from the screen display of FIG. 2A to the screen display of FIG. 2B is performed from the top of the screen, and switching from the middle of the screen does not occur.
FIG. 3 is a block diagram for explaining a circuit configuration of a liquid crystal controller / driver according to the present invention and related circuits. In the figure, the same reference numerals as those in FIG. 1 correspond to the same functional parts. The liquid crystal controller / driver (LCD-CDR) 6 is formed on a single semiconductor substrate (chip) such as single crystal silicon by a known CMOS manufacturing process, and includes a serial address generation circuit (SAG) 61, a display address, and the like. A generation circuit (DAG) 62, a display memory (M) 63, and a liquid crystal drive circuit (DR) 64 are included. The display data is written from the data bus (PD17-0). The write address DA at this time is generated by the display address generation circuit (DAG) 62 based on the moving image interface signals (VSYNC, HSYNC, DOTCLK).
The display data is read out from the built-in memory (M) 63 according to the display address DA generated from the moving image interface signal and is supplied to the liquid crystal drive circuit (DR) 64. Both the display data write address and read address are generated based on the moving image interface signal.
FIG. 4 is a schematic diagram for explaining, as a display operation on a moving image interface, how a moving image is updated on a display screen of a mobile phone using an embodiment of the display drive control system of the present invention. The display data is written from the system interface (SS / IF) 7 to the display memory (M) 63 according to the dot clock DOTCLK from the moving image interface (MP / IF) 8 in FIG.
The display data is read according to the moving image interface signal (VSYNC, HSYNC, DOTCLK). The writing of image data and the reading of display are performed with the same constant speed because they operate based on the same signal. In FIG. 4A, LR indicates a display data read line, and LW indicates a display data write line. In addition, L in FIG. END Indicates the last line.
And time t 0 Is the time when the screen top line is displayed, time t 1 Indicates the start of the last line display on the screen. Thus, display data writing and display reading do not overtake each other during one-screen display, so there is no boundary between the moving image 1 and the moving image 2 as described in FIG. 23, and the screen flickers. There is no. It is sufficient that the write address and the display read address are always kept at an interval of one line or more. Next, the still image display mode will be described.
FIG. 5 is an explanatory diagram of the configuration and operation of a liquid crystal controller / driver that does not have a built-in memory and a moving image interface for comparing and explaining the effects of the embodiment of the present invention. FIG. 6 is a schematic diagram for explaining how still images are displayed by the liquid crystal controller / driver of FIG. The liquid crystal controller / driver (LCD-CDR) 6 has a line memory (LM) 63 ′ as the memory M.
Since this configuration does not have a RAM memory such as a bitmap memory, even in the still image display mode, the same screen data is always displayed on the liquid crystal as shown in FIGS. 6 (a), 6 (b),. It must continue to be transferred to the controller driver (LCD-CDR) 6. Therefore, it is difficult to reduce the power consumption due to the power of data transfer. Further, since the transfer data is different for each screen in the moving image display, the circuit of the present invention (see FIG. 3) which can write in synchronization with the display operation is effective.
FIG. 7 is an explanatory diagram of the configuration and operation of a liquid crystal controller / driver that performs data transfer using a system interface and a built-in memory for comparing and explaining the effects of the embodiments of the present invention. FIG. 8 is a schematic diagram for explaining how still images are displayed by the liquid crystal controller / driver of FIG. In the configuration shown in FIG. 7, a bitmap memory (M) 63 which is a RAM memory similar to that in FIG.
As shown in FIG. 8, after the image data for one screen is written in the built-in memory (M) 63, the still image data is read again in order to read the data in the memory (M) 63 by the built-in clock. There is no need to transfer. For this reason, power consumption in data transfer can be reduced. Based on this concept, in the embodiment of the present invention, the configuration shown in FIG. 7 is used in the still image display mode, and the configuration shown in FIG. 5 is made to function in the moving image display mode. For switching between the still image display mode and the moving image display mode, a register described later is provided, and the mode is switched according to the state of this register.
FIG. 9 is an explanatory diagram of merits and demerits showing the structure of the present invention in comparison with the structure of FIG. 7 and the structure of FIG. In FIG. 9 (1), that is, in the configuration including only the system interface and the display memory (RAM), since the display memory (RAM) is incorporated, the image display mode can be selected from the still image display mode and the moving image display mode. The amount of display data transferred can be minimized. However, the flickering of the display screen as described in FIGS. 20 to 23 occurs.
The configuration of (2) in FIG. 9, that is, a configuration having a moving image interface and a line memory, allows screen display without flickering, but is consumed because it requires constant data transfer including still image display. Electric power increases and low power consumption is difficult. On the other hand, according to the configuration of the embodiment of the present invention in which the built-in memory and the moving image interface shown in (3) of FIG. 9 are provided and the still image display mode and the moving image display mode are switched, the display screen is displayed. The video can be updated without flickering, and low power consumption can be realized with minimal data transfer.
Next, a description will be given of a specific system configuration and operation for realizing switching of each display mode between the moving image display and the still image display in the moving image interface and the system interface according to the present invention.
FIG. 10 is an explanatory diagram of a circuit configuration of a driver chip that embodies a liquid crystal controller / driver constituting the display drive control system of the present invention. Still image data, text data, etc. to the driver chip 600 are written from the baseband processor 41 to the system interface 601 and displayed on the memory of the address indicated by the internal address counter (AC) 606, ie, the graphic RAM (GRAM) 610. Written as data. This display operation is as follows. That is, based on the clock signal generated by the internal clock generation circuit (CPG) 630, the timing generation circuit 622 generates the timing and display address necessary for the display operation.
Display data is read from the graphic RAM (GRAM) 610 at this timing and display address, converted to a voltage level necessary for liquid crystal display, and sent to the liquid crystal panel. Switching between the moving image display mode and the still image display mode is performed by a display operation switching register (DM) 621 and a RAM access switching register (RM) 605.
In the moving image display mode, moving image display data (PD17-0), vertical synchronization signal VSYNC, horizontal synchronization signal HSYNC, dot clock DCLK, and data enable signal ENABLE are input from the application processor 42 to the external display interface 620. The display operation switching register (DM) 621 switches the timing in the timing generation circuit 622 from the built-in clock reference to the synchronization signal (VSYNC, HSYNC), and generates a necessary timing signal.
The RAM access switching register (RM) 605 switches the operation of the address counter (AC) 606 to a signal generated from the dot clock DCLK and the data enable signal ENABLE. Then, the data bus to the graphic RAM (GRAM) 610 is switched to display data (PD17-0). Thus, the display operation and the RAM access operation are switched from the system interface 601 and the internal clock generation circuit (CPG) 630 to the external display interface module 620 that is a moving image interface.
In FIG. 10, reference numeral 602 is a gate driver interface (serial), 603 is an index register (IR), 604 is a control register (CR), 607 is a bit operation circuit that performs arithmetic processing in units of bits, and 608 is A read data latch circuit 609 is a write data latch circuit. Reference numerals 623, 624 and 626 are latch circuits, 625 is an AC circuit, 627 is a drive circuit, and constitutes a display drive circuit (here, a liquid crystal drive circuit) 64. Reference numeral 640 denotes a gamma (γ) adjustment circuit, and reference numeral 650 denotes a gradation voltage generation circuit, which constitutes a display data processing circuit for the liquid crystal panel.
Note that the bit operation circuit 607 performs arithmetic processing in units of bits and rearrangement operations in units of bits, and can be omitted if this function is not required.
Next, the details of the system interface and application interface switching registers will be described. Table 1 shows the mode setting state of the RAM access switching register (RM) 605 described with reference to FIG. In Table 1, this register is expressed as a RAM access mode register.
Figure 2003056541
Table 2 also shows the mode setting state of the display operation switching register (DM) 605 described with reference to FIG. In Table 2, this register is represented as a display operation mode register.
Figure 2003056541
Table 3 is an explanatory diagram of various display operation mode states according to the combination setting of the RAM access switching register (RM) and the display operation switching register (DM).
Figure 2003056541
As shown in Table 1, the RAM access switching register (RM) sets switching of an interface for accessing the built-in display memory (graphic RAM) GRAM. The setting of the RAM access switching register (RM register) will be described in “RM setting state”. When “RM = 0”, display data can be written into the memory GRAM only from the system interface. When “RM = 1”, writing to the memory GRAM is possible only from the application interface (moving image interface, RGB interface in Table 1).
The display operation switching register (DM register) shown in Table 2 is a 2-bit setting, and switches the display operation mode. This DM register setting will be described in “DM setting state”. When “DM = 00”, a display operation is performed using a built-in clock. When “DM = 01”, the display operation is performed by the moving image interface (RGB interface). When “DM = 10”, the display operation is performed by the VSYNC interface, and the display operation is performed by only the VSYNC signal and the built-in block at the time of the RGB interface. Note that the setting of “DM = 11” is prohibited.
As described above, the switching of the interface is controlled independently using the two registers (RAM register and DM register) of the RAM access switching register and the display operation switching register. As summarized in Table 3, it is possible to operate in various display modes by switching the display operation in the setting state of the two registers. In Table 3, “DM setting state” is represented as (DM1-0 = 00).
FIG. 11 is an explanatory diagram of the configuration and operation of an embodiment of a liquid crystal controller / driver that includes a system interface and an application interface and performs data transfer using a built-in memory. FIG. 12 is a schematic diagram for explaining how still images are displayed by the liquid crystal controller / driver of FIG. In this embodiment, both a system interface (baseband interface) 41 for inputting still image data and the application interface 42 which is a moving image interface have their data stored in a built-in RAM memory (display memory M) 63 as a display memory. Stored in
The vertical synchronization signal VSYNC is a timing signal indicating the head of the display operation, the horizontal synchronization signal HSYNC is a timing signal indicating the line cycle of the display operation, and the dot clock DOTCLK is a clock in units of pixels, and is based on the moving image interface, that is, the application interface (APP) 42 This is the reference clock for display operation. The dot clock DOTCLK also serves as a write signal for the display memory (M) 63. Display data is transferred in synchronization with the dot clock DOTCLK. The enable signal ENABLE is a signal indicating that each pixel data is valid. Only when the enable signal ENABLE is valid, the transfer data is written into the display memory (M) 63.
That is, as shown in FIG. 12, the moving picture display data PD17-0 is stored in the moving picture display area MPDA in which the enable signal ENABLE is valid in the RAM data display area (still picture display area) SSDA of the screen. Is displayed. Note that a back porch period (BP3-0) and a front porch period (FP3-0) are provided above and below the screen, and a display period (NL4-0) is provided therebetween.
FIG. 13 is an explanatory diagram showing the switching operation between the system interface and the application interface in the state of the display screen. The still image FS is displayed by the operation of the system interface, and the moving images MP1, MP2,... MP10,. In a mobile phone, the time for displaying a moving image should be less than the time for displaying. For this reason, at the time of displaying a still image occupying the majority, “system interface + display by internal clock” enables operation with low power consumption.
Then, only when displaying a moving image, the application interface (moving image interface) is enabled by switching the registers (RM, DM) as described above. As a result, it is possible to minimize the usage period of the interface that uses the data transfer power and to reduce the power consumption of the entire system. It should be noted that the instruction setting of this system, including register settings, is possible only from the system interface. However, instruction setting via another route may be performed.
FIG. 14 is an explanatory diagram of another embodiment of the present invention, and is a block diagram for explaining a circuit configuration for executing a moving image buffering operation. In the image display system described with reference to FIG. 5 and FIG. 6, when moving images are displayed (when an application interface is used), display data is sequentially stored in a line memory and displayed. For this reason, it is necessary to constantly transfer display data. In this embodiment, even when the moving image interface (application interface (APP) 42) is used, all display data is stored in the RAM memory (M) 63, and the stored display data is input by the moving image interface (63). Reading is performed in accordance with signals (VSYNC, HSYNC, DOTCLK, ENABLE), and output to the liquid crystal panel to display it. The access mode register (RM register) 605 switches the access to the built-in RAM memory (M) 63.
FIG. 15 is a schematic diagram for explaining how moving image data is transferred in the moving image buffering operation with the circuit configuration of FIG. In the moving image display using only the line memory as described with reference to FIG. 5, the moving image data must be transferred at all times. In the current mobile phone system, the number of frames (frames) per second when displaying a moving image is 10-15. For this reason, when the number of display frames per second is 60 frames, the screen is updated once every four frames. That is, the same screen is displayed for the four frame periods.
If a moving picture on a current mobile phone is performed with the configuration described with reference to FIGS. 5 and 6, the data transfer must be performed over the same frame display period of 4 frames, so that the power consumption increases due to the data transfer. In this embodiment, since moving image buffering for storing all moving image data in the built-in RAM memory is performed, data transfer is performed only when the screen is updated, and display data in the built-in memory is updated. In the subsequent display period of the same screen, the display data stored in the memory is read and displayed without performing data transfer from the system side. As a result, the number of transfer times of the moving image data is reduced to ¼ compared to the conventional case at the moving image 15 frames / second and the frame frequency of 60 Hz in the above example.
The present invention transfers the moving image data only to the selected area of the moving image data display area when the moving image display area MPDA is inserted into the RAM data display area (still image display area) SSDA of the screen as described above. You can also.
FIG. 16 is a block diagram for explaining an embodiment of a circuit configuration for realizing moving image transfer according to the present invention. FIG. 17 is a schematic diagram for explaining how still images are displayed only in selected areas by the liquid crystal controller / driver of FIG.
When moving image buffering is not used, it is necessary to always transfer display data from the moving image interface including the still image display area SSDA other than the moving image display area MPDA when displaying a moving image using a part of the liquid crystal panel. For this reason, the number of data transfers increases and power consumption increases. In the selected area transfer method of this embodiment, only display data in the moving picture display area MPDA can be transferred as display data transferred from the moving picture interface.
In the selected area transfer method, still image data is written in advance in the display memory, and display data is written from the moving image interface only in the portion of the display memory designated by the ENABLE signal. As a result, the still image and the moving image are synthesized on the display memory, and simultaneously read out during the display operation and displayed on the liquid crystal panel 13. As described above, according to this embodiment, the moving image display area can be selectively specified, and moving image display can be performed with the minimum data transfer corresponding to the moving image area, thereby reducing power consumption during data transfer. can do. Note that the above is not limited to a display device of a mobile phone, and can be similarly applied to a large-size display device such as a personal computer or a display monitor.
FIG. 18 is a comparative explanatory view of the number of moving image data transfers of the respective data transfer methods for explaining the effect of the present invention. FIG. 18 shows a comparison with a liquid crystal display device having a liquid crystal panel size of 176 × 240 dots, a moving image size of QCIF size (144 × 176 dots), a moving image frame rate of 15 frames / second (fps), and a frame frequency of 60 Hz. It is a thing. As can be seen from FIG. 18, (a) 176.times.240.times.60 frames = 2.5M times per second in the case of only the moving image interface (no internal memory), and (b) 176.times.240.times.15 in the moving image buffering system. Frame = 633k transfer / second, and (c) moving image buffering method + selected moving image area transfer method: 144 × 176 × 15 frame = 380k transfer / second.
Therefore, the data transfer amount is reduced by about 25% in the case of (b) moving image buffering method (a) only with the moving image interface, and (c) moving image buffering method + selected moving image area transfer method is (a) moving image A reduction of about 15% is possible compared to the case of only the interface.
FIG. 19 is an explanatory diagram of still another embodiment of the present invention, and is a schematic diagram for explaining a display rewriting method of a still image area during moving image display. As specifically described in FIG. 10, the liquid crystal controller / driver of the present invention performs switching between the still image interface and the moving image interface by a register, and can perform moving image buffering as described in FIG. 14 and thereafter. For this reason, it is possible to rewrite the display of the still image area during the moving image display.
As shown in FIG. 19, even when a moving image is displayed on the display screen, it is necessary to update the icon mark (clock, radio wave status) and the like as in the mobile phone. Here, an example is shown in which the incoming mail display SIS is displayed in the still image display area of the screen. The display data is rewritten by the video buffering method when the screen is updated. In other periods, only the display operation is performed. As described above, the still image display mode and the moving image display mode are performed by registers (display operation switching register (DM), RAM access switching register (RM)). Further, this switching can be performed independently between the display operation and the access to the memory.
For this reason, in this embodiment, as shown in the operation waveform of FIG. 19, the RAM access switching register (RM) is set to “= 0” only for the RAM access in a period other than the time when the moving image display screen is updated. To update the display data in the still image display area. At the end of the still image display area update period TS, the RAM access switching register (RM) is set to “= 1”. In the still image display area update period TS, the display operation switching register (DM) is set to “= 1” and the display is continued from the moving image interface. As a result, the still image display area can be updated even during moving image display, and a more flexible display mode can be realized.
FIG. 20 is an explanatory diagram of still another embodiment of the present invention, and is a block diagram for explaining a configuration example of a liquid crystal controller / driver and its peripheral circuits in the system. In this embodiment, an application processor 42 is added to the configuration shown in FIG. The generation timing of each address of the write address generation circuit (SAG) that controls writing to the memory (M) and the display address generation circuit (DAG) that controls reading of the memory (M) is sent from the application processor 42 to the vertical synchronization signal VSYNC. It was made to control with. Other configurations and operations are the same as those described in FIG.
In the configuration of this embodiment, the start point of the image data write address is controlled by the vertical synchronization signal VSYNC from the application processor 42 with respect to the display memory (M), and the read start point of the written display data is also vertically synchronized. By controlling with the signal VSYNC, the image display can be synchronized with the scanning timing of the screen, and the image is not updated from the middle of the screen. Therefore, flickering of the screen during the screen update does not occur.
Although the present invention has been described with reference to the embodiments, the present invention is not limited to the configurations of the above embodiments, and various modifications can be made without departing from the technical idea of the present invention. Needless to say.
[Industrial applicability]
According to the present invention, since the update screen at the time of moving image display is performed in synchronization with the frame, there is no flickering of the display during the update, and the number of transfer data of the display data at the time of moving image display can be reduced. Power consumption can be reduced.
In addition, switching between the still image / text / system / I / O bus interface and the external display interface for inputting moving image data from the image data processing device and the access to the image display memory are independently controlled. Thus, a display mode that matches the display content can be selected.
Furthermore, by switching the corresponding interface between the moving image display mode and the still image display mode, the power consumption of the entire system can be reduced by effectively utilizing the functions of the respective interfaces.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of the overall configuration of an embodiment of the present invention. FIG. 2 is a schematic diagram for explaining a state of screen update of a moving image on a display screen of a mobile phone using the configuration of an embodiment of the display drive control system of the present invention. FIG. 3 is a block diagram for explaining a circuit configuration of a liquid crystal controller / driver according to the present invention and related circuits. FIG. 4 is a schematic diagram for explaining, as a display operation on a moving image interface, how a moving image is updated on a display screen of a mobile phone using the configuration of an embodiment of a display drive control system of the present invention. FIG. 5 is an explanatory diagram of the configuration and operation of a liquid crystal controller / driver that does not have a built-in memory and a moving image interface for comparing and explaining the effects of the embodiment of the present invention. FIG. 6 is a schematic diagram for explaining how still images are displayed by the liquid crystal controller / driver of FIG. FIG. 7 is an explanatory diagram of the configuration and operation of a liquid crystal controller / driver that performs data transfer using a system interface and a built-in memory for comparing and explaining the effects of the embodiments of the present invention. FIG. 8 is a schematic diagram for explaining how still images are displayed by the liquid crystal controller / driver of FIG. FIG. 9 is an explanatory diagram of merits and demerits showing the structure of the present invention in comparison with the structure of FIG. 7 and the structure of FIG. FIG. 10 is an explanatory diagram of a circuit configuration of a driver chip that embodies the liquid crystal controller / driver of the present invention. FIG. 11 is an explanatory diagram of the configuration and operation of an embodiment of a liquid crystal controller / driver that includes a system interface and an application interface and performs data transfer using a built-in memory. FIG. 12 is a schematic diagram for explaining how still images are displayed by the liquid crystal controller / driver of FIG. FIG. 13 is an explanatory diagram showing the switching operation between the system interface and the application interface in the state of the display screen. FIG. 14 is an explanatory view of another embodiment of the present invention. FIG. 15 is a schematic diagram for explaining the state of transfer of moving image data in the moving image buffering operation with the circuit configuration of FIG. FIG. 16 is a block diagram for explaining an embodiment of a circuit configuration for realizing moving image transfer according to the present invention. FIG. 17 is a schematic diagram for explaining the state of still image display only in the selected area by the liquid crystal controller / driver of FIG. FIG. 18 is a comparative explanatory view of the number of moving image data transfers of the respective data transfer methods for explaining the effect of the present invention. FIG. 19 is an explanatory view of still another embodiment of the present invention. FIG. 20 is an explanatory view of still another embodiment of the present invention. FIG. 21 is a block diagram for explaining an example of a drive circuit system configuration of a mobile phone having no moving image compatible interface, which is an example of a display drive control system examined by the present inventors before the present invention. FIG. 22 is an explanatory view schematically showing an operation example of screen update at the time of moving image display in the system shown in FIG. FIG. 23 is a block diagram for explaining a configuration example of a liquid crystal controller / driver and its peripheral circuits in the system shown in FIG. FIG. 24 is a schematic diagram for explaining how the moving image is updated on the screen of the mobile phone using the liquid crystal controller / driver of the system shown in FIG.

Claims (12)

音声インターフェースと、高周波インターフェースと、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと、動画像データを入力する外部表示インターフェースと、少なくとも１フレーム分の画像データ格納領域をもつ画像表示メモリと、表示装置に表示データを供給する表示駆動制御回路とを有し、静止画表示画面の領域内に前記表示装置の表示動作に同期させて動画表示を行うことを特徴とする表示駆動制御システム。An audio interface, a high frequency interface, a still image / text / system / I / O bus interface, an external display interface for inputting moving image data, and an image display memory having an image data storage area for at least one frame; And a display drive control circuit for supplying display data to the display device, wherein a moving image is displayed in a region of a still image display screen in synchronization with a display operation of the display device. 前記表示駆動制御回路が、前記静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと外部表示インターフェースの表示データを前記画像表示メモリの書込みと読み出しに選択接続する表示動作切り換えレジスタとメモリアクセス切り換えレジスタとを有することを特徴とする１に記載の表示駆動制御システム。A display operation switching register and a memory access switching register, wherein the display drive control circuit selectively connects display data of the still image / text / system / I / O bus interface and external display interface to writing and reading of the image display memory. The display drive control system according to 1, wherein 前記表示駆動制御回路が、動画像の垂直同期信号入力端子を有し、前記画像表示メモリへの動画表示データの書込みと読み出しのタイミングを前記垂直同期信号入力端子から入力する垂直同期信号により制御することを特徴とする１に記載の表示駆動制御システム。The display drive control circuit has a moving image vertical synchronizing signal input terminal, and controls the timing of writing and reading of moving image display data to and from the image display memory by a vertical synchronizing signal input from the vertical synchronizing signal input terminal. 2. The display drive control system according to 1, wherein 前記表示駆動制御回路が、前記表示装置の画面に前記動画像を表示する領域を指定するイネーブル信号入力端子を有することを特徴とする１乃至３の何れかに記載の表示駆動制御システム。4. The display drive control system according to any one of claims 1 to 3, wherein the display drive control circuit has an enable signal input terminal for designating an area for displaying the moving image on the screen of the display device. 前記表示装置の画面の前記静止画像を表示する領域内の静止画像の一部を更新する領域を指定するイネーブル信号入力端子を有することを特徴とする１乃至３の何れかに記載の表示駆動制御システム。The display drive control according to any one of claims 1 to 3, further comprising an enable signal input terminal for designating a region for updating a part of the still image in a region for displaying the still image on the screen of the display device. system. 表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを上記メモリへ書き込むための第１機能によって前記画像プロセッサと結合されることを特徴とする表示駆動制御システム。A display panel; a display drive control circuit for supplying the image data and display timing to the display panel; and a memory for storing image data to be supplied to the display panel; and the image to the memory of the display drive control circuit. An image processor for storing data;
The display drive control system is coupled to the image processor by a first function for writing the image data corresponding to moving image data to the memory. 前記表示駆動制御装置は、さらに、静止画データとされる前記画像データを前記メモリへ書き込むための第２機能によって前記画像プロセッサと結合されることを特徴とする請求項６に記載の表示駆動制御システム。The display drive control device according to claim 6, wherein the display drive control device is further coupled to the image processor by a second function for writing the image data, which is still image data, to the memory. system. 前記第１機能は、前記画像プロセッサから前記表示制御駆動回路に供給される垂直同期信号を含み、前記垂直同期信号は前記メモリに書き込まれた前記画像信号の読み出し開始を示すための信号とされることを特徴とする請求項７に記載の表示駆動制御システム。The first function includes a vertical synchronization signal supplied from the image processor to the display control drive circuit, and the vertical synchronization signal is a signal for indicating the start of reading of the image signal written in the memory. The display drive control system according to claim 7. 前記第１機能が、さらに、水平同期信号およびドットクロックを含むことを特徴とする請求項８に記載の表示駆動制御システム。9. The display drive control system according to claim 8, wherein the first function further includes a horizontal synchronization signal and a dot clock. 表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを前記メモリへ書き込むための第１機能と、静止画データとされる前記画像データを前記メモリへ書き込むための第２機能とによって前記画像プロセッサと結合されることを特徴とする表示駆動制御システム。A display panel; a display drive control circuit for supplying the image data and display timing to the display panel; and a memory for storing image data to be supplied to the display panel; and the image to the memory of the display drive control circuit. An image processor for storing data;
The display drive control device includes the first function for writing the image data corresponding to the moving image data to the memory and the second function for writing the image data to be the still image data to the memory. A display drive control system combined with an image processor. 前記第１機能は、前記画像プロセッサから前記表示制御駆動回路に供給される垂直同期信号を含み、前記垂直同期信号は前記メモリに書き込まれた前記画像信号の読み出し開始を示すための信号とされることを特徴とする請求項１０に記載の表示駆動制御システム。The first function includes a vertical synchronization signal supplied from the image processor to the display control drive circuit, and the vertical synchronization signal is a signal for indicating the start of reading of the image signal written in the memory. The display drive control system according to claim 10. 表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを前記メモリへ書き込むための開始を示すための垂直同期信号が前記画像プロセッサから供給されることを特徴とする表示駆動制御システム。A display panel; a display drive control circuit for supplying the image data and display timing to the display panel; and a memory for storing image data to be supplied to the display panel; and the image to the memory of the display drive control circuit. An image processor for storing data;
The display drive control system, wherein the display drive control device is supplied with a vertical synchronization signal from the image processor for indicating the start of writing the image data corresponding to moving image data to the memory.
JP2003556980A 2001-12-27 2001-12-27 Display drive control system Pending JPWO2003056541A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/011549 WO2003056541A1 (en) 2001-12-27 2001-12-27 Display drive control system

Publications (1)

Publication Number Publication Date
JPWO2003056541A1 true JPWO2003056541A1 (en) 2005-05-12

Family

ID=11738080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003556980A Pending JPWO2003056541A1 (en) 2001-12-27 2001-12-27 Display drive control system

Country Status (2)

Country Link
JP (1) JPWO2003056541A1 (en)
WO (1) WO2003056541A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003263140A (en) * 2001-12-27 2003-09-19 Hitachi Ltd Display drive control circuit
JP3826159B2 (en) * 2001-12-27 2006-09-27 株式会社ルネサステクノロジ Display drive control circuit
JP2006330754A (en) * 2001-12-27 2006-12-07 Renesas Technology Corp Display system and mobile phone unit using same
JP4142701B2 (en) * 2001-12-27 2008-09-03 株式会社ルネサステクノロジ Still image changing method, display drive control system, and mobile phone using this technology
JP2006079013A (en) * 2004-09-13 2006-03-23 Nec Corp Liquid crystal display part control device and method, and mobile telephone set using liquid crystal display part controller
KR102415143B1 (en) 2010-01-20 2022-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and mobile phone

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281933A (en) * 1996-04-17 1997-10-31 Hitachi Ltd Data driver and liquid crystal display device and information processing device using it.
JPH1165542A (en) * 1997-08-26 1999-03-09 Seiko Epson Corp Image signal processor
JPH1185119A (en) * 1997-09-10 1999-03-30 Hoshiden Philips Display Kk Multi-sync circuit of monitor device
JP2001202053A (en) * 1999-11-09 2001-07-27 Matsushita Electric Ind Co Ltd Display device and information portable terminal
JP2001222276A (en) * 1999-11-29 2001-08-17 Seiko Epson Corp Driver with built-in ram and display unit and electronic equipment using it
JP2001222249A (en) * 1999-11-29 2001-08-17 Seiko Epson Corp Ram incorporated driver, display unit using the driver and electronic equipment
JP2003263140A (en) * 2001-12-27 2003-09-19 Hitachi Ltd Display drive control circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281933A (en) * 1996-04-17 1997-10-31 Hitachi Ltd Data driver and liquid crystal display device and information processing device using it.
JPH1165542A (en) * 1997-08-26 1999-03-09 Seiko Epson Corp Image signal processor
JPH1185119A (en) * 1997-09-10 1999-03-30 Hoshiden Philips Display Kk Multi-sync circuit of monitor device
JP2001202053A (en) * 1999-11-09 2001-07-27 Matsushita Electric Ind Co Ltd Display device and information portable terminal
JP2001222276A (en) * 1999-11-29 2001-08-17 Seiko Epson Corp Driver with built-in ram and display unit and electronic equipment using it
JP2001222249A (en) * 1999-11-29 2001-08-17 Seiko Epson Corp Ram incorporated driver, display unit using the driver and electronic equipment
JP2003263140A (en) * 2001-12-27 2003-09-19 Hitachi Ltd Display drive control circuit

Also Published As

Publication number Publication date
WO2003056541A1 (en) 2003-07-10

Similar Documents

Publication Publication Date Title
JP4839349B2 (en) Display system
JP3826159B2 (en) Display drive control circuit
JPWO2003056541A1 (en) Display drive control system
JP2003263140A (en) Display drive control circuit
JP4142701B2 (en) Still image changing method, display drive control system, and mobile phone using this technology
JP2007213096A (en) Display drive control circuit
JP2006330754A (en) Display system and mobile phone unit using same
JP2004163832A (en) Image transfer device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080610