JPS6387876A - Digital video signal synthesis circuit - Google Patents

Digital video signal synthesis circuit

Info

Publication number
JPS6387876A
JPS6387876A JP61233543A JP23354386A JPS6387876A JP S6387876 A JPS6387876 A JP S6387876A JP 61233543 A JP61233543 A JP 61233543A JP 23354386 A JP23354386 A JP 23354386A JP S6387876 A JPS6387876 A JP S6387876A
Authority
JP
Japan
Prior art keywords
signal
signals
character
circuit
luminance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61233543A
Other languages
Japanese (ja)
Other versions
JP2625683B2 (en
Inventor
Masaaki Fujita
正明 藤田
Naoji Okumura
奥村 直司
Namio Yamaguchi
山口 南海夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61233543A priority Critical patent/JP2625683B2/en
Publication of JPS6387876A publication Critical patent/JPS6387876A/en
Application granted granted Critical
Publication of JP2625683B2 publication Critical patent/JP2625683B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To synthesize plural digital video signals easily by converting an RGB signal such as a character into a luminance/color difference signal, subtracting a switching signal component for pattern synthesis from a video signal and adding the signal of RGB system. CONSTITUTION:RGB signals C-E such as character signals are converted respectively into luminance/color difference signals Y2, U2, V2 by a YUV matrix circuit 20, digitized by A/D converters 3-5, and a switching signal (YS)B for pattern synthesis is digitized by the A/D converter 2 to obtain a signal Y' by subtracting the switching signal YS1. Further, a luminance signal Y3 of the character system is added to the signal Y' by an adder 24 to obtain a luminance signal Y'' being the synthesis of the video and character signal. Similarly, the color difference signal is processed. Thus, the video signal and the character signal are synthesized by a simple adder/subtractor circuit.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デジタル化された2つの映像モシクは文字信
号を合成するデジタル映像信号合成回路に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a digital video signal synthesis circuit for synthesizing two digitized video and character signals.

従来の技術 近年、映像信号のデジタル処理化が進められており、と
りわけ、デジタルテレビジョン受像機への応用がさかん
であり、画像の質の向上1機能の改善に役立てている。
BACKGROUND OF THE INVENTION In recent years, digital processing of video signals has been progressing, and application to digital television receivers is particularly popular, and is useful for improving image quality and functions.

その中で、本来の映像信号とともに、文字多重放送やパ
ーソナルコンピュータ等のRGB系の信号を合成させて
画像表示をするといった、ニューメディア対応の映像処
理が一つの主流となっている。また、デジタル信号処理
技術をメモリに応用することによって、倍速変換といわ
れる、走査線密度を従来の画像信号の倍の密度にするこ
とによって、よりきめ細かい画像をつくるといっだ画質
向上の手段が多く用いられてきている。
Among these, video processing compatible with new media has become mainstream, such as displaying images by combining original video signals with RGB signals from teletext broadcasting, personal computers, etc. In addition, by applying digital signal processing technology to memory, there are many ways to improve image quality by increasing the scanning line density to twice that of conventional image signals, which is called double-speed conversion, and creating more detailed images. It is being used.

以下、図面を参照しながら、上述した、従来のデジタル
映像信号合成装置の一例について説明する。
An example of the conventional digital video signal synthesis apparatus mentioned above will be described below with reference to the drawings.

第4図は、従来のデジタル映像信号合成回路のブロック
図を示すものである。第4図において、1はコンポジッ
トのアナログ映像信号をデジタル化するA/D変換器、
2は映像信号Aと文字多重放送等のアナログRCiB信
号C,D、Eとを合成する切換信号(YSと呼ばれてい
る)Bをデジタル化するA/D変換器、3〜6はRGB
信号C1D、Eをデジタル化するA/D変換器、6はデ
ジタル化された映像信号をベースバンドの輝度信号Y1
と色差信号U1.V1に復調するデジタル信号復調回路
、7.8は映像信号Y1.U1.V1およびRGE信号
(R1,G1.B1)と切換信号Y81を倍速度変換し
、走査線を倍にする、倍速変換回路、9〜16はそれぞ
れ倍速度変換されたデジタル信号をアナログ信号に変換
するD/A変換器、16はD/A変換された映像信号Y
5゜U5.V5J:す、RGB信号をつくるRGBf換
回路、17は映像のRGB信号R4,G4.B4と文字
信号R3,G3.B3を切換信号YS3によって、合成
する信号合成回路、18は画像表示装置である。
FIG. 4 shows a block diagram of a conventional digital video signal synthesis circuit. In FIG. 4, 1 is an A/D converter that digitizes a composite analog video signal;
2 is an A/D converter that digitizes the switching signal (called YS) B that synthesizes the video signal A and analog RCiB signals C, D, and E such as teletext broadcasting; 3 to 6 are RGB
An A/D converter 6 digitizes the signals C1D and E, and 6 converts the digitized video signal into a baseband luminance signal Y1.
and color difference signal U1. A digital signal demodulation circuit 7.8 demodulates the video signal Y1.V1. U1. Double speed conversion circuits convert V1 and RGE signals (R1, G1.B1) and switching signal Y81 to double the scanning line, and 9 to 16 convert the double speed converted digital signals into analog signals. D/A converter, 16 is a D/A converted video signal Y
5゜U5. V5J: RGBf conversion circuit that generates RGB signals; 17, RGB signals R4, G4 . B4 and character signals R3, G3. 18 is an image display device; a signal synthesis circuit that synthesizes B3 using a switching signal YS3;

以上のように構成された、倍速度変換回路をもつ、デジ
タル映像信号合成回路について、以下、第5図の信号波
形とともに説明する。
The digital video signal synthesis circuit having the double speed conversion circuit configured as described above will be described below with reference to the signal waveforms shown in FIG.

第4図において、映像信号Aは、第5図(a)に示され
るような複合映像信号であり、A/D変換器1で、デジ
タル信号化され、デジタル信号処理回路6において、復
調される。この復調方法は、様々なものがあるが、一般
的に、第5図すに示される輝度信号Y1および(c)、
 (d)に示される、赤色色差信号v1と青色色差信号
U1に復調される。ここで、第5図(b)、 (C)、
 (d)以降のデジタル信号は、説明上アナログ波形で
示すものとする。
In FIG. 4, a video signal A is a composite video signal as shown in FIG. . There are various demodulation methods, but in general, the luminance signals Y1 and (c) shown in FIG.
It is demodulated into a red color difference signal v1 and a blue color difference signal U1 shown in (d). Here, Fig. 5(b), (C),
(d) The following digital signals are shown as analog waveforms for the sake of explanation.

復調されたYl、Ul、V1信号は、倍速変換回路エフ
に加えられ、倍速変換される。ここで、倍速変換回路の
構成について、第7図に示す。−般的に、倍速変換とし
ては、ラインメモリ(水平走査−本のデータを記憶する
もの)やフィールド・フレームメモリ・)(一画面およ
び一枚の画のデータを記憶するもの)を用いたものがあ
るが、第7図では、ラインメモリを用いた構成について
、以下説明する。
The demodulated Yl, Ul, and V1 signals are applied to a double speed conversion circuit F, where they are subjected to double speed conversion. Here, the configuration of the double speed conversion circuit is shown in FIG. -Generally, double-speed conversion uses line memory (horizontal scanning - stores data from a book) or field/frame memory (stores data for one screen or one picture). However, in FIG. 7, a configuration using a line memory will be described below.

第7図(δ)において、19はラインメモリであシ、映
像信号の1水平走査期間のデータを記憶する。
In FIG. 7(δ), a line memory 19 stores data for one horizontal scanning period of the video signal.

入力データD1は、第 図(b)に示されるような、1
水平走査の周期τをもつ(一般には、63.5μS)書
込基準パルスP1を基準として、第7図(c)に示され
る書込クロックC1(周期T)を用いてラインメモリ1
9にデータH1として書込まれる。書込まれたデータは
、第7図(、)で示される周期がPlの半分のτ/2で
ある読出基準パルスP2を基準として、第7図(f)の
読出クロックC2によって、ラインメモリから読出され
る。ここで、読出クロックC2は、書込クロックC1の
半分の周期T/2であるため、読出されたデータD2は
、第7図(q)に示されるように、期間τで、1水平走
査のデータHO’が2回読出されることになる。このよ
うに、ラインメモリを用いることによって、第7図(h
)K示すように、実線で示された水平走査信号の間に、
破線で示された信号を補間することによって、走査信号
を倍の密度にすることができる。
The input data D1 is 1 as shown in FIG.
The line memory 1 is scanned using the write clock C1 (cycle T) shown in FIG.
9 as data H1. The written data is read out from the line memory by the read clock C2 shown in FIG. 7(f) using the read reference pulse P2 shown in FIG. Read out. Here, since the read clock C2 has a period T/2, which is half the period of the write clock C1, the read data D2 has a period τ of one horizontal scan, as shown in FIG. 7(q). Data HO' will be read twice. In this way, by using the line memory, it is possible to
)K, between the horizontal scanning signals indicated by solid lines,
By interpolating the signal shown in dashed lines, the scanning signal can be doubled in density.

以上のように、倍速変換回路エフによって、信号Y1.
U1.V1は、第6図(e)、 (f)、 (cr)に
示されるように、倍速変換され、それぞれYs、Us。
As described above, the signal Y1.
U1. V1 is double-speed converted as shown in FIGS. 6(e), (f), and (cr), resulting in Ys and Us, respectively.

v5を得る。さらにRGB変換回路16によって、倍速
変換された、輝度信号Y6および色差信号US、V6は
第6図(h)、 (i)、 (j)に示されるようにR
GB信号R4,G4.B4に変換される。一般にRGB
変換回路16は以下の合成式を満足している。
Get v5. Furthermore, the luminance signal Y6 and the color difference signals US and V6, which have been double-speed converted by the RGB conversion circuit 16, are converted to R as shown in FIGS. 6(h), (i), and (j).
GB signals R4, G4. Converted to B4. Generally RGB
The conversion circuit 16 satisfies the following combination formula.

Y5=0.3R4+0.59G440.11B4U 6
 =  −0,314−0,59G4十0.89B4V
5=0.7R4−0,59G4−0.11B4一方、文
字信号等のRGB系の入力信号は、第4図C,D、Eに
示されるように、A/D変換器3.4.5でデジタル信
号に変換され、倍速変換回路■8に加えられる。また、
画面を合成するだめの切換信号(YS)Bは、第4図の
ように、A/D変換器2に加えられ、倍速変換回路■8
に加えられる。信号YS、R,G、Bを第6図OC)、
(4)、(ホ)。
Y5=0.3R4+0.59G440.11B4U 6
= -0,314-0,59G4 10.89B4V
5=0.7R4-0, 59G4-0.11B4 On the other hand, RGB input signals such as character signals are input to the A/D converter 3.4.5 as shown in FIG. 4C, D, and E. The signal is converted into a digital signal and added to the double speed conversion circuit (8). Also,
The switching signal (YS) B for synthesizing the screen is applied to the A/D converter 2, as shown in Fig. 4, and the double speed conversion circuit 8
added to. Signals YS, R, G, B (Fig. 6 OC),
(4), (e).

(n)にそれぞれ示す。倍速変換された信号YS2゜R
2,G2.B2は、D/A変換器12,13゜14.1
5に加えられ、第6m(0)、ω>、 (q)、 (r
)に示すアナログ信号YS3.Ra、G3.B3を得る
(n) respectively. Double speed converted signal YS2゜R
2, G2. B2 is a D/A converter 12, 13゜14.1
5, and the 6th m(0), ω>, (q), (r
) is the analog signal YS3. Ra, G3. Get B3.

以上のようにして得られた信号R4,G4.R4および
R3,G3.R3は、画像合成回路17によって、YS
信号をもとに合成され、信号Rs。
The signals R4, G4. R4 and R3, G3. R3 is converted to YS by the image synthesis circuit 17.
The signal Rs is synthesized based on the signals.

G5.R6を得、CRT等の表示装置19を表示する。G5. R6 is obtained and displayed on a display device 19 such as a CRT.

合成回路17は、アナログスイッチであり、第6図(0
)のYS3信号がハイレベルの区間、信号R3,G3.
R3を表示し、ロウレベルの区間、信号R4,G4.R
4を表示することによって、第6図(8)、 (t)、
 (u)に示されるような信号を得ることができる。
The synthesis circuit 17 is an analog switch, and is shown in FIG.
) in which the YS3 signal is at high level, the signals R3, G3 .
R3 is displayed, and during the low level section, signals R4, G4 . R
6 (8), (t),
A signal as shown in (u) can be obtained.

発明が解決しようとする問題点 しかしながら、上記のような構成では、倍速変換等の信
号処理をもつシステムでは、映像信号と文字信号等のR
GB信号を合成して画面表示するためには、RGB信号
および画面合成のだめの切換信号をデジタル化し、倍速
度変換し、さらに、D/A変換を行い、倍速変換された
アナログ信号状態での画面合成を行う必要があり、RG
B信号入力系に別途倍速度変換回路およびD/A変換器
が必要であシ、さらには、倍速度でのアナログ画面合成
では、YS信号による切換が、一般に、27MHzと高
速度となり、切換回路の高速スイッチングによる信号の
遅延等があυ、精度よく合成してぐいといった問題点を
有していた。
Problems to be Solved by the Invention However, with the above configuration, in a system having signal processing such as double speed conversion, the R
In order to synthesize the GB signals and display them on the screen, the RGB signals and the switching signal for screen synthesis are digitized, converted to double speed, and then D/A converted to display the screen in the double speed converted analog signal state. It is necessary to perform synthesis, and RG
A separate double-speed conversion circuit and D/A converter are required for the B signal input system.Furthermore, in double-speed analog screen synthesis, switching by the YS signal is generally as fast as 27MHz, and the switching circuit is required. There were problems such as signal delays due to high-speed switching and difficulty in accurately synthesizing signals.

特に、映像信号処理をデジタル化しているシステムにお
いては、倍速度変換をする前で画面合成を行おうとすれ
ば、映像信号を−たんアナログ信号に変換して、画面合
成を行って後、さらにデジタル化して、倍速度変換を行
うといった複雑なシステムとなってしまい、容易にデジ
タル信号領域で画面合成する手段が望まれていた。
In particular, in systems where video signal processing is digitized, if you try to perform screen compositing before double speed conversion, the video signal is simply converted to an analog signal, the screen is synthesized, and then the digital This has resulted in a complicated system that requires double speed conversion, and there has been a desire for a means to easily synthesize images in the digital signal domain.

本発明は、上記問題点に鑑み、デジタル化された映像信
号と、文字信号等のRGB信号を、簡単な構成で精度よ
く合成することのできる、デジ、タル映像信号合成回路
を提供するものである。
In view of the above-mentioned problems, the present invention provides a digital and digital video signal synthesis circuit that can accurately synthesize digitized video signals and RGB signals such as character signals with a simple configuration. be.

問題点を解決するだめの手段 上記問題点を解決するために、本発明のデジタル映像信
号合成回路は、デジタル映像信号(輝度・色差)から、
合成のためのデジタル化された切換信号を引算する減算
器と、前記引算された信号に、文字信号等のRGB信号
を、映像信号と同じ形式の輝度・色差信号に変換する回
路と、そのRGB系の輝度・色差信号をデジタル化した
信号を加算する加算器から構成されている。
Means for Solving the Problems In order to solve the above problems, the digital video signal synthesis circuit of the present invention uses a digital video signal (luminance/color difference) to
a subtracter that subtracts a digitized switching signal for synthesis; a circuit that converts an RGB signal such as a character signal into a luminance/color difference signal in the same format as a video signal from the subtracted signal; It consists of an adder that adds signals obtained by digitizing the RGB luminance/color difference signals.

作  用 この構成によって、文字等のRGB信号が、輝度・色差
信号に変換されることによって、映像信号と同じ形式の
信号形態にし、まず、映像信号から、画面合成のための
切換信号成分を減算した後、RGB系の信号を加算する
ことによって、画面合成を行うことになる。
Function: With this configuration, RGB signals such as characters are converted into luminance/color difference signals, making them in the same format as video signals, and first subtracting switching signal components for screen composition from the video signals. After that, screen synthesis is performed by adding RGB signals.

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。第1図は、本発明の一実施例における、デジタ
ル映像信号合成回路のブロック図を示すものである。第
1図において、1〜5はA/D変換器、6はデジタル映
像信号復調回路、7は倍速変換回路、9〜11はD/A
変換器、16はRGB変換回路、18はCRT表示装置
であり、以上は第4図の構成と同じものである。また、
20はYUVマトリクス回路、21〜23は減算器、2
4〜26は加算器である。
EXAMPLE An example of the present invention will be described below with reference to the drawings. FIG. 1 shows a block diagram of a digital video signal synthesis circuit in one embodiment of the present invention. In FIG. 1, 1 to 5 are A/D converters, 6 is a digital video signal demodulation circuit, 7 is a double speed conversion circuit, and 9 to 11 are D/A converters.
The converter, 16 is an RGB conversion circuit, and 18 is a CRT display device, which is the same as the configuration shown in FIG. 4. Also,
20 is a YUV matrix circuit, 21 to 23 are subtracters, 2
4 to 26 are adders.

以上のように構成されたデジタル映像信号合成回路につ
いて、以下その動作について第2図の信号波形とともに
説明する。第1図において、まず、複合映像信号A(第
2図(−)参照)は、A / D変換器1でデジタル化
され、デジタル映像信号復調回路6によって、第2図(
b)、 (C)、 (d)で示されるようにデジタル輝
度・色差信号Y1.U1.■1にそれぞれ復調される。
The operation of the digital video signal synthesis circuit configured as described above will be explained below with reference to the signal waveforms shown in FIG. 2. In FIG. 1, first, a composite video signal A (see FIG. 2 (-)) is digitized by an A/D converter 1, and then converted into a digital video signal by a digital video signal demodulation circuit 6 as shown in FIG.
b), (C), and (d), the digital luminance/color difference signal Y1. U1. (2) Each signal is demodulated to 1.

ここで、第2図の波形は、説明のためアナログ波形を示
し、数値は振幅を表わす。一方、第2図(e)、 (f
)、 ((J)に示されるような文字信号等のRGB信
号C,D、Eは、YUVマトリクス回路20によって、
第2図(h)、 (i)、 (i)で示されるように飄
度・色差信号Y2.U2.V2にそれぞれ変換され、A
/D変換器3,4.5でデジタル化される。
Here, the waveforms in FIG. 2 are analog waveforms for the sake of explanation, and the numerical values represent amplitudes. On the other hand, Fig. 2(e), (f
), (RGB signals C, D, E such as character signals as shown in (J) are processed by the YUV matrix circuit 20,
As shown in FIG. 2(h), (i), and (i), the airiness/color difference signal Y2. U2. V2 and A
/D converters 3, 4.5 digitize.

このとき、YUVマトリクス回路2oは、RGB信号よ
りつくられるが、その関係は、一般に以下の式を満足す
る。
At this time, the YUV matrix circuit 2o is created from RGB signals, and the relationship generally satisfies the following equation.

Y2=0.3R+0.59G+0.11BU2=B−Y
2 V2=R−Y2 さらに、第3図(k)に示される画面合成のだめの切換
信号(YS)Bは、A/D変換器2でデジタル化され、
Y81信号として、減算器に加えられる。
Y2=0.3R+0.59G+0.11BU2=B-Y
2 V2=R-Y2 Furthermore, the switching signal (YS)B for screen synthesis shown in FIG. 3(k) is digitized by the A/D converter 2,
It is added to the subtracter as the Y81 signal.

Y81信号は、第3図(k)に示されるように、信号レ
ベルが高いとき、文字信号を出力し、信号レベルが低い
とき、映像信号を出力する。本来、切換信号YSは、ス
イッチング信号であるが、1ビツトの信号で処理してし
まうと、サンプリングクロックの周期でジッタを発生す
るため、nビットの信号として処理する。したがって、
切換は段階的に行われる。
As shown in FIG. 3(k), the Y81 signal outputs a character signal when the signal level is high, and outputs a video signal when the signal level is low. The switching signal YS is originally a switching signal, but if it is processed as a 1-bit signal, jitter will occur in the cycle of the sampling clock, so it is processed as an n-bit signal. therefore,
The switching takes place in stages.

つぎに、YS信号を中心とした画面合成の方法を示す。Next, a method of screen composition centered on the YS signal will be described.

この場合、輝度信号を代表として説明する。第1図の減
算器21によって、第3図(Oに示される映像の輝度信
号Y1から、第3図(k)で示される切換信号Y81を
減算することによって、第3図(n)に示されるような
信号Y′を得る。すなわちYS1の信号が太きいとき、
映像の輝度信号Y1の成分が小さくなる。また、減算を
行っているために、切換は段階的にスムーズに行われる
。さらに、加算器24によって、第3図に)で示される
文字系の輝度信号Y3が、前記信号Y′に加算されるこ
とによって、第3図(o) K yy<されるように、
映像と文字信号の合成した輝度信号Y“を得る。このと
き、第3図(o)のハツチング部分が、合成された文字
信号の部分となる。
In this case, the luminance signal will be explained as a representative. By subtracting the switching signal Y81 shown in FIG. 3(k) from the image luminance signal Y1 shown in FIG. 3(O) by the subtracter 21 in FIG. Obtain a signal Y' that makes
The component of the video luminance signal Y1 becomes smaller. Furthermore, since subtraction is performed, switching is performed smoothly in stages. Furthermore, the character luminance signal Y3 shown in FIG. 3) is added to the signal Y' by the adder 24, so that K yy< as shown in FIG.
A luminance signal Y" is obtained by combining the video and character signals. At this time, the hatched part in FIG. 3(o) becomes the part of the combined character signal.

さらに、合成された輝度信号Y“は、倍速変換回路7に
よって倍速変換され、第3図(p)に示される波形Y4
を得る。その後、信号Y4はD/A変換    ・器9
によってアナログ信号に変換される。同様にして、色差
信号も処理され、信号Us、Vsを得る。そして、RG
B変換回路16において、Ys。
Furthermore, the synthesized luminance signal Y" is double-speed converted by the double-speed conversion circuit 7, and the waveform Y4 shown in FIG. 3(p) is
get. After that, the signal Y4 is D/A converted.
is converted into an analog signal by Similarly, color difference signals are also processed to obtain signals Us and Vs. And R.G.
In the B conversion circuit 16, Ys.

Us、Vs倍信号CRT表示装置18を駆動するために
、RGB信号R5,G5.BSに変換され表示される。
In order to drive the Us, Vs multiplied signal CRT display device 18, the RGB signals R5, G5 . It is converted to BS and displayed.

以上のように、本実施例によれば、文字信号等のRGB
入力信号を輝度・色差信号に変換し、デジタル化1−1
さらに画面合成のための切換信号YSを、復調された映
像信号系の輝度・色差信号に対し減算し、その後、前記
文字信号系の輝度・色差信号を加算することによって、
特別な乗算器を用いることなく、また、文字信号系の倍
速変換回路およびD/A変換器を追加することなく、簡
単な加減算回路で映像信号と文字信号を合成することが
できる。
As described above, according to this embodiment, RGB of character signals etc.
Convert input signal to luminance/color difference signal and digitize 1-1
Furthermore, by subtracting the switching signal YS for screen synthesis from the demodulated luminance and color difference signals of the video signal system, and then adding the luminance and color difference signals of the character signal system,
A video signal and a character signal can be synthesized with a simple addition/subtraction circuit without using a special multiplier or adding a double-speed conversion circuit and a D/A converter for the character signal system.

発明の効果 以上のように、本発明は第1のデジタル映像信号から、
画面合成のための切換信号を引算する減算器と、その引
算された信号に、文字信号等の第2のデジタル映像信号
を加算する加算器を設けることにより、複数個のデジタ
ル映像信号を容易に合成することができる。
Effects of the Invention As described above, the present invention provides the following advantages:
By providing a subtracter that subtracts a switching signal for screen composition and an adder that adds a second digital video signal such as a character signal to the subtracted signal, multiple digital video signals can be combined. Can be easily synthesized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例におけるデジタル映像信号合
成回路のブロック図、第2図、第3図はその動作波形図
、第4図は従来例のデジタル映像信号合成回路のブロッ
ク図、第5図、第6図はその動作波形図、第7図は倍速
変換回路7,8の具体例のブロック図と波形図である。 1〜6・・・・・・A/D変換器、6・・・・・・信号
復調回路、7・・・・・・倍速変調回路、9〜11・・
・・・・D/A変換器、16・・・・・・RGB変換回
路、18・・・・・・CRT表示回路、21〜23・・
・・・・引算回路、24〜26・・・・・・加算回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 (720,5−−−−−−− (j)      −洟゛−→31− 第3図 、   ド 第 5 図 第6図
FIG. 1 is a block diagram of a digital video signal synthesis circuit according to an embodiment of the present invention, FIGS. 2 and 3 are operational waveform diagrams thereof, and FIG. 4 is a block diagram of a conventional digital video signal synthesis circuit. 5 and 6 are operational waveform diagrams thereof, and FIG. 7 is a block diagram and waveform diagram of a specific example of the double speed conversion circuits 7 and 8. 1 to 6... A/D converter, 6... Signal demodulation circuit, 7... Double speed modulation circuit, 9 to 11...
...D/A converter, 16...RGB conversion circuit, 18...CRT display circuit, 21-23...
...Subtraction circuit, 24-26...Addition circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person 2nd
Figure (720, 5----------- (j) -洟゛-→31- Figure 3, Figure 5, Figure 6

Claims (2)

【特許請求の範囲】[Claims] (1)複数個の第1のをビットのデジタル信号と、複数
個の第2のmビットのデジタル信号と、第3のnビット
のデジタル信号と、前記、複数個の第1のデジタル信号
から、第3のデジタル信号を共通に引算する減算回路と
、その引算された信号と前記複数個の第2のデジタル信
号を加算する加算回路を備えたことを特徴とするデジタ
ル映像信号合成回路。
(1) A plurality of first bit digital signals, a plurality of second m-bit digital signals, a third n-bit digital signal, and the plurality of first digital signals. , a digital video signal synthesis circuit comprising a subtraction circuit that commonly subtracts a third digital signal, and an addition circuit that adds the subtracted signal and the plurality of second digital signals. .
(2)複数個の第1のをビットのデジタル信号と、複数
個の第2のmビットのデジタル信号が、映像輝度信号と
色差信号である特許請求の範囲第1項記載のデジタル映
像信号合成回路。
(2) Digital video signal synthesis according to claim 1, wherein the plurality of first m-bit digital signals and the plurality of second m-bit digital signals are a video luminance signal and a color difference signal. circuit.
JP61233543A 1986-10-01 1986-10-01 Digital video signal synthesis circuit Expired - Lifetime JP2625683B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61233543A JP2625683B2 (en) 1986-10-01 1986-10-01 Digital video signal synthesis circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61233543A JP2625683B2 (en) 1986-10-01 1986-10-01 Digital video signal synthesis circuit

Publications (2)

Publication Number Publication Date
JPS6387876A true JPS6387876A (en) 1988-04-19
JP2625683B2 JP2625683B2 (en) 1997-07-02

Family

ID=16956702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61233543A Expired - Lifetime JP2625683B2 (en) 1986-10-01 1986-10-01 Digital video signal synthesis circuit

Country Status (1)

Country Link
JP (1) JP2625683B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0292170A (en) * 1988-09-29 1990-03-30 Fujitsu Ltd Digital superimposing system
US5909254A (en) * 1992-07-30 1999-06-01 International Business Machines Corporation Digital image processor for color image transmission

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58222673A (en) * 1982-06-18 1983-12-24 Matsushita Electric Ind Co Ltd Signal switching controller of television receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58222673A (en) * 1982-06-18 1983-12-24 Matsushita Electric Ind Co Ltd Signal switching controller of television receiver

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0292170A (en) * 1988-09-29 1990-03-30 Fujitsu Ltd Digital superimposing system
US5909254A (en) * 1992-07-30 1999-06-01 International Business Machines Corporation Digital image processor for color image transmission

Also Published As

Publication number Publication date
JP2625683B2 (en) 1997-07-02

Similar Documents

Publication Publication Date Title
EP0610829B1 (en) System for, and method of, displaying information from a graphics memory and a video memory on a display monitor
US4656515A (en) Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates
US4737772A (en) Video display controller
JPS6344687A (en) Image display device
KR940008910B1 (en) Interlace to non-interlace scan converter for rgb format video input signals
US4654695A (en) Apparatus for reducing the resolution of video samples by truncating the most significant bits
US4656516A (en) Vertical subsampling and memory synchronization system for a picture within a picture television receiver
US5943097A (en) Image processing means for processing image signals of different signal formats
JP2625683B2 (en) Digital video signal synthesis circuit
JPS6223176Y2 (en)
JPH11143441A (en) Device and method for controlling image display
JPH0292170A (en) Digital superimposing system
JP2563413B2 (en) Double speed converter
JP2830954B2 (en) Television signal processor
JP2563414B2 (en) Double speed converter
JP2619120B2 (en) Video signal processing device
JP3612760B2 (en) Video signal processing method
JPS6387877A (en) Digital video synthesis circuit
JP3388974B2 (en) Variable compression / expansion circuit
JP3511631B2 (en) Solid-state imaging device
JP3270029B2 (en) Image reproducing apparatus and portable electronic device using the same
JPS62230288A (en) Video signal processor
JPS644185B2 (en)
JPH09121369A (en) Video signal processor
JPH118861A (en) Video signal processor