JPS6377129A - Probe card - Google Patents

Probe card

Info

Publication number
JPS6377129A
JPS6377129A JP22160186A JP22160186A JPS6377129A JP S6377129 A JPS6377129 A JP S6377129A JP 22160186 A JP22160186 A JP 22160186A JP 22160186 A JP22160186 A JP 22160186A JP S6377129 A JPS6377129 A JP S6377129A
Authority
JP
Japan
Prior art keywords
probe card
electrodes
wafer
substrate
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22160186A
Other languages
Japanese (ja)
Inventor
Kimiya Ichikawa
公也 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP22160186A priority Critical patent/JPS6377129A/en
Publication of JPS6377129A publication Critical patent/JPS6377129A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To dispose electrodes in a high density and to easily position them from above by providing a wiring pattern made of split transparent conductive materials on the rear surface of a light transmission substrate, attaching the contact electrodes closed at wide openings at the ends to opposed pattern end, and surrounding them with an insulating member. CONSTITUTION:Many flip-flop type semiconductor chips 21 are formed in a matrix shape on a wafer 20 to be measured, and two bumps 21a are projected on the chips 21. Then, contact electrodes 34 provided on the lower surface of a probe card 30 are contacted with the bumps 21a to be tested for the characteristics of the chips 21. At this time, the card 30 is formed as below. Split transparent wiring patterns 32 made of ITO are formed on the lower surface of a substrate 31 made of glass, tapered electrodes 34 closed at the pattern 32 and opened toward an exterior are secured to the opposed ends, and surrounded by light transmission resin 33, such as polyimide.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、多数の半導体チップが配列されたウェーハの
電気的な特性試験に用いられるプローブカードに関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a probe card used for electrical characteristic testing of a wafer on which a large number of semiconductor chips are arranged.

(従来の技術) 従来、このような分野の技術としては、Se+5ico
nductor World 、旦[8](1984−
13)、(株)プレスジャーナル「ウェーハプロービン
グマシンの動向J P、80−98に記載されるものが
あった。以下、その構成を図を用いて説明する。
(Conventional technology) Conventionally, as a technology in this field, Se+5ico
ndductor World, Dan [8] (1984-
13), Press Journal Co., Ltd. "Trends in Wafer Probing Machines JP, 80-98".The configuration will be explained below with reference to the drawings.

第2図は従来のプローブカードの一構成例を示す平面図
である。図において1はプローブカードで、このプロー
ブカード1は中央に開口部2aを有する基板2と、この
基板下面の開口部2aに沿って固着された環状の取付部
材3と、一端が取付部材3に固定され他端が開口部2a
の中心に向って下方向へ傾斜して延びる複数本のプロー
ブ針(プローブニードル)4とで構成されている。この
種のプローブカードlは、現在200ピン前後のものが
実用化されている。
FIG. 2 is a plan view showing an example of the configuration of a conventional probe card. In the figure, 1 is a probe card, and this probe card 1 includes a board 2 having an opening 2a in the center, an annular mounting member 3 fixed along the opening 2a on the bottom surface of the board, and one end attached to the mounting member 3. Fixed and the other end is the opening 2a
It is composed of a plurality of probe needles 4 that extend downwardly toward the center of the probe. Probe cards of this type having around 200 pins are currently in practical use.

プローブカード1を搭載するウェーハブロービング装置
は、図示されていないが、各プローブ針4に接続された
測定信号線ケーブル、このケーブルに接続されたウェー
ハテスタ部、及びプロービング(電気的特性試験)に関
するその他の制御を行うコントローラより構成されてい
る。
Although not shown, the wafer probing device equipped with the probe card 1 includes a measurement signal line cable connected to each probe needle 4, a wafer tester section connected to this cable, and a wafer probing device related to probing (electrical characteristic test). It is composed of a controller that performs other controls.

なお、第2図中、10は測定されるべきウェーハであり
、このウェーハ10には複数の外部電極11aを有する
半導体チップ11が多数、X軸方向およびY軸方向に配
列されている。
In FIG. 2, 10 is a wafer to be measured, and on this wafer 10, a large number of semiconductor chips 11 having a plurality of external electrodes 11a are arranged in the X-axis direction and the Y-axis direction.

次に、プローブカードlを用いたウェーハ10のプロー
ビング方法について説明する。
Next, a method of probing the wafer 10 using the probe card 1 will be explained.

まず、測定対象となるウェーハ10中の半導体チップ外
部電極11aに対するプローブ針4の位置合せを行ない
、その後プローブカードlを降下させて1ピン当り1g
程度の針圧を加え、プローブ針4を外部電極11aに接
触させる。これにより測定信号線ケーブルを介して半導
体チップ11とウェーハテスタ部とが電気的に接続され
るので。
First, the probe needles 4 are aligned with the semiconductor chip external electrodes 11a in the wafer 10 to be measured, and then the probe card l is lowered to give 1 g per pin.
A certain amount of needle pressure is applied to bring the probe needle 4 into contact with the external electrode 11a. This electrically connects the semiconductor chip 11 and the wafer tester section via the measurement signal line cable.

テストを行なう、テストにより半導体チップ11が不良
と判定されると、インクあるいはレーザ光等で不良マー
ク12が付される0次に、プローブカード1はX軸方向
あるいはY軸方向の隣の半導体チップ11へ移動し、同
様のテストを繰り返す。
When the semiconductor chip 11 is determined to be defective by the test, a defective mark 12 is marked with ink or laser light.Next, the probe card 1 detects the semiconductor chip next to it in the X-axis direction or Y-axis direction. 11 and repeat the same test.

(発明が解決しようとする問題点) しかしながら、上記構成のプローブカードでは1次のよ
うな問題点があった。
(Problems to be Solved by the Invention) However, the probe card having the above configuration has the following problems.

近年、半導体チップ11の全面にマトリクス状に多数の
バンプ(外部電極)を突設したフリップチップ形半導体
チップが種々提案されている。この種の半導体チップに
おけるバンブ間ピッチの縮小化が進んだ場合、従来のプ
ローブカードでブロービングを行なおうとすると、プロ
ーブ針の本数を増し、幾重にも重ねることが必要となる
。これはプローブカードlのコスト高につながると共に
、マトリクスにした場合に現状ではそのプローブ針量ピ
ッチが300 g m程度以下になると、技術的にプロ
ーブカードの作成が困難になる。また、プローブ針の密
度が高くなると、そのプローブ針越しに被測定物である
半導体チップのバンプが見えなくなり、プローブ針の位
置合せが困難になるという問題点があった。
In recent years, various flip-chip type semiconductor chips have been proposed in which a large number of bumps (external electrodes) are protruded from the entire surface of the semiconductor chip 11 in a matrix. As the pitch between bumps in this type of semiconductor chip continues to decrease, when attempting to perform probing with a conventional probe card, it becomes necessary to increase the number of probe needles and to stack them in multiple layers. This leads to an increase in the cost of the probe card 1, and at present, when the probe card is formed into a matrix and the pitch of the probe needles is less than about 300 gm, it becomes technically difficult to produce the probe card. Furthermore, when the density of the probe needles increases, bumps on a semiconductor chip, which is an object to be measured, cannot be seen through the probe needles, making it difficult to align the probe needles.

本発明は前記従来技術が持っていた問題点として、半導
体チップにおけるマトリクス状のバンプ間ピッチの縮小
化によりプローブカードの作成が困難になると共に、プ
ローブの位置合せが困難になる点について解決したプロ
ーブカードを提供するものである。
The present invention solves the problems of the prior art in that it becomes difficult to create a probe card due to the reduction in the pitch between bumps in a matrix on a semiconductor chip, and it also becomes difficult to align the probes. It provides a card.

(問題点を解決するための手段) 本発明は前記問題点を解決するために、フリップチップ
形半導体チップ等の特性選別に用いるプローブカードに
おいて、このプローブカードを少なくとも、配線パター
ンが形成された光透過性の基板と、前記配線パターン上
に形成され測定すべき半導体チップのバンプに対応する
位置にそのバンプと嵌合するテーパ状のコンタクトホー
ルな有する光透過性の絶縁部材と、前記コンタクトホー
ルの壁面に形成され前記配線パターンと接続されたコン
タクト電極とで構成したものである。
(Means for Solving the Problems) In order to solve the above-mentioned problems, the present invention provides a probe card used for selecting the characteristics of flip-chip semiconductor chips, etc. a transparent substrate, a light-transmissive insulating member having a tapered contact hole formed on the wiring pattern at a position corresponding to the bump of the semiconductor chip to be measured and which fits into the bump; The contact electrode is formed on a wall surface and connected to the wiring pattern.

(作 用) 本発明によれば、以上のようにプローブカードを構成し
たので、コンタクト電極はその形成の容易化と高密度化
を可能にし、さらに光透過性の基板及び絶縁部材は、基
板上方からのコンタクト電極とバンプとの視覚による位
置合せを可1走にさせる。従って前記問題点を除去でき
るのである。
(Function) According to the present invention, since the probe card is configured as described above, the contact electrodes can be easily formed and can be formed at high density. Visual alignment of the contact electrode and the bump from 1 to 3 is possible. Therefore, the above-mentioned problem can be eliminated.

(実施例) 第1図は本発明の第1の実施例を示すプローブカードの
断面図である。
(Embodiment) FIG. 1 is a sectional view of a probe card showing a first embodiment of the present invention.

図において、20は被測定物であるウェーハであり、こ
のウェーハ20には多数の7リツプチツプ形半導体チッ
プ21が配列されている。各半導体チップ21の上面に
はマトリクス状に配列された多数のバンプ21aが突設
されている。
In the figure, a wafer 20 is an object to be measured, and a large number of seven-lip chip type semiconductor chips 21 are arranged on this wafer 20. A large number of bumps 21a arranged in a matrix are protruded from the upper surface of each semiconductor chip 21.

このようなウェーハ20をテストするためのプローブカ
ード30は、ガラス基板等からなる光透過性の基板31
を有し、その基板31の底面にはインジウム拳チタン・
オギサイド(以下、 1.T、Oという)のような透明
導体等からなる配線パターン32が形成され、その配線
パターン32が図示しないプローブカード30の人、出
力端子に接続されてぃる、さらに配線パターン32の下
方向にはポリイミド等からなる光透過性の絶縁部材33
が所定の厚さに形成されている。絶縁部材33における
バンプ21aとの対向位置には、テーパ状のコンタクト
ホール(孔)33aが形成されている。このコンタクト
ホール33aのテーパ角は、下方向の開口部においてバ
ンプ21aの外径よりも大きく、開口部から上方向にい
くほど径が小さくなるように適宜設定されている。この
ようなコンタクトホール33aの壁面には、金属等の導
体からなるコンタクト電極34が形成され、それが配線
パターン32と接続されている。
A probe card 30 for testing such a wafer 20 has a light-transmitting substrate 31 made of a glass substrate or the like.
The bottom surface of the substrate 31 is made of indium titanium.
A wiring pattern 32 made of a transparent conductor such as Ogicide (hereinafter referred to as 1.T, O) is formed, and the wiring pattern 32 is connected to an output terminal of a probe card 30 (not shown). Below the pattern 32 is a light-transmissive insulating member 33 made of polyimide or the like.
is formed to a predetermined thickness. A tapered contact hole 33a is formed in the insulating member 33 at a position facing the bump 21a. The taper angle of this contact hole 33a is appropriately set so that it is larger than the outer diameter of the bump 21a at the downward opening and becomes smaller as it goes upward from the opening. A contact electrode 34 made of a conductor such as metal is formed on the wall of such a contact hole 33a, and is connected to the wiring pattern 32.

以上のようなプローブカード30の製造例を第3図の製
造工程図を参照しつつ説明する。
An example of manufacturing the probe card 30 as described above will be described with reference to the manufacturing process diagram of FIG. 3.

第3図(1)に示すように、基板31の底面においてバ
ンプ21aと対応する位置に、プローブカード人、出力
端子に接続される配線パターン32を形成する。第3図
(2)において、配線パターン32の下方に、所定の厚
みの絶縁部材33aを形成した後、バンプ21aと対向
する位置に、エツチング技術を用いてテーパ状のコンタ
クトホール33aを形成する。第3図(3)において、
絶縁部材33の全面に蒸着等により金属膜を形成し、次
いでコンタクトホール33aの外周領域の金属膜をホト
リソグラフィ技術等で除去してコンタクト電極34を形
成すれば、第1図のようなプローブカード30が得られ
る。
As shown in FIG. 3(1), a wiring pattern 32 connected to the probe card and output terminal is formed on the bottom surface of the substrate 31 at a position corresponding to the bump 21a. In FIG. 3(2), after forming an insulating member 33a of a predetermined thickness below the wiring pattern 32, a tapered contact hole 33a is formed at a position facing the bump 21a using an etching technique. In Figure 3 (3),
If a metal film is formed on the entire surface of the insulating member 33 by vapor deposition or the like, and then the metal film in the outer peripheral area of the contact hole 33a is removed by photolithography or the like to form the contact electrode 34, a probe card as shown in FIG. 1 can be obtained. 30 is obtained.

このようにして得られたプローブカード30を用いてウ
ェーハ20のブロービングを行なうには、半導体チップ
21上のバンプ21aに対するコンタクト電極34の位
置合せを行なう0次いで、プローブカード30を降下さ
せて所定の圧力を加えれば、コンタクト電極34のテー
パ部がバンプ21aに圧接される。この際、コンタクト
電極34はそのテーパ部の働きによりバンプ2faの外
面をこすりつけるので、そのバンプ21aの表面の酸化
膜が除去され、両者の良好な電気的接続状態が得られる
。その後、プローブカード30の入、出力端子に接続さ
れたウェーハテスタ部を用いて半導体チップ21の良否
を測定する。不良の場合にはその半導体チップ21上に
マーキングする0次にプローブカード30を横方向に移
動し、隣の半導体チップ21に対して同様のテストを繰
り返す、 本実施例では次のような利点を有する。
In order to perform probing on the wafer 20 using the probe card 30 obtained in this way, the contact electrodes 34 are aligned with the bumps 21a on the semiconductor chip 21.Then, the probe card 30 is lowered to a predetermined position. When a pressure of 1 is applied, the tapered portion of the contact electrode 34 is brought into pressure contact with the bump 21a. At this time, the contact electrode 34 rubs against the outer surface of the bump 2fa due to its tapered portion, so that the oxide film on the surface of the bump 21a is removed and a good electrical connection between the two is obtained. Thereafter, the quality of the semiconductor chip 21 is measured using a wafer tester section connected to the input and output terminals of the probe card 30. In the case of a defective semiconductor chip 21, the zero-order probe card 30 that marks the semiconductor chip 21 is moved laterally, and the same test is repeated on the adjacent semiconductor chip 21. This embodiment has the following advantages. have

コンタクト電極34は基板31の底面に絶縁部材33を
介して形成されるので、従来のプローブ針に比べて製造
が簡単で、しかも形成密度を大きくすることができる。
Since the contact electrodes 34 are formed on the bottom surface of the substrate 31 via the insulating member 33, they are easier to manufacture than conventional probe needles and can be formed at a higher density.

そのため、マトリクス状に多数配列されたバンプ21a
を有するフリップチップ形半導体チップ21において、
その各バンプ21a間ピッチが300 p、 tm以下
のものでも、それに対応するコンタクト電極34を形成
することが回部である。また、配線部材にも1.7.0
等の透明導体を用いれば、絶縁部材33の透明度を考慮
しても、基板30の上方からバンプ21aの位置の確認
が可能となり、プローブとバンプ21aの位置合せを容
易に行うことができる。さらに、従来のプローブカード
の製造は、プローブ針1本、1本の調整にも熟練者にた
よる部分が大きく、コスト高の原因になっていたが、本
実施例ではすべて自動化が回部で、大幅な低コスト化が
期待できる。
Therefore, a large number of bumps 21a are arranged in a matrix.
In the flip chip type semiconductor chip 21 having
Even if the pitch between the bumps 21a is less than 300p, tm, it is a circuit part to form the contact electrodes 34 corresponding thereto. Also, 1.7.0 is used for wiring materials.
By using a transparent conductor such as, the position of the bump 21a can be confirmed from above the substrate 30 even if the transparency of the insulating member 33 is taken into account, and the positioning of the probe and the bump 21a can be easily performed. Furthermore, conventional probe card manufacturing relies heavily on skilled workers for the adjustment of each probe needle and each adjustment, which causes high costs, but in this example, everything is automated. , a significant cost reduction can be expected.

第4図は本発明の第2の実施例を示すプローブカードの
断面図である。
FIG. 4 is a sectional view of a probe card showing a second embodiment of the present invention.

このプローブカード30では、絶縁部材33の底面に8
102.543N4等からなる無機保護W235を形成
し、そのコンタクトホール部にホトリソグラフィ等の技
術でコンタクト孔を開け、金属を蒸着する等をしてコン
タクト電極34を形成した構造である。この実施例では
、S機保護膜35を設けているため、コンタクト電極部
の機械的強度が大きくなるという利点を有している。
In this probe card 30, 8
In this structure, an inorganic protective layer W235 made of 102.543N4 or the like is formed, a contact hole is formed in the contact hole portion using a technique such as photolithography, and a contact electrode 34 is formed by vapor depositing a metal or the like. In this embodiment, since the S machine protective film 35 is provided, there is an advantage that the mechanical strength of the contact electrode portion is increased.

第5図は本発明の第3の実施例を示すプローブカードの
斜視図である。このプローブカード30では、−板の基
板31に複数個の半導体チップ21に対応するコンタク
ト電極を形成して、同時に複数個の半導体チップ21を
測定可能にしたものである。
FIG. 5 is a perspective view of a probe card showing a third embodiment of the present invention. In this probe card 30, contact electrodes corresponding to a plurality of semiconductor chips 21 are formed on a negative plate substrate 31, so that a plurality of semiconductor chips 21 can be measured at the same time.

これにより、位置合せや測定速度を大幅に向上できる。This greatly improves alignment and measurement speed.

なお、本発明は図示の実施例に限定されず、基板31や
コンタクト電極34の形状等を他のものに変形すること
が可能である。
Note that the present invention is not limited to the illustrated embodiment, and the shapes of the substrate 31 and the contact electrodes 34 can be modified to other shapes.

(発明の効果) 以上詳細に説明したように、本発明によれば、光透過性
の基板の底面に形成された光透過性の絶縁部材のコンタ
クトホールに、コンタクト電極を設けた構造であるため
、コンタクト電極を高密度で、かつ簡単に形成でき、し
かも基板上方からのプローブの位置合せを容易に行え、
ダンプとの良好な接触状態を得ることができる。
(Effects of the Invention) As described in detail above, according to the present invention, the contact electrode is provided in the contact hole of the light-transmitting insulating member formed on the bottom surface of the light-transmitting substrate. , contact electrodes can be easily formed with high density, and probes can be easily aligned from above the substrate.
A good contact condition with the dump truck can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例を示すプローブカードの
断面図、第2図は従来のプローブカードの平面図、第3
図(1)、(2)、(3)は第1図のプローブカードの
製造工程図、第4図は本発明の第2の実施例を示すプロ
ーブカードの断面図、第5図は本発明の第3の実施例を
示すプローブカードの斜視図である。 20・・・・・・ウェーハ、21・・・・・・半導体チ
ップ、21a・・・・・・バンプ、30・・・・・・プ
ローブカード、31・・・・・・基板。 32・・・・・・配線パターン、33・・・・・・絶縁
部材、33a・旧・・コンタクトホール、34・・・・
・・コンタクト電極。 出願人代理人   柿  木  恭  成20:ウエー
ハ    32′配線パターシ21:半導体チップ  
33:刺を号部材21a:バンブ     33a:コ
ンタクトホール30ニブローブカード 3刹コンタグト
電極3j:基板 木靜月のプローブカード称面図 第1図 第2図 オ念月の池のフbJ−ド断面図 第4図 本発明の他のプローブカード斜視図 第5図
FIG. 1 is a sectional view of a probe card showing a first embodiment of the present invention, FIG. 2 is a plan view of a conventional probe card, and FIG.
Figures (1), (2), and (3) are manufacturing process diagrams of the probe card shown in Figure 1, Figure 4 is a sectional view of the probe card showing the second embodiment of the present invention, and Figure 5 is a diagram of the manufacturing process of the probe card of the present invention. FIG. 7 is a perspective view of a probe card showing a third embodiment of the present invention. 20...Wafer, 21...Semiconductor chip, 21a...Bump, 30...Probe card, 31...Substrate. 32... Wiring pattern, 33... Insulating member, 33a Old... Contact hole, 34...
...Contact electrode. Applicant's agent Kyo Kaki Ki Sei 20: Wafer 32' wiring pattern 21: Semiconductor chip
33: Thorn member 21a: Bump 33a: Contact hole 30 nib probe card 3 contact electrode 3j: Substrate Mizuzuki's probe card Figure 4: Another probe card perspective view of the present invention Figure 5

Claims (1)

【特許請求の範囲】 配線パターンが形成された光透過性の基板と、前記配線
パターン上に形成され測定すべき半導体チップのバンプ
に対応する位置にそのバンプと嵌合するテーパ状のコン
タクトホールを有する光透過性の絶縁部材と、 前記コンタクトホールの壁面に形成され前記配線パター
ンと接続されたコンタクト電極とを備えたプローブカー
ド。
[Scope of Claims] A light-transmissive substrate on which a wiring pattern is formed, and a tapered contact hole formed on the wiring pattern at a position corresponding to the bump of a semiconductor chip to be measured and which fits into the bump. and a contact electrode formed on a wall of the contact hole and connected to the wiring pattern.
JP22160186A 1986-09-19 1986-09-19 Probe card Pending JPS6377129A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22160186A JPS6377129A (en) 1986-09-19 1986-09-19 Probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22160186A JPS6377129A (en) 1986-09-19 1986-09-19 Probe card

Publications (1)

Publication Number Publication Date
JPS6377129A true JPS6377129A (en) 1988-04-07

Family

ID=16769313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22160186A Pending JPS6377129A (en) 1986-09-19 1986-09-19 Probe card

Country Status (1)

Country Link
JP (1) JPS6377129A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08211101A (en) * 1994-10-14 1996-08-20 Hughes Aircraft Co Multiple-port thin-film probe for total wafer test
US6046598A (en) * 1994-11-18 2000-04-04 Fujitsu Limited Test board and a test method using the same providing improved electrical connection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08211101A (en) * 1994-10-14 1996-08-20 Hughes Aircraft Co Multiple-port thin-film probe for total wafer test
US6046598A (en) * 1994-11-18 2000-04-04 Fujitsu Limited Test board and a test method using the same providing improved electrical connection

Similar Documents

Publication Publication Date Title
KR100712561B1 (en) Wafer type probe card and method for fabricating the same and semiconductor test apparatus having wafer type probe card
US4961052A (en) Probing plate for wafer testing
US7064445B2 (en) Wafer level testing and bumping process
US20150111317A1 (en) Method of manufacturing semiconductor device
US6531709B1 (en) Semiconductor wafer and fabrication method of a semiconductor chip
KR20040089244A (en) Needle assembly of probe card
JP2005322921A (en) Flip-chip semiconductor package for testing bumps and method of fabricating same
TWI434044B (en) Probe card and manufacturing method thereof
JPS6377129A (en) Probe card
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
JP2001127256A (en) Semiconductor device
KR20030078659A (en) Probe card and substrate for manufacturing probe card
JPH0542633B2 (en)
TWM553422U (en) Vertical probe card and probe head for wafer test
JPH07199219A (en) Probe card for inspecting liquid crystal display device
JP3650311B2 (en) Contact pins and probe cards
JP2001118994A (en) Semiconductor device
JPH09159694A (en) Lsi test probe
JPS59208469A (en) Probe card
JP3842879B2 (en) Wafer batch type probe card and semiconductor device inspection method
JPH0433353A (en) Ic chip testing apparatus
JPH04364054A (en) Inspecting device
US7405144B2 (en) Method for manufacturing probe card
JPH03196633A (en) Semiconductor integrated circuit device and semiconductor wafer
KR101329813B1 (en) Probe sheet, probe card and method of manufacturing the same