JPS6359624A - Display device - Google Patents

Display device

Info

Publication number
JPS6359624A
JPS6359624A JP20270186A JP20270186A JPS6359624A JP S6359624 A JPS6359624 A JP S6359624A JP 20270186 A JP20270186 A JP 20270186A JP 20270186 A JP20270186 A JP 20270186A JP S6359624 A JPS6359624 A JP S6359624A
Authority
JP
Japan
Prior art keywords
display
information
data
memory
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20270186A
Other languages
Japanese (ja)
Other versions
JP2555325B2 (en
Inventor
Minoru Nojiri
稔 野尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61202701A priority Critical patent/JP2555325B2/en
Publication of JPS6359624A publication Critical patent/JPS6359624A/en
Application granted granted Critical
Publication of JP2555325B2 publication Critical patent/JP2555325B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate the need of generation of a program which performs a complicated display data processing of each bit, by reading and displaying display information stored in a corresponding display information storage means in accordance with read-out information. CONSTITUTION:A host 50 sends display data to be displayed on a CRT 19 to an interface control circuit 1, and the interface control circuit 1 stores this display data in designated one of display memories A...D. The read start position in a display memory 2 of display data to be displayed on the CRT 19 is designated. Designating information of the display memory to be selected on the display screen of the CRT 19 is sent from the host 50. The interface control circuit 1 stores designating in formation of the display screen in an indicated data memory 3. The interface control circuit 1 calculates the read start position of display data in the display memory in accordance with this instructed data and stores it in an Xht register 4 and a Yht register 4, and the display processing is executed.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は同一表示画面内で複数の表示画面データ中の任
意の画面データを選択し、表示画面上の任意の位置に表
示する表示装置に関するものである。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a display device that selects arbitrary screen data from a plurality of display screen data on the same display screen and displays it at an arbitrary position on the display screen. It is something.

[従来の技術] 従来この種のマルチウィンド型の表示装置において、複
数画面の選択をし表示するには、表示装置に前置して表
示データの総括処理を行う中央処理装置側で、それぞれ
の画面データの管理、および画面の選択等の複雑な表示
制御処理を全て行い、表示データを表示装置に出力して
表示していた。特にビットマツプ型においては表示ドツ
ト毎の複雑な処理を行っていた。
[Prior Art] Conventionally, in this type of multi-window display device, in order to select and display multiple screens, a central processing unit, which is installed in front of the display device and performs overall processing of display data, must All complicated display control processing such as screen data management and screen selection was performed, and the display data was output to the display device for display. Particularly in the bitmap type, complicated processing is performed for each display dot.

[発明が解決しようとする問題点コ 従って、中央処理装置側で、ビット毎の表示データ処理
、複数画面の管理等を行う必要があるために、中央処理
装置において処理すべき負荷が為しく増大し、表示速度
が低下するという欠点があった。
[Problems to be solved by the invention] Therefore, since the central processing unit needs to process display data for each bit, manage multiple screens, etc., the processing load on the central processing unit increases. However, there was a drawback that the display speed decreased.

また、上述の表示データ処理を行うには、複雑なデータ
処理プログラムを作成しなければならないという問題も
あった。このため、メインメモリ中のこれに要するプロ
グラムの専有する記憶領域も多大なものが必要であった
Another problem is that a complicated data processing program must be created in order to perform the above-described display data processing. For this reason, a large storage area in the main memory, which is exclusively used by the program, is required.

[問題点を解決するための手段] 本発明は上述の問題点を除去することを目的として成さ
れたもので、上述の問題点を解決する一手段として本実
施例の以下の構成を備える。
[Means for Solving the Problems] The present invention has been made for the purpose of eliminating the above-mentioned problems, and includes the following configuration of the present embodiment as a means for solving the above-mentioned problems.

即ち、情報を表示する表示手段と、該表示手段の1画面
分の表示情報の記憶容量を有する少なくとも2つの表示
情報記憶手段と、表示手段中の表示位置毎に表示情報記
憶手段のうちの1つを指定する情報を記憶する指定情報
記憶手段と、表示情報記憶手段毎の表示手段への表示情
報記憶領域を指示する情報を記憶する記憶領域記憶手段
と、該記憶領域記憶手段で指示された指示情報を表示す
べき表示手段表示領域を指示する情報を記憶する表示領
域記憶手段と、これらの各記憶手段の記憶内容に従って
表示手段に選択した表示情報を表示する表示制御手段と
を備える。
That is, a display means for displaying information, at least two display information storage means having a storage capacity of display information for one screen of the display means, and one display information storage means for each display position in the display means. a storage area storage means for storing information specifying a display information storage area for each display information storage means; The apparatus includes a display area storage means for storing information instructing a display means display area in which instruction information is to be displayed, and a display control means for displaying selected display information on the display means according to the stored contents of each of these storage means.

[作用] 以上の構成において、表示制御手段は指定情報記憶手段
より指定情報を読出し、該読出し情報に従って記憶領域
記憶手段及び表示情報記憶手段の対応する記憶情報を読
出して、当該読出し情報に従って対応する表示情報記憶
手段に記憶されている表示情報を読出し、表示手段に表
示させる。
[Operation] In the above configuration, the display control means reads the specified information from the specified information storage means, reads out the corresponding storage information of the storage area storage means and the display information storage means according to the read information, and responds according to the read information. The display information stored in the display information storage means is read out and displayed on the display means.

これにより中央処理装置等の処理負荷を軽減するととも
に、複雑なビット毎の表示データ処理を行うプログラム
を作成する必要をなくした表示装置を提供することがで
きる。
This makes it possible to reduce the processing load on the central processing unit and the like, and to provide a display device that eliminates the need to create a program that performs complicated bit-by-bit display data processing.

[実施例] 以下、図面を参照して本発明に係る一実施例を詳細に説
明する。
[Example] Hereinafter, an example according to the present invention will be described in detail with reference to the drawings.

第1図は本発明に係る一実施例のブロック図であり、図
中1はインタフェース制御回路であり、インタフェース
制御回路1は中央処理装置等の表示情報供給源であるホ
スト50との間のインタフェースを司どると共に、ホス
ト50よりの受信信号に従い、本実施例の各部へデータ
を格納又は送出する。
FIG. 1 is a block diagram of an embodiment according to the present invention. In the figure, 1 is an interface control circuit, and the interface control circuit 1 is an interface between a host 50 that is a display information supply source of a central processing unit, etc. In addition, it stores or sends data to each part of the present embodiment according to a received signal from the host 50.

2はCRT表示装置(以下rcRTJと称す)19の表
示画面分の表示画素毎の表示情報を記L9する表示メモ
リであり、表示メモリA〜表示メモリDの4画面分が備
えられている。3はCRT19の表示位置毎に表示すべ
き表示データを、表示メモリA−Dのうちのどの表示メ
モリより読出すかを指示する指示データを記憶する指示
データメモリであり、1og2 (表示データ画面)、
即ち、本実施例においては2画面分の記憶容量を備えて
いる。4はxhtレジスタ、5はYhtレジスタであり
、CRT19のどの表示位置より表示メモリA−Dのい
ずれかを選択して表示するのかを指示する、X方向、Y
方向データを保持するレジスタである。また6はXut
レジスタ、7はYutレジスタであり、表示メモリA−
DのうちCRT19へ表示すべき表示情報記憶領域の先
頭アドレス位置を指示する、X方向、Y方向データを保
持するレジスタである。
A display memory 2 stores display information L9 for each display pixel of a display screen of a CRT display device (hereinafter referred to as rcRTJ) 19, and is provided with display memories A to D for four screens. Reference numeral 3 designates an instruction data memory that stores instruction data for instructing from which display memory A to D the display data to be displayed for each display position of the CRT 19 is to be read out; 1og2 (display data screen);
That is, this embodiment has a storage capacity for two screens. 4 is an xht register, and 5 is a Yht register, which instructs which display position on the CRT 19 to select and display one of the display memories A to D.
This is a register that holds direction data. Also 6 is Xut
Register 7 is a Yut register, and display memory A-
This is a register that holds X-direction and Y-direction data that indicates the start address position of the display information storage area to be displayed on the CRT 19 in D.

これらのレジスタ群(指定レジスタ群)4〜7は表示デ
ータA〜Dの各4画面分に対応するA〜Dの4つつづ備
えられている。
These register groups (designated register groups) 4 to 7 are provided in groups A to D, each corresponding to four screens of display data A to D.

8はクロック発生回路であり、CRT19の走査速度に
対応したクロック信号を発生する。9は主走査カウンタ
、10は副走査カウンタであり、CRT19の表示走査
位置を示している。11は主走査カウンタ9、副走査カ
ウンタ1oの内容よりCRT19の表示状態を検知し、
Xu、Yu、Xh、Yh、DTXの各表示レジスタ群(
12〜15)に、指定レジスタ群4〜7の保持内容を選
択して格納する表示位置制御回路回路、12はXuレジ
スタ、13はYuレジスタでありCRT19の現在の表
示位置の表示データをどの表示メモリより読出してくる
のかを指示する、X方向、Y方向データを保持している
。また、14はxhレジスタ、15はYhレジスタであ
り、CRT19に表示中の、Xuレジスタ12、Yuレ
ジスタ13で特定される表示メモリ2中の表示データ記
憶領域の先頭の、X方向、Y方向のアドレスデータを保
持している。また15はDIXレジスタであり、指示デ
ータメモリ3のCRT19の現在の表示位置に対応する
アドレスの記憶情報を保持するものである。
A clock generating circuit 8 generates a clock signal corresponding to the scanning speed of the CRT 19. 9 is a main scanning counter, and 10 is a sub-scanning counter, which indicates the display scanning position of the CRT 19. 11 detects the display state of the CRT 19 from the contents of the main scanning counter 9 and the sub-scanning counter 1o;
Each display register group of Xu, Yu, Xh, Yh, DTX (
12 to 15) are display position control circuits that select and store the contents held in designated register groups 4 to 7; 12 is an Xu register; and 13 is a Yu register; It holds X-direction and Y-direction data that indicates whether to read from the memory. Further, 14 is an xh register, and 15 is a Yh register, which are located in the X and Y directions at the beginning of the display data storage area in the display memory 2 specified by the Xu register 12 and Yu register 13 while being displayed on the CRT 19. Holds address data. Further, 15 is a DIX register, which holds storage information of an address corresponding to the current display position of the CRT 19 in the instruction data memory 3.

17は主走査カウンタ9、副走査カウンタ10の内容に
従って表示レジスタ群12〜16の値を参照し、表示メ
モリ2中のCRT19の現在の表示位置に表示すべき表
示データを読出し、表示制御回路18に送出する読出制
御回路、18は読出制御〕口回路17よりの表示データ
を主走査カウンタ9、副走査カウンタ10の内容により
特定されるCRT19の表示位置に表示制御する表示制
御回路である。
17 refers to the values of the display register groups 12 to 16 according to the contents of the main scanning counter 9 and the sub-scanning counter 10, reads display data to be displayed at the current display position of the CRT 19 in the display memory 2, and displays the display control circuit 18. 18 is a display control circuit that controls display of display data from the readout control circuit 17 at a display position on the CRT 19 specified by the contents of the main scanning counter 9 and the sub-scanning counter 10.

また、20はデータバス22とのデータの読み/書き制
御のための制御信号線(r/W)、21はアドレスバス
(AB)、22はデータバス(DB)である。
Further, 20 is a control signal line (r/W) for controlling reading/writing of data with respect to the data bus 22, 21 is an address bus (AB), and 22 is a data bus (DB).

以上の構成を備える本実施例の表示制御を、第2図、及
び第3図のフローチャートを参照して以下に説明する。
The display control of this embodiment having the above configuration will be explained below with reference to the flowcharts of FIGS. 2 and 3.

第2図は主に本実施例のインタフェース制御部1におけ
る制御フローチャートであり、第3図は主に表示位置制
御回路11、読出制御回路17における表示制御フロー
チャートである。
2 is mainly a control flowchart in the interface control section 1 of this embodiment, and FIG. 3 is a display control flowchart mainly in the display position control circuit 11 and readout control circuit 17.

CRT19への表示は、まず第2図ステップS1に示す
如く、ホスト50は表示メモリ2にCRT19−\表示
すべき表示データをインタフエース制(和回路1に送り
、インタフェース制御回路1はこの表示データを指定さ
れた表示メモリA−Dのいずれかに格納する。続いてス
テップS2でCRT19に表示すべき表示メモリ2内の
読出開始位置を指定する。インタフェース制御回路1で
はステップS3でこのデータをXutレジスタ6及びY
utレジスタ7にセットする。そして、次のステップS
4でホスト50よりCRT19の表示画面上の選択すべ
き表示メモリの指定情報を送ってくる。このためインタ
フェース制御回路1ではステップS5でこの表示画面の
指定情報を指示データメモリ3に格納する。このホスト
50よりの指定は、ビット単位で送られてきた場合には
このデータをそのまま指示データメモリ3に格納し、領
域指定の時にはインタフェース制御回路1でビット単位
のビットマツプデータに変換してから格納する。そして
インタフェース制御回路1はステップS6でこの指示デ
ータより表示メモリ2内の表示データの読出し開始位置
を算出し、ステップS7でこの算出位置データをxht
レジスタ4、Yhtレジスタ5に格納する。これで表示
準備が完了したため、ステップS8で表示処理を実行し
、ステップS9でホストよりの表示内容変更要求のある
場合にはステップS1よりの表示内字変更を行う。なお
、以後はステップ31〜ステツプS7のうち、変更する
必要のある処理のみ変更処理を行う。
To display on the CRT 19, first, as shown in step S1 in FIG. is stored in one of the designated display memories A to D. Next, in step S2, the reading start position in the display memory 2 to be displayed on the CRT 19 is designated.In the interface control circuit 1, this data is stored in Xut in step S3. Register 6 and Y
Set in ut register 7. And the next step S
At step 4, the host 50 sends designation information of the display memory to be selected on the display screen of the CRT 19. Therefore, the interface control circuit 1 stores this display screen designation information in the instruction data memory 3 in step S5. When this specification from the host 50 is sent in bit units, this data is stored as is in the instruction data memory 3, and when specifying an area, it is converted into bit map data in bit units by the interface control circuit 1, and then the data is stored in the instruction data memory 3. Store. Then, in step S6, the interface control circuit 1 calculates the reading start position of the display data in the display memory 2 from this instruction data, and in step S7, this calculated position data is
Store in register 4 and Yht register 5. Since the preparation for display is now complete, display processing is executed in step S8, and if there is a request to change the display contents from the host in step S9, the display internal characters are changed from step S1. Note that from now on, among steps 31 to S7, only the processes that need to be changed are changed.

たとえば、CRT19への表示位置の一部変更のみの場
合には、ステップ54〜S7のみを、表示メモリ2のう
ちの1つの表示データ領域内の表示データのみを変える
場合にはステップS2、S3のみを実行すればよい。
For example, if only a part of the display position on the CRT 19 is to be changed, only steps 54 to S7 are performed, and if only the display data in one display data area of the display memory 2 is to be changed, only steps S2 and S3 are performed. All you have to do is execute.

この時の表示メモリA−Dへの表示データ格納状態の簡
略図を第4図(A)〜(D)に示す。
A simplified diagram of the display data storage state in the display memories A to D at this time is shown in FIGS. 4(A) to 4(D).

第4図(A)が表示メモリA、第4図(B)が表示メモ
リB、第4図(C)が表示メモリC1第4図(D)が表
示メモリDを示している。ここでは簡略のため、メモリ
をX方向O〜4、y方向0〜4の合計25画素分のみ示
している。
4(A) shows display memory A, FIG. 4(B) shows display memory B, FIG. 4(C) shows display memory C1, and FIG. 4(D) shows display memory D. For the sake of simplicity, the memory is shown for a total of 25 pixels, 0 to 4 in the X direction and 0 to 4 in the y direction.

各画面は本来゛1“、パ0”の値が格納されているが、
説明の明確化のため、表示メモリAは記t0内容として
°“Aパ、表示メモリBはB”、表示メモリCは°゛C
パ表示メモリDは′D”の値で示している。ここで斜線
で示す領域が、CRT19へ表示すべき表示領域を示し
ている。
Each screen originally stores the values ``1'' and 0, but
For clarity of explanation, display memory A is written as t0 content: °"A", display memory B is "B", and display memory C is °゛C.
The display memory D is indicated by the value 'D'. Here, the shaded area indicates the display area to be displayed on the CRT 19.

そして指示データメモリ3の記憶例を第5図に示し、第
5図中“Oooは表示メモリA1 °゛1″は表示メモ
リB1 “2゛は表示メモリC1“3″は表示メモリD
がそれぞれ指定されていることを示している。指示デー
タメモリ3が第5図に示す内容であり、表示メモリ2の
第4図(A)〜(D)に示す斜線部分が表示領域である
場合の指定レジスタ群4〜7の記憶内容を第6図(A)
〜(D)に示す。指示データメモリ3により指示された
CRT19の表示画面上の表示領域の先頭を示す位置は
表示メモリAがX方向゛3°゛、Y方向°°0”より、
表示メモリBがX方向゛1°゛、Y方向″1゛より、表
示メモリCがX方向“’O”、Y方向°°3”より、表
示メモリD、がX方向“0“、Y方向“°0″からであ
り、xhtレジスタ4、Yhtレジスタ5の内容は第6
図(A)、(B)に示す様になる。
A storage example of the instruction data memory 3 is shown in FIG. 5. In FIG.
indicates that each is specified. The storage contents of the designated register groups 4 to 7 when the instruction data memory 3 has the contents shown in FIG. 5 and the shaded areas of the display memory 2 shown in FIGS. Figure 6 (A)
- Shown in (D). The position indicating the beginning of the display area on the display screen of the CRT 19 specified by the instruction data memory 3 is from the display memory A at ``3°'' in the X direction and 0° in the Y direction.
Display memory B is ``1°'' in the X direction and ``1'' in the Y direction, display memory C is ``O'' in the X direction and 3° in the Y direction, and display memory D is ``0'' in the X direction and ``0'' in the Y direction. from "°0", and the contents of xht register 4 and Yht register 5 are the 6th
The result will be as shown in Figures (A) and (B).

同様に各表示メモリ2の表示すべき表示データ領域が第
4図(A)〜(D)に斜線で示す領域であれば、表示開
始位置は、表示メモリAがX方向゛2”、Y方向“2パ
、表示メモリBがX方向”o”、Y方向゛1゛°、表示
メモリCがX方向”O’、Y方向°“1”、表示メモリ
DがX方向“2”、Y方向“2”であり、Xutレジス
タ6及びYutレジスタ7の内容は第6(C)、(D)
に示す様になる。
Similarly, if the display data area to be displayed in each display memory 2 is the area shown with diagonal lines in FIGS. "2 Pa, Display memory B is in the X direction "o", Y direction is "1", display memory C is in the X direction "O', Y direction is "1", display memory D is in the X direction "2", Y direction “2”, and the contents of Xut register 6 and Yut register 7 are 6th (C) and (D).
It will look like this.

次にステップS8の表示処理の制御を第3図のフローチ
ャートを参照して説明する。
Next, control of the display processing in step S8 will be explained with reference to the flowchart of FIG.

まず、ステップS20において、表示位置制御回路11
は主走査カウンタ9及び副走査カウンタ10のカウンタ
値、即ち、CRT19の表示画面上の現在(又はこれか
ら)の表示位置を読込む。
First, in step S20, the display position control circuit 11
reads the counter values of the main scanning counter 9 and the sub-scanning counter 10, that is, the current (or future) display position on the display screen of the CRT 19.

そして次のステップS21で指示データメモリ3中の表
示位置対応アドレスよりデータを読み出してくる。今、
主走査カウンタ9が″“3”、副走査カウンタが“2”
の場合を例とすると、指示データメモリ3の内容は第5
図に○で示す位置であり、ここには”1”が格納されて
おり、表示メモリBが選択されていることになる。
Then, in the next step S21, data is read from the address corresponding to the display position in the instruction data memory 3. now,
Main scanning counter 9 is "3", sub-scanning counter is "2"
For example, the contents of the instruction data memory 3 are the fifth
This is the position indicated by a circle in the figure, and "1" is stored here, which means that display memory B is selected.

次のステップS22では、前回に読み出した指示データ
メモリ3の内容と同一の表示メモリデータか否かを調へ
る。ここで前回と同一の場合にはステップS25に進む
In the next step S22, it is checked whether the display memory data is the same as the contents of the instruction data memory 3 read last time. Here, if it is the same as the previous time, the process advances to step S25.

ここで前回と異なるデータである場合にはこの指示デー
タメモリ3の内容をDIXレジスタ16に書込む。そし
て続くステップS24て指示された表示メモリに対応す
る位置指示レジスタ4〜7の値を表示レジスタ群にセッ
トする。
If the data is different from the previous data, the contents of the instruction data memory 3 are written to the DIX register 16. Then, in the following step S24, the values of the position instruction registers 4 to 7 corresponding to the indicated display memory are set in the display register group.

ここで、第5図に示す指示データメモリ2の(3,2)
が選択された時には、表示メモリBが指示されており、
位置指定レジスタXht4、Yht5.Xut6.Yu
t7の各レジスタの対応する値は(1、i、o、i)で
ある。
Here, (3, 2) of the instruction data memory 2 shown in FIG.
When is selected, display memory B is specified,
Position specification registers Xht4, Yht5. Xut6. Yu
The corresponding value of each register in t7 is (1, i, o, i).

このため、表示位置制御回路11は、この(1,1,0
,1)を表示レジスタ群ノxh14、Yh15、Xu1
2、Yu13の各レジスタにセットする。そして続くス
テ・ンブ325で1先出制御回路17はこの表示レジス
タ群12〜15の値より表示メモリ2中の読出しアドレ
ス位置を算出する。
Therefore, the display position control circuit 11 controls this (1, 1, 0
, 1) are displayed in the register group xh14, Yh15, Xu1
2. Set in each register of Yu13. Then, in the subsequent step 325, the first-first-out control circuit 17 calculates the read address position in the display memory 2 from the values of the display register group 12-15.

これは(現在の表示位置)−(表示開始位置)+(読出
開始位置) 即ち、(主走査カウンタ9又は副走査カウンタ10の値
) −(xhレジスタ14又はYhレジスタ15の値)
+(Xuレジスタ12又はYuレジスタ13の値) の計算により算出する。
This is (current display position) - (display start position) + (readout start position), that is, (value of main scanning counter 9 or sub-scanning counter 10) - (value of xh register 14 or Yh register 15)
+(value of Xu register 12 or Yu register 13).

上述の例では X方向= (主走査カウンタ値)−(xhレジスタ値)
+Xuレジスタ値) =3−1+0=2 Y方向・ (副走査カウンタ値)−(yhレジスタ値)
+Yuレジスタ値) =2−1+1=2 となり、表示メモリBの(X、Y)= (2,2)即ち
、第4図(B)に○で示す位置のアドレスを算出する。
In the above example, X direction = (main scanning counter value) - (xh register value)
+Xu register value) =3-1+0=2 Y direction・(Sub-scanning counter value)-(yh register value)
+Yu register value) = 2 - 1 + 1 = 2, and (X, Y) = (2, 2) of display memory B, that is, the address of the position indicated by ◯ in Fig. 4 (B) is calculated.

そしてステップS26に進み、ステップS25で算出し
た表示メモリ2のアドレスより表示データを読み出し、
次のステップS26でこれをCRT19に表示しリター
ンする。
Then, the process proceeds to step S26, where the display data is read from the address of the display memory 2 calculated in step S25,
In the next step S26, this is displayed on the CRT 19 and the process returns.

そして主走査カウンタ9、副走査カウンタ10の内容の
変化時に再びステップS20に進み、次の表示データの
読出し及び表示を行う。
Then, when the contents of the main scanning counter 9 and the sub-scanning counter 10 change, the process returns to step S20, and the next display data is read and displayed.

この様にしてCRT19に表示された例を第7図に示す
An example displayed on the CRT 19 in this manner is shown in FIG.

以上説明した様に本実施例によれば、ホスト50は単に
表示データ及び表示位置を一度表示装罫に出力するのみ
で、後は表示装置の制御で当該表示装置の表示画面上を
分割して複数の表示データを表示できる。
As explained above, according to this embodiment, the host 50 simply outputs the display data and display position to the display grid once, and then divides the display screen of the display device by controlling the display device. Multiple display data can be displayed.

なお以上の説明においては表示器19としてCRT表示
器を用いるようにしたが、代りにLCD表示器など他の
表示器を使用し得る事は勿論である。
In the above description, a CRT display is used as the display 19, but it is of course possible to use another display such as an LCD display instead.

また本実施例では4画面分の表示メモリを備えい、4画
面の分割表示を可能としたが、表示メモリ2、指示デー
タメモリ3及び位置指定レジスタ群4〜7の構成を変え
ることにより、任意の画面数ての表示制御が行える。
Furthermore, in this embodiment, display memory for four screens is provided to enable split display of four screens. Display control can be performed on as many screens as possible.

例えば2画面制御の場合には上記を構成を弼とすること
ができる。
For example, in the case of two-screen control, the above configuration can be expanded.

以上の説明から明らかなように、本実施例によれば、一
般にマウチウイント°つと呼ばれる処理を行なうのに、
ホスト側では簡単な値を表示装置にセットするだけで、
あとは自動的に表示装置側で表示制御を行うことができ
るため、複雑なマルチウィンド表示制御を極めて簡単に
行う事かできるという格別の効果が得られる。
As is clear from the above description, according to this embodiment, when performing a process generally called mouse wint,
On the host side, just set a simple value on the display device,
Since the rest of the display control can be automatically performed on the display device side, a special effect can be obtained in that complex multi-window display control can be performed extremely easily.

[発明の効果] 以上説明した様に本発明によれば、N単な構成を備える
のみでいわゆるマルチウィンド表示制御が表示装置で自
動的に行うことができる。
[Effects of the Invention] As described above, according to the present invention, so-called multi-window display control can be automatically performed in a display device by only having N configurations.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る一実施例のブロック図、第2図、
第3図は本実施例の表示制御フローチャート、 第4図(A)〜(D)は本実施例の表示メモリの記憶例
を示す図、 第5図は本実施例の指示データメモリの記憶例を示す図
、 第6図(A)〜(D)は本実施例の位置指定レジスタの
内容例を示す図、 第7図はCRTへの表示例を示す図である。 図中、1・・・インタフェース、2・・・表示メモリ、
3・・・指示データメモリ、4・・・xhtレジスタ、
5・・・yhtレジスタ、6・・・Xutレジスタ、7
・・・Yutレジスタ、9・・・主走査カウンタ、10
・・・副走査カウンタ、11・・・表示位習制御回路、
12・・・Xuレジスタ、13・・・Yuレジスタ、1
4Xhレジスタ、15・・・Yuレジスタ、16・・・
DIXレジスタ、17・・・読出制御回路、18・・・
表示制御回路、19・・・CRTである。 特許出願人  キャノン株式会社 第4図 X 第5図 (A)[Σ二丁■[xhtレジアタ (B) [=]Y]]1T=擾]   vhtしジスタ
(C)[Σ=]]Σ=「で=]=IE]  XutLリ
スク(D)[]=】=]IEIIII¥]  yutレ
ジ゛又り第6図 第7図
FIG. 1 is a block diagram of an embodiment according to the present invention, FIG.
FIG. 3 is a display control flowchart of this embodiment. FIGS. 4(A) to (D) are diagrams showing storage examples of the display memory of this embodiment. FIG. 5 is a storage example of the instruction data memory of this embodiment. FIGS. 6A to 6D are diagrams showing examples of the contents of the position designation register of this embodiment, and FIG. 7 is a diagram showing an example of display on a CRT. In the figure, 1...interface, 2...display memory,
3... Instruction data memory, 4... xht register,
5...yht register, 6...Xut register, 7
...Yut register, 9...Main scanning counter, 10
. . . Sub-scanning counter, 11 . . . Display position control circuit,
12...Xu register, 13...Yu register, 1
4Xh register, 15...Yu register, 16...
DIX register, 17...read control circuit, 18...
Display control circuit, 19...CRT. Patent applicant: Canon Co., Ltd. Figure 4 ``DE=]=IE]

Claims (3)

【特許請求の範囲】[Claims] (1)情報を表示する表示手段と、該表示手段の1画面
分の表示情報の記憶容量を有する少なくとも2つの表示
情報記憶手段と、前記表示手段中の表示位置毎に前記表
示情報記憶手段のうちの1つを指定する情報を記憶する
指定情報記憶手段と、前記表示情報記憶手段毎の前記表
示手段への表示情報記憶領域を指示する情報を記憶する
記憶領域記憶手段と、該記憶領域記憶手段で指示された
指示情報を表示すべき表示手段表示領域を指示する情報
を記憶する表示領域記憶手段と、これらの各記憶手段の
記憶内容に従って前記表示手段に選択した表示情報を表
示する表示制御手段とを備えることを特徴とする表示装
置。
(1) A display means for displaying information, at least two display information storage means having a storage capacity of display information for one screen of the display means, and a display information storage means for each display position in the display means. designation information storage means for storing information specifying one of the display information storage means; storage area storage means for storing information indicating a display information storage area for the display means for each of the display information storage means; display area storage means for storing information instructing a display means display area in which instruction information instructed by the means should be displayed; and display control for displaying selected display information on the display means according to the storage contents of each of these storage means. A display device comprising: means.
(2)表示制御手段は指定情報記憶手段より指定情報を
読出し、該読出し情報に従って記憶領域記憶手段及び表
示領域記憶手段の対応する記憶情報を読出して、当該読
出し情報に従って対応する表示情報記憶手段に記憶され
ている表示情報を読出し、表示手段に表示させることを
特徴とする特許請求の範囲第1項に記載の表示装置。
(2) The display control means reads the specified information from the specified information storage means, reads out the corresponding storage information of the storage area storage means and the display area storage means according to the read information, and stores the corresponding storage information in the display information storage means according to the read information. 2. The display device according to claim 1, wherein stored display information is read out and displayed on a display means.
(3)記憶領域記憶手段及び表示領域記憶手段は各領域
の読出し開始位置情報を記憶することを特徴とする特許
請求の範囲第1項又は第2項に記載の表示装置。
(3) The display device according to claim 1 or 2, wherein the storage area storage means and the display area storage means store readout start position information of each area.
JP61202701A 1986-08-30 1986-08-30 Display device Expired - Fee Related JP2555325B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61202701A JP2555325B2 (en) 1986-08-30 1986-08-30 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61202701A JP2555325B2 (en) 1986-08-30 1986-08-30 Display device

Publications (2)

Publication Number Publication Date
JPS6359624A true JPS6359624A (en) 1988-03-15
JP2555325B2 JP2555325B2 (en) 1996-11-20

Family

ID=16461723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61202701A Expired - Fee Related JP2555325B2 (en) 1986-08-30 1986-08-30 Display device

Country Status (1)

Country Link
JP (1) JP2555325B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990887A (en) * 1982-11-16 1984-05-25 日本電気株式会社 Bit map memory device
JPS61143835A (en) * 1984-12-15 1986-07-01 Fujitsu Ltd Data display system
JPS61275792A (en) * 1985-05-31 1986-12-05 キヤノン株式会社 Display unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990887A (en) * 1982-11-16 1984-05-25 日本電気株式会社 Bit map memory device
JPS61143835A (en) * 1984-12-15 1986-07-01 Fujitsu Ltd Data display system
JPS61275792A (en) * 1985-05-31 1986-12-05 キヤノン株式会社 Display unit

Also Published As

Publication number Publication date
JP2555325B2 (en) 1996-11-20

Similar Documents

Publication Publication Date Title
JPH0348370A (en) Memory access control circuit
JPH09245179A (en) Computer graphic device
JPS60117327A (en) Display device
JP2000122030A (en) Method for driving matrix type liquid crystal display panel and device for executing this method
JPS6359624A (en) Display device
JP3481913B2 (en) Image processing device
JPS61275792A (en) Display unit
JP3124166B2 (en) Display address operation circuit of VRAM
JP2858831B2 (en) Bitmap display method
JPS63245716A (en) Multiwindow display device
JP2922519B2 (en) Video synthesizer
JPS60129786A (en) Image memory
JPH036510B2 (en)
JPH04151195A (en) Image display device
JPS63253396A (en) Display device
JPS63118832A (en) Display device
JPS63172190A (en) Image display controller
JPS61143835A (en) Data display system
JPS61170783A (en) Display controller
JPS59195271A (en) Memory for crt display
JPH01241619A (en) Multi-window processor
JPS644194B2 (en)
JPH04150481A (en) Screen display device
JPH01280789A (en) Display device for television screen
JPH0367294A (en) Display controller

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees