JPS6351375B2 - - Google Patents
Info
- Publication number
- JPS6351375B2 JPS6351375B2 JP56111951A JP11195181A JPS6351375B2 JP S6351375 B2 JPS6351375 B2 JP S6351375B2 JP 56111951 A JP56111951 A JP 56111951A JP 11195181 A JP11195181 A JP 11195181A JP S6351375 B2 JPS6351375 B2 JP S6351375B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- pinhole
- silicon substrate
- oxide film
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 150000004767 nitrides Chemical class 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法にかかり、と
くにシリコン基板上の誘電体層としての窒化膜を
形成する工程を含む半導体装置の製造方法に関す
る。
くにシリコン基板上の誘電体層としての窒化膜を
形成する工程を含む半導体装置の製造方法に関す
る。
半導体装置、特にアナログ型集積回路において
は、内蔵コンデンサを有することが多く、これら
のコンデンサには集積回路装置としては比較的高
電圧（30V以上）が加わることが多い。従来、特
にシリコンの半導体集積回路のコンデンサで、容
量が数pF〜数＋pF程度のものは、シリコン基板
上に形成された酸化膜または窒化膜を誘電体層と
して、前記各誘電体層の底部に位置する拡散層と
誘電体層上の金属電極とによつて形成されてい
た。このような構造では、半導体装置の小型化の
為、誘電体の膜厚は薄いほどコンデンサの容量の
面積比は大になる。したがつて、半導体装置の小
型化の為、誘電体の膜厚は薄いほど高集積化には
有利である。しかし、膜厚を薄くすると、膜厚自
体による耐圧が問題になるほか、窒化膜は通常気
相成長法によつて形成される為ピンホールが多く
なる。しかし、誘電体としては酸化膜より窒化膜
を主体に使用した方が誘電率が窒化膜は酸化膜の
２倍近くある為に、高集積化に有利である。上記
理由で従来窒化膜を主なる誘電体層としてコンデ
ンサを集積回路基板上に形成すると、電圧印加に
よりピンホール部に起因するコンデンサの絶縁破
壊が発生した。
は、内蔵コンデンサを有することが多く、これら
のコンデンサには集積回路装置としては比較的高
電圧（30V以上）が加わることが多い。従来、特
にシリコンの半導体集積回路のコンデンサで、容
量が数pF〜数＋pF程度のものは、シリコン基板
上に形成された酸化膜または窒化膜を誘電体層と
して、前記各誘電体層の底部に位置する拡散層と
誘電体層上の金属電極とによつて形成されてい
た。このような構造では、半導体装置の小型化の
為、誘電体の膜厚は薄いほどコンデンサの容量の
面積比は大になる。したがつて、半導体装置の小
型化の為、誘電体の膜厚は薄いほど高集積化には
有利である。しかし、膜厚を薄くすると、膜厚自
体による耐圧が問題になるほか、窒化膜は通常気
相成長法によつて形成される為ピンホールが多く
なる。しかし、誘電体としては酸化膜より窒化膜
を主体に使用した方が誘電率が窒化膜は酸化膜の
２倍近くある為に、高集積化に有利である。上記
理由で従来窒化膜を主なる誘電体層としてコンデ
ンサを集積回路基板上に形成すると、電圧印加に
よりピンホール部に起因するコンデンサの絶縁破
壊が発生した。
本発明の目的は、上記の欠点を除去して、小面
積で容量の大きい、かつ耐圧も大きい内部コンデ
ンサを有する半導体装置の製造方法を提供するこ
とにある。
積で容量の大きい、かつ耐圧も大きい内部コンデ
ンサを有する半導体装置の製造方法を提供するこ
とにある。
本発明の半導体装置の製造方法においては、特
にシリコン基板上に形成する窒化膜上から、水蒸
気により1000℃以下の温度で酸化膜を窒化膜のピ
ンホール部に成長させて、ピンホールによる欠点
を除去している。また、水蒸気による酸化の為、
時間は短くてよく、温度が1000℃以下の為、前工
程で形成されている拡散層に影響を与えることが
少く、かつ窒化膜はほとんど酸化されない。
にシリコン基板上に形成する窒化膜上から、水蒸
気により1000℃以下の温度で酸化膜を窒化膜のピ
ンホール部に成長させて、ピンホールによる欠点
を除去している。また、水蒸気による酸化の為、
時間は短くてよく、温度が1000℃以下の為、前工
程で形成されている拡散層に影響を与えることが
少く、かつ窒化膜はほとんど酸化されない。
第１図は従来の製造方法で作成されたコンデン
サの部分断面図である。コンデンサの誘電体層と
してシリコン基板１の上に200Åの酸化膜２が形
成されており、その上に厚さ1000Åの窒化膜３が
形成されている。しかし、気相成長法で形成され
る窒化膜３にはピンホール４が発生し易く、ピン
ホールがなければ110〜130V位のコンデンサに耐
圧が10V前後になつてしまう。
サの部分断面図である。コンデンサの誘電体層と
してシリコン基板１の上に200Åの酸化膜２が形
成されており、その上に厚さ1000Åの窒化膜３が
形成されている。しかし、気相成長法で形成され
る窒化膜３にはピンホール４が発生し易く、ピン
ホールがなければ110〜130V位のコンデンサに耐
圧が10V前後になつてしまう。
つぎに本発明を実施例により説明する。
第２図は本発明方法により作成した集積回路内
部コンデンサの部分断面図である。まず、第１図
で示すアルミ電極５の形成前の、酸化膜２、窒化
膜３が被着されたシリコン基板１をもつ試料に対
し、雰囲気温度1000℃の水蒸気により６分間の酸
化処理を行い、ピンホール部４に1000Å程度の酸
化膜６を成長させる。その後、アルミ電極５を窒
化膜３の上に形成する。
部コンデンサの部分断面図である。まず、第１図
で示すアルミ電極５の形成前の、酸化膜２、窒化
膜３が被着されたシリコン基板１をもつ試料に対
し、雰囲気温度1000℃の水蒸気により６分間の酸
化処理を行い、ピンホール部４に1000Å程度の酸
化膜６を成長させる。その後、アルミ電極５を窒
化膜３の上に形成する。
このようにして形成された窒化膜３を誘電体層
とし、アルミ電極５とシリコン基板１を両電極と
するコンデンサは、ピンホール４が絶縁物の酸化
膜６で充填されているので、ピンホールの欠かん
はなくなり、小面積で比較的大きな容量を有し、
かつ100V程度の十分な耐圧を示す。
とし、アルミ電極５とシリコン基板１を両電極と
するコンデンサは、ピンホール４が絶縁物の酸化
膜６で充填されているので、ピンホールの欠かん
はなくなり、小面積で比較的大きな容量を有し、
かつ100V程度の十分な耐圧を示す。
第１図は従来の製造方法で作成された集積回路
内部コンデンサの部分断面図、第２図は本発明方
法により作成されたコンデンサの部分断面図であ
る。 １……シリコン基板、２……酸化膜、３……窒
化膜、４……ピンホール、５……アルミ電極、６
……ピンホール部の酸化膜。
内部コンデンサの部分断面図、第２図は本発明方
法により作成されたコンデンサの部分断面図であ
る。 １……シリコン基板、２……酸化膜、３……窒
化膜、４……ピンホール、５……アルミ電極、６
……ピンホール部の酸化膜。
Claims (1)
- １ シリコン基板表面に酸化膜と窒化膜とをこの
順序で順次積層形成する工程と、しかる後、前記
基板を水蒸気により1000℃以下の温度で、表面に
前記窒化膜が露呈する状態を維持しかつ前記窒化
膜のピンホールの直下の前記シリコン基板を局部
的に酸化しつつ、前記ピンホールのみがすべて酸
化膜層で充填される時間酸化する工程と、ピンホ
ールを埋めた前記窒化膜表面に金属電極を形成す
る工程とを有し、これにより前記窒化膜と前記酸
化膜とを誘電体とし、前記金属電極と前記シリコ
ン基板を両電極としたコンデンサーを形成するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111951A JPS5814537A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111951A JPS5814537A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5814537A JPS5814537A (ja) | 1983-01-27 |
| JPS6351375B2 true JPS6351375B2 (ja) | 1988-10-13 |
Family
ID=14574234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111951A Granted JPS5814537A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5814537A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0732743Y2 (ja) * | 1984-04-20 | 1995-07-31 | 株式会社河合楽器製作所 | 防音室の床構造 |
| US5079191A (en) * | 1985-11-29 | 1992-01-07 | Hitachi, Ltd. | Process for producing a semiconductor device |
| JPH0436355Y2 (ja) * | 1986-02-21 | 1992-08-27 | ||
| US5208189A (en) * | 1991-09-30 | 1993-05-04 | Motorola, Inc. | Process for plugging defects in a dielectric layer of a semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504434A (ja) * | 1973-05-17 | 1975-01-17 | ||
| JPS5394780A (en) * | 1977-01-14 | 1978-08-19 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5438780A (en) * | 1977-08-31 | 1979-03-23 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor |
| JPS54109771A (en) * | 1978-02-16 | 1979-08-28 | Fujitsu Ltd | Stabilizing method for surface protective film of semiconductor |
| JPS5522863A (en) * | 1978-08-07 | 1980-02-18 | Nec Corp | Manufacturing method for semiconductor device |
-
1981
- 1981-07-17 JP JP56111951A patent/JPS5814537A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504434A (ja) * | 1973-05-17 | 1975-01-17 | ||
| JPS5394780A (en) * | 1977-01-14 | 1978-08-19 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5438780A (en) * | 1977-08-31 | 1979-03-23 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor |
| JPS54109771A (en) * | 1978-02-16 | 1979-08-28 | Fujitsu Ltd | Stabilizing method for surface protective film of semiconductor |
| JPS5522863A (en) * | 1978-08-07 | 1980-02-18 | Nec Corp | Manufacturing method for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5814537A (ja) | 1983-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930702788A (ko) | 비결정질 유전체막을 갖는 전압 가변 캐패시터 | |
| JPS6349907B2 (ja) | ||
| JPS58220457A (ja) | 誘電体材料の形成方法 | |
| JP3197782B2 (ja) | 半導体集積回路コンデンサおよびその電極構造 | |
| JPS58115843A (ja) | 薄膜キャパシタ及びその形成方法 | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| KR940018982A (ko) | 캐패시터를 갖는 반도체 디바이스 | |
| KR20010021015A (ko) | 반도체 장치 및 집적회로 장치의 제조 방법 | |
| JPH03274029A (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 | |
| JPH0685193A (ja) | 半導体装置 | |
| JPS6351375B2 (ja) | ||
| JP2503621B2 (ja) | 半導体装置の製造方法 | |
| JPS58215067A (ja) | 半導体集積回路装置 | |
| JPH02214152A (ja) | 半導体装置及びその製造方法 | |
| JPH01273347A (ja) | 半導体装置 | |
| KR20000053449A (ko) | 반도체 장치 및 집적회로 디바이스 | |
| JP3118928B2 (ja) | 容量素子の構造 | |
| JPH05198743A (ja) | 半導体装置 | |
| JPS6313329B2 (ja) | ||
| KR100326241B1 (ko) | 반도체소자의캐패시터형성방법 | |
| JPH03108752A (ja) | 半導体装置 | |
| JPS58112360A (ja) | 半導体装置用キヤパシタおよびその製造方法 | |
| JP2563628B2 (ja) | 半導体装置の製造方法 | |
| JPH0555466A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH01315124A (ja) | 薄膜コンデンサ |