JPS6347942A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS6347942A JPS6347942A JP19237986A JP19237986A JPS6347942A JP S6347942 A JPS6347942 A JP S6347942A JP 19237986 A JP19237986 A JP 19237986A JP 19237986 A JP19237986 A JP 19237986A JP S6347942 A JPS6347942 A JP S6347942A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- pad
- thickness
- microcapsules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000003094 microcapsule Substances 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 239000002245 particle Substances 0.000 abstract description 13
- 239000000758 substrate Substances 0.000 abstract description 13
- 238000000034 method Methods 0.000 description 13
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 229920005992 thermoplastic resin Polymers 0.000 description 6
- 239000012798 spherical particle Substances 0.000 description 5
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000002775 capsule Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229920001169 thermoplastic Polymers 0.000 description 3
- NLHHRLWOUZZQLW-UHFFFAOYSA-N Acrylonitrile Chemical compound C=CC#N NLHHRLWOUZZQLW-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- -1 polybutylene terephthalate Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000306 polymethylpentene Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920003048 styrene butadiene rubber Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ICチップ、トランジスタ等の半導体素子
と配線基板とを接続する接続構造に係り、特に、導電性
微粒子を用いた半導体素子、実装構造に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a connection structure for connecting a semiconductor element such as an IC chip or a transistor to a wiring board, and particularly relates to a connection structure for connecting a semiconductor element such as an IC chip or a transistor to a wiring board, and particularly relates to a connection structure for connecting a semiconductor element such as an IC chip or a transistor to a wiring board, and particularly relates to a connection structure for connecting a semiconductor element such as an IC chip or a transistor to a wiring board. Regarding structure.
〔従来の技術]
ICチップ、トランジスタ等の半導体素子と配線基板と
を接続する方法としては、種々の方法が提案されている
。例えば、リード配線が形成されたセラミック基板に、
ICチップを載置固定した後、リード配線部分とICチ
ップ等のパッド部分を金線等によって接続するワイヤボ
ンデーイング方式、先81部にバンプが形成されたイン
ナーリードを有するテープ状のポリイミドフィルムのi
i記バンブ部分をICチップ等のパッド部分と接続する
テープ・オートメイテフド・ボンディング方式(TAB
方式)、ICチップのパッド部分にバンプを形成してお
きこのバンプ部を、リード配線が形成された基板上に接
続するフリップ・チップ方式等がある。これらの方式は
、それぞれ長所を有しており、従来より多用されている
ところであるが、いずれの方式も自動化のためには比較
的複雑な装置・工程を必要としている。[Prior Art] Various methods have been proposed for connecting semiconductor elements such as IC chips and transistors to wiring boards. For example, on a ceramic substrate on which lead wiring is formed,
After mounting and fixing the IC chip, the wire bonding method connects the lead wiring part and the pad part of the IC chip etc. using gold wire, etc. A tape-shaped polyimide film having inner leads with bumps formed on the tip 81. i of
The tape automated bonding method (TAB) connects the bump part of the i-marked part to the pad part of an IC chip, etc.
There is also a flip-chip method in which bumps are formed on the pads of an IC chip and these bumps are connected to a substrate on which lead wiring is formed. Each of these methods has its own advantages and has been widely used in the past, but each method requires relatively complicated equipment and processes for automation.
そこで、最近導電性に異方性をもたせた接着剤を使用す
る方式が提案されている(特開昭60−180132号
公報)。Therefore, a method using an adhesive having anisotropic conductivity has recently been proposed (Japanese Unexamined Patent Publication No. 180132/1983).
この方式の1つに、異方導電マイクロ・カプセルを用い
たものが提案されている。これは、第6図に示すような
マイクロ・カプセルを用いるものである。第6図におい
て、マイクロ・カプセル10は金属等の導電性球状粒子
12を熱可塑性樹脂11で包み込んだものであり、導電
性球状粒子12の直径d=1〜10μm程度であり、そ
の外側の熱可塑性樹脂11の厚さz=1〜5μm程度の
ものである。One of these methods has been proposed using anisotropically conductive microcapsules. This uses microcapsules as shown in FIG. In FIG. 6, a microcapsule 10 is a conductive spherical particle 12 such as a metal wrapped in a thermoplastic resin 11, and the diameter d of the conductive spherical particle 12 is about 1 to 10 μm, and the outside heat The thickness z of the plastic resin 11 is about 1 to 5 μm.
導電性球状粒子12は、例えばPd粉末が用いられるが
、Pd粉末は、球状で粒径のそろったものが得られ、粒
度を調整することによりその誤差も±2%程度のものが
得られている。熱可塑性樹脂11には、種々の樹脂が用
いられるが、例えば、スチレン/アクリロニトリル熱可
塑性ポリマー、ポリブチレンテレフタレート、ポリ (
4−メチルペンテン−1)等が好適である。導電性球状
粒子12は、金属粒子でなくとも良(、例えば、微少の
ポリマー粒子にNiメツキを施したようなものも使用し
うる。For example, Pd powder is used as the conductive spherical particles 12. Pd powder is spherical and has a uniform particle size, and by adjusting the particle size, an error of about ±2% can be obtained. There is. Various resins can be used as the thermoplastic resin 11, such as styrene/acrylonitrile thermoplastic polymer, polybutylene terephthalate, poly(
4-methylpentene-1) and the like are preferred. The conductive spherical particles 12 do not need to be metal particles (for example, fine polymer particles plated with Ni may also be used).
このような、マイクロ・カプセル10を、第7図(イ)
に示すように、ICチップ1のパッド部分2に対応した
配線基板4の電極5部分に配置し、しかる後、これを加
熱加圧する。このようにすると、マイクロ・カプセル1
0の外側の熱可塑性樹脂11が溶け、パッド部分2と電
極5とが、金属等の導電性球状粒子12によって接続さ
れる。この状態で加熱を停止し、冷却するとパッドと電
極とが接続した状態で熱可塑性樹脂11によって固着さ
れる。なお、マイクロ・カプセル10を配線基板4の電
極5の部分にのみ配置するには、電極5の部分のみに接
着剤6を設け、この上にマイクロ・カプセルを散布すれ
ば良い。散布後、基板5をうらがえして、不要部分に散
布されたマイクロ・カプセルを除去する。マイクロ・カ
プセル10は、溶融後回固着した状態で積方向には互い
に絶縁されているが、縦方向には導電性を有している。Such a microcapsule 10 is shown in FIG. 7 (a).
As shown in FIG. 2, it is placed on the electrode 5 portion of the wiring board 4 corresponding to the pad portion 2 of the IC chip 1, and then heated and pressurized. In this way, microcapsule 1
The thermoplastic resin 11 on the outside of the pad portion 2 is melted, and the pad portion 2 and the electrode 5 are connected by conductive spherical particles 12 made of metal or the like. When the heating is stopped in this state and the pad is cooled, the pad and the electrode are fixed by the thermoplastic resin 11 in a connected state. Note that in order to place the microcapsules 10 only on the electrode 5 portion of the wiring board 4, it is sufficient to provide the adhesive 6 only on the electrode 5 portion and sprinkle the microcapsules thereon. After spraying, the substrate 5 is turned over to remove the microcapsules that have been sprayed onto unnecessary areas. The microcapsules 10 are insulated from each other in the stacking direction in a fixed state after being melted, but have electrical conductivity in the longitudinal direction.
この方法による例として、平均粒径1,19μmのPd
粉末に膜厚0.5μmのスチレン/アクリロニトリル熱
可塑性ポリマーを施した異方導電マイクロ・カプセルを
用いた例では、分解能約20本/mm(ラインスペース
25μm)接続抵抗値約0.16〜0.36Ω/バツド
の異方導電性が得られた。(パッド面積的、1.9 X
Loam” 、138 X 138μm2程度)。As an example of this method, Pd with an average particle size of 1.19 μm is used.
In an example using an anisotropically conductive microcapsule made of powder coated with a styrene/acrylonitrile thermoplastic polymer with a film thickness of 0.5 μm, the resolution is approximately 20 lines/mm (line space 25 μm) and the connection resistance is approximately 0.16 to 0.5 μm. An anisotropic conductivity of 36 Ω/but was obtained. (Pad area, 1.9
(approximately 138 x 138 μm2).
なお、3は通常のICチップに設けられているパッシベ
ーション膜であり、図示のとおり、パッド部分2よりわ
ずかに突出している。Note that 3 is a passivation film provided on a normal IC chip, and as shown in the figure, it slightly protrudes from the pad portion 2.
前述の従来例のものにおいても、分解能、接続抵抗値と
も、ICチップを実装する際の性能としては充分なもの
が得られるが、この従来例のものでは、マイクロ・カプ
セルを電極5の部分のみに配置する為の特別な加工工程
が必要となるという問題点を有する。In the conventional example described above, sufficient performance is obtained in terms of resolution and connection resistance when mounting an IC chip, but in this conventional example, the microcapsule is only connected to the electrode 5. The problem is that a special processing step is required to arrange the structure.
また、マイクロ・カプセルの異方導電性を利用し、全面
にマイクロ・カフセルを配置し、加熱加圧して、実装す
るものもあるが、この場合は、加熱加圧する際にICチ
ップ表面のパッシベーション膜を破壊したり、場合によ
ってはICチップ表面の配線パターンをも破壊してしま
うという問題点を有していた。またこの場合には、IC
チップのサブストレート・ダイシング部分とのショート
を起すというような時もあった。In addition, there are some devices that take advantage of the anisotropic conductivity of microcapsules and place microcapsules on the entire surface and then heat and pressurize them for mounting. This has had the problem of destroying the IC chip and, in some cases, even destroying the wiring pattern on the surface of the IC chip. Also, in this case, the IC
There were times when short circuits occurred between the substrate and the dicing part of the chip.
この発明は、このような問題点を解決するためになされ
たものであり、ICチップにダメージを与えることなく
、しかもパッド部分のみにマイクロ・カプセルを配置せ
ずに、ICチップ等の半導体素子等と配線基板とを接続
できる半導体装置を提供することを目的とする。This invention was made in order to solve these problems, and it is possible to attach semiconductor elements such as IC chips without damaging the IC chips and without arranging microcapsules only in the pad portions. An object of the present invention is to provide a semiconductor device that can connect a semiconductor device and a wiring board.
上記の問題点を解決するため、この発明においては、上
面に配線パターンを有する基板と、外部への接続のため
のパッド部分を有するICチップ等の半導体素子とを異
方導電性のマイクしトカプセルによって接続固着した半
導体装置において、半導体素子のパッドに対応する部分
の電極の厚さを、他よりも厚く構成したことを特徴とす
る。In order to solve the above problems, in the present invention, a substrate having a wiring pattern on the upper surface and a semiconductor element such as an IC chip having a pad portion for connection to the outside are connected using an anisotropically conductive microphone. A semiconductor device connected and fixed by a capsule is characterized in that the thickness of the electrode in the portion corresponding to the pad of the semiconductor element is thicker than in the other portion.
このように構成することにより、マイクロ・カプセルを
特にパッド部分のみに配置することなく、全面に設けて
も、半導体素子のパッシベーション膜、配線パターンを
破壊することもなく、また、サブストレートとの短絡を
起すこともない、半導体素子の実装構造を実現すること
ができる。With this configuration, even if the microcapsules are not placed only on the pad area, but are placed over the entire surface, the passivation film and wiring pattern of the semiconductor element will not be destroyed, and short circuits with the substrate will not occur. It is possible to realize a mounting structure for semiconductor elements that does not cause problems.
以下、図面を参照して、この発明の一実施例を説明する
。An embodiment of the present invention will be described below with reference to the drawings.
第1図は、この発明の一実施例である。第1図において
は、1はICチップであり、半導体基板に形成された素
子領域20および多層に形成された配線パターン領域2
1を有する。2はICチップのパッド領域であり、この
部分が外部の配線基板の電極に接続される。パッド領域
2を除いた配線パターン領域21等の表面には、パッシ
ベーション膜3が設けられている。FIG. 1 shows an embodiment of the present invention. In FIG. 1, 1 is an IC chip, which includes an element region 20 formed on a semiconductor substrate and a wiring pattern region 2 formed in multiple layers.
1. 2 is a pad area of the IC chip, and this portion is connected to an electrode of an external wiring board. A passivation film 3 is provided on the surface of the wiring pattern region 21 and the like except the pad region 2.
4は配線基板であって、電極5を有している。4 is a wiring board, and has an electrode 5.
電極5はICチップエのパッド領域2に対向しており、
後で説明するようにマイクロ・カプセル10により相互
に接続されることになる。The electrode 5 faces the pad area 2 of the IC chip,
They will be interconnected by microcapsules 10 as will be explained later.
マイクロ・カプセル10は、第6図で説明したように、
中心部の導電粒子12(第1図では、両側のマイクロ・
カプセル中に破線で示しである)とその外側の熱可塑性
(封脂層11より成り、図に示すように一層に並べられ
た形で配置される。このようにマイクロ・カプセルを一
層に並べるには、配線基板4の表面全面に接着剤を塗布
しておき、この接着剤塗布面にマイクロ・カプセルを散
布し、その後、余分のマイクロ・カプセルを除去すれば
良い・
その後、ICチップ1を、配線基板4に対し、加熱しな
がら加圧する。第7図と共に説明したように、このよう
な加熱加圧により、マイクロ・カプセルの熱可塑性樹脂
11は、熔融し、中心部の導電粒子12が、パッド領域
2と電極5とを電気的に接続する。その後冷却されると
、樹脂11は、ICチップ1と配線基板4を接着したま
ま固着する。As explained in FIG. 6, the microcapsule 10 is
Conductive particles 12 in the center (in Figure 1, micro-conductors on both sides)
The capsules are made up of a thermoplastic layer (indicated by a broken line) and a thermoplastic resin layer (sealing layer 11) on the outside, and are arranged in a single layer as shown in the figure.In this way, when the microcapsules are arranged in a single layer, In this case, adhesive is applied to the entire surface of the wiring board 4, microcapsules are sprinkled on the adhesive-coated surface, and the excess microcapsules are then removed.After that, the IC chip 1 is Pressure is applied to the wiring board 4 while heating it.As explained in conjunction with FIG. The pad region 2 and the electrode 5 are electrically connected.When cooled thereafter, the resin 11 fixes the IC chip 1 and the wiring board 4 while keeping them bonded.
この発明においては、電極5の厚さを厚くして、ICチ
ップ1のパッド領域2と電極5とが、導電粒子12によ
って接続された状態で、電極5とパッド領域2以外の部
分で導電粒子がパッシベーション膜3にまで届かないよ
うにしておく。即ら、パッシベーション膜3の厚さをa
として(パ・ノド部分よりパッシベーション膜3はaだ
け突出することになる)、電極5の厚さXとすると、x
>a+α ・・−・−・・−−−−一・−・−・・・−
−−−−(1)だだしαは、導電粒子12のバラツキ及
び安全率を見込んだ量、
とする。このように構成することにより粒径がコントロ
ールされたマイクロ・カプセル10は、ICチップ1の
パッド領域以外の個所とでは接触することない。In this invention, the thickness of the electrode 5 is increased so that the pad area 2 of the IC chip 1 and the electrode 5 are connected by the conductive particles 12, and the area other than the electrode 5 and the pad area 2 is Make sure that it does not reach the passivation film 3. That is, the thickness of the passivation film 3 is a
(The passivation film 3 will protrude by an amount a from the path/nod part), and if the thickness of the electrode 5 is X, then x
>a+α ・・−・−・・−−−−1・−・−・・−
-----(1) The stock α is an amount that takes into account the dispersion of the conductive particles 12 and the safety factor. With this configuration, the microcapsules 10 whose particle size is controlled do not come into contact with any part of the IC chip 1 other than the pad area.
第2図は、やはり電極5を厚く構成した状態を示してい
るが、この場合、電極5は、電極5″にまで引出すため
の領域5′を有する場合を示しており、この場合、電極
5の厚さより引出領域5′の厚さをうずくしている。FIG. 2 also shows a state in which the electrode 5 is constructed thickly, but in this case, the electrode 5 has a region 5' for extending to the electrode 5''; The thickness of the pull-out area 5' is greater than the thickness of the drawing area 5'.
このとき、電極5と引出領域5′の間と膜着X′はパッ
シベーション膜の厚さをa、マイクロ・カプセルのつぶ
れ寸法(熱可塑性樹脂部分の厚さ)b、マイクロ・カプ
セルとパッシベーション膜の寸法のバラツキ分をCとす
れば、
X ′ ≧a+b+c
となる。一般に、a=1μmf1度、b”=0.5〜1
μm、c″=0.1〜0.5μmであるからX′は約2
μm強あれば良い。At this time, between the electrode 5 and the lead-out region 5' and the film adhesion If the variation in dimensions is C, then X'≧a+b+c. Generally, a=1μmf1 degree, b”=0.5~1
μm, c″=0.1 to 0.5 μm, so X′ is approximately 2
It is good if it is a little stronger than μm.
この場合、ICチップのダイシング部分6とマイクロ・
カプセル10は接融することはなく、ICチップの基才
反がショートされることもない。In this case, the dicing part 6 of the IC chip and the micro
The capsule 10 will not be melted, and the basic resistors of the IC chip will not be short-circuited.
なお、引出領域5′を形成するには、全体を厚くした電
極5をエツチングしても良く、又、全体をうずくした電
極に対し、電極5のみをさらに厚く構成しても良い。In order to form the lead-out region 5', the electrode 5 which is made thicker as a whole may be etched, or only the electrode 5 may be made thicker than the electrode 5 which is made thicker as a whole.
第3図、第4図は、配線基板の応用例である。FIG. 3 and FIG. 4 are examples of application of the wiring board.
第3図の場合は、電極5、引出領域5′に加え、配線パ
ターンの電流容量を増加させるためのパターン7を設け
たものである。また、第4図の場合は、電流容量を増加
させる必要がない場合であり電極5以外の部分全体をう
ずく構成したものである。In the case of FIG. 3, in addition to the electrode 5 and the lead-out region 5', a pattern 7 for increasing the current capacity of the wiring pattern is provided. Further, in the case of FIG. 4, there is no need to increase the current capacity, and the entire portion other than the electrode 5 is configured to be tingling.
第5図は、この発明のさらに他の実施例である。FIG. 5 shows yet another embodiment of the invention.
この場合、配線基板、tの電極5の一部を厚くするかわ
りに、ICチップ1のバッド部分2の厚さを、厚くする
ため、さらにバンプ7を設けたちのであり、バンブ7の
厚さを、パッシベーション膜3の厚さより大としたもの
である。バンプ7の厚さXは、第1図で説明したとおり
のものであれば良い。In this case, in order to increase the thickness of the pad portion 2 of the IC chip 1 instead of increasing the thickness of a part of the electrode 5 of the wiring board t, a bump 7 is further provided, and the thickness of the bump 7 is increased. , which is larger than the thickness of the passivation film 3. The thickness X of the bump 7 may be as described in FIG. 1.
また、マイクロ・カプセルに躍らず、一般に市販されて
いる異方導電接着剤(例えば特開昭60−193353
号公報、特開昭60−262489号公報、特開昭60
−207397号公報等に記載の如く、主にスチレンブ
タジェンゴムと半田球あるいはNi微粒子の混在物)を
用いた場合にも、この方式を適用すれば、ICチップの
パッシベーション膜のtRlXやダイシング部分でのサ
ブストレート・ショートを防止することができ、確実な
IC接続が可能となる。Moreover, instead of using microcapsules, commercially available anisotropic conductive adhesives (for example, Japanese Patent Laid-Open No. 60-193353
Publication No. 60-262489, Japanese Patent Application Laid-open No. 1982-262489
As described in Publication No. 207397, if this method is applied even when styrene-butadiene rubber and mixtures of solder balls or Ni fine particles are used, it is possible to Substrate short circuits can be prevented, and reliable IC connections can be made.
また、特に図には示さないが、多層基板で絶縁層(表面
)上にスルーホールを介して、ワイヤポンディングパッ
ドに対応した部分のみ配線電極を形成した形であって良
い。Further, although not particularly shown in the drawings, wiring electrodes may be formed only in portions corresponding to wire bonding pads via through holes on the insulating layer (front surface) of a multilayer substrate.
以上、述べたようにこの発明によれば、配線基板上に電
極部分を含めて全面に接着剤を設けて、マイクロ・カプ
セルを全面に設けておいても、パッシベーション膜を損
傷することなく、ICチップと配線基板を確実に接着す
ることができるので、接続工程が簡単であり、能率が良
い。As described above, according to the present invention, even if an adhesive is provided on the entire surface of the wiring board including the electrode portions and microcapsules are provided on the entire surface of the wiring board, the passivation film will not be damaged and the IC Since the chip and the wiring board can be reliably bonded, the connection process is simple and efficient.
特に、パターニングした形の接着剤を形成するための特
別な工程が不要であり、製造が容易となる。In particular, there is no need for a special process to form a patterned adhesive, which facilitates manufacturing.
第1図、第2図はこの発明の一実施例、第3図、第4図
、第5図はそれぞれこの発明の他の実施例である。第6
図はこの発明に用いるマイクロ・カプセルを示す菌、第
7図は従来例を示す図である。
1−−− I Cチップ 2−パッド領域3−パッ
シベーション膜
4−配線基板 5−電極
6−ダイシング部分 7−バンブ
10−m−マイクロ・カプセル
1]−熱可塑性樹脂
12−導電粒子
第1図
と
第2図
第3図
第4図
第5図
第6図
0 (イ)
0 (ロ)
第7図1 and 2 show one embodiment of the invention, and FIGS. 3, 4, and 5 show other embodiments of the invention, respectively. 6th
The figure shows microcapsules used in the present invention, and FIG. 7 shows a conventional example. 1--IC chip 2-pad region 3-passivation film 4-wiring board 5-electrode 6-dicing portion 7-bump 10-m-microcapsule 1]-thermoplastic resin 12-conductive particles FIG. Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 0 (a) 0 (b) Figure 7
Claims (4)
の接続パッドを有する半導体素子とを、異方導電性マイ
クロ・カプセルによって接続固着した半導体装置におい
て、接続パッドと、それに対応する配線基板上の電極部
分との間隙を、その他の部分より狭くしたことを特徴と
する半導体装置。(1) In a semiconductor device in which a wiring board having a wiring pattern on the upper surface and a semiconductor element having connection pads to the outside are connected and fixed by anisotropically conductive microcapsules, the connection pads and the corresponding wiring board A semiconductor device characterized in that a gap between the electrode portion and the electrode portion is narrower than other portions.
接続パッドと電極部分の間隙を狭くしたことを特徴とす
る特許請求の範囲第1項記載の半導体装置。(2) By increasing the thickness of the electrodes on the wiring board,
2. The semiconductor device according to claim 1, wherein the gap between the connection pad and the electrode portion is narrowed.
電極部分の間隙を狭くしたことを特徴とする特許請求の
範囲第1項記載の半導体装置。(3) The semiconductor device according to claim 1, wherein the gap between the connection pad and the electrode portion is narrowed by increasing the thickness of the connection pad.
のパッシベーション膜の厚さ分だけ狭くしたことを特徴
とする特許請求の範囲第1項または第2項の半導体装置
。(4) The semiconductor device according to claim 1 or 2, wherein the gap between the connection pad and the electrode is narrowed by at least the thickness of a passivation film of the semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19237986A JPS6347942A (en) | 1986-08-18 | 1986-08-18 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19237986A JPS6347942A (en) | 1986-08-18 | 1986-08-18 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6347942A true JPS6347942A (en) | 1988-02-29 |
Family
ID=16290314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19237986A Pending JPS6347942A (en) | 1986-08-18 | 1986-08-18 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6347942A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51101469A (en) * | 1975-03-04 | 1976-09-07 | Suwa Seikosha Kk | Shusekikairono chitsupugaihaisenhoho |
JPS5821350A (en) * | 1981-07-30 | 1983-02-08 | Seiko Epson Corp | Mounting structure of semiconductor integrated circuit |
JPS60116157A (en) * | 1983-11-29 | 1985-06-22 | Matsushita Electric Ind Co Ltd | Semiconductor device |
-
1986
- 1986-08-18 JP JP19237986A patent/JPS6347942A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51101469A (en) * | 1975-03-04 | 1976-09-07 | Suwa Seikosha Kk | Shusekikairono chitsupugaihaisenhoho |
JPS5821350A (en) * | 1981-07-30 | 1983-02-08 | Seiko Epson Corp | Mounting structure of semiconductor integrated circuit |
JPS60116157A (en) * | 1983-11-29 | 1985-06-22 | Matsushita Electric Ind Co Ltd | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100447035B1 (en) | Manufacturing process of semiconductor device | |
JP2769491B2 (en) | Electrical equipment | |
US7749806B2 (en) | Fabricating process of a chip package structure | |
US20060249856A1 (en) | Bumpless semiconductor device | |
JPH1064955A (en) | Structure for mounting semiconductor chip | |
WO2000070677A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP2001176918A (en) | Tape carrier-type semiconductor device, its manufacturing method and liquid crystal module using the same | |
JP3565090B2 (en) | Method for manufacturing semiconductor device | |
JP3654116B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JP3308855B2 (en) | Method for manufacturing semiconductor device | |
JP2753696B2 (en) | Automatic bonding structure of semiconductor package tape | |
US6410364B1 (en) | Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment | |
JP2000277649A (en) | Semiconductor and manufacture of the same | |
JP2000243864A (en) | Semiconductor device, its manufacture, circuit board and electronic apparatus | |
JP3925752B2 (en) | Bumped wiring board and manufacturing method of semiconductor package | |
JP4029255B2 (en) | Adhesive member | |
JPS6347942A (en) | Semiconductor device | |
JP3455602B2 (en) | Manufacturing method of semiconductor device mounting substrate | |
JPH03244140A (en) | Semiconductor device | |
JPH10233401A (en) | Semiconductor device | |
JP3889311B2 (en) | Printed wiring board | |
JPH0526747Y2 (en) | ||
JPH0440277Y2 (en) | ||
KR0171099B1 (en) | Substrate bumb and the same manufacture method | |
JP3395926B2 (en) | Electrode device |