JPS6345863A - 半導体不揮発性メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピュータなどの電子機器に用いる半導
体不揮発性メモリに関する。

〔発明の概要〕

この発明は、浮遊ゲート電極と選択ゲート電極とを直列
に設けた半導体不揮発性メモリにおいて、選択ゲート電
極の両側に浮遊ゲート電極を設けることによりプログラ
ム特性のバラツキを小さくするようにしたものである。

〔従来の技術〕

従来、□第２図に示すようにＰ型基板ｌの表面にＮ°型
のソース領域２及びドレイン領域３が設けられ、その間
のチャネル領域上に絶縁膜７を介して選択ゲート電極８
と絶縁膜６を介して浮遊ゲート電極５とが直列に形成さ
れた半導体不揮発性メモリが知られている０例えば、国
際電子デバイス会議（ＩＥＤＭ　１９８２　ＰＤ　７４
１）において報告されている。

〔発明が解決しようとする問題点〕

しかし、従来の半導体不揮発性メモリは、選択ゲート電
極によって制御されるチャネル長Ｌ−ｓｃが製造時にバ
ラツキが大きくプログラム特性のバラツキの原因になっ
ていた。さらに、浮遊ゲート電極５と選択ゲート電極８
との間の静電容量も製造時にバラツキが大きくなるため
にプログラム特性をばらつかせる。これらのバラツキは
、浮遊ゲート電極５と選択ゲート８とのマスクずれによ
るものである。

ｃ問題点を解決するための手段〕 上記問題点を解決するために、この発明は、選択ゲート
電極とソース領域との間に従来の浮遊ゲート電極と同時
にさらに浮遊ゲート電極を形成し、２つの浮遊ゲート電
極間をチャネル長し３．、として利用し、チャネル長Ｌ
−ｓｓのバラツキを押さえ、プログラム特性のバラツキ
を小さくするようにした。

〔作用〕

上記のように選択ゲート電極を浮遊ゲート電極の間に直
列に設けることにより、選択ゲート電極により制御され
るチャネル長Ｌ３．が両側の浮遊ゲート電極の間の距離
によって決まってしまうため、製造時のバラツキは小さ
くなる。同様に、浮遊ゲート電極と選択ゲート電極との
容量のバラツキも小さくなる。この場合、選択ゲート電
極両側の浮遊ゲート電極は電気的に接続している。

〔実施例〕

以下に、この発明の実施例を第１図を用いて説明する。

第１図において、Ｐ型シリコン基板１の表面にＮ゛型の
ソース領域２及びドレイン領域３を設け、ソース・ドレ
イン領域間の基板表面のチャネル領域上に酸化膜４．７
．６を介して浮遊ゲート電極５及び選択ゲート電極８を
形成する。浮遊ゲート電極５は、ソース領域２と選択ゲ
ート電極８との間及びドレイン領域３と選択ゲート電極
８との間に設けられている。また、浮遊ゲート電極５の
電位を制御する制御ゲート電極１０は酸化膜９を介して
浮遊ゲート電極５の上に設けられている。

この半導体不揮発性メモリの読み出しは、ソース・ドレ
イン間のコンダクタンスが浮遊ゲート電極５の中の電荷
量によって変化することから、コンダクタンスを検出す
ることによって行うことができる。

また、浮遊ゲート電極５への電荷注入は、ドレイン領域
３及び制御ゲート電極１０に高電圧を印加して絶縁膜６
の下のチャネル状態を強反転にする。

選択ゲート電極８には、その閾値電圧より２ｖ以内の小
さい電圧を印加することにより酸化膜７の下のチャネル
領域を酸化膜６の下のチャネル領域より弱く反転させる
。即ち、電荷注入時のチャネル電流は選択ゲート電極８
によって支配的に制御される。従って、チャネル電流は
選択ゲート電極８のチャネル長し□に大きく依存する。

このような状態では、ピンチオフ点が、酸化膜６と酸化
膜７と交わる付近のチャネル領域に形成され、チャネル
電流の一部がこのピンチオフ点で一度半導体表面から内
側へ押しやられその後、浮遊ゲート側で浮遊ゲート方向
へ加速され、浮遊ゲート電極５へと注入される。従って
、浮遊ゲート電極５への注入量即ち、プログラム特性は
チャネル電流の関数になる。

本発明の半導体不揮発性メモリにおいては、電荷注入時
のチャネル電流が、ソース領域側の浮遊ゲート電極とド
レイン領域側の浮遊ゲート電極との間の距離Ｌ□て決ま
る。この場合、浮遊ゲート電極５は同時に形成され、一
つの同じマスクによってパターニングされているのでＬ
ｓｃは製造時に殆ど一定にすることができる。従って、
電荷注入時のチャネル電流のバラツキも小さくプログラ
ム特性の変動も小さい、また、浮遊ゲート電極５と選択
ゲート電極８との間の容量も、フォトリソ工程において
パターンずれがあっても一定である。

従って、浮遊ゲート電極５と選択ゲート電極８との間の
容量結合のバラツキも小さくなり、プログラム特性のバ
ラツキも小さくなる。

また、第１図のような構造にすれば、チャネル電流を決
めるパターンＬｓａはサブミクロン領域まで制御が可能
になり半導体不揮発性メモリの低プログラム電圧化及び
縮小化が容易にできる。

〔発明の効果〕

この発明は、以上説明したように、選択ゲート電極８に
よって制御されるチャネル長ＬＳＧを両側に設けた浮遊
ゲート電極５の間隔で決める構造になっているためにチ
ャネル長し、を短く制御よくバターニングすることがで
きるために高集積化に容易な小さな半導体不揮発性メモ
リをバラツキ少なく製造できる効果がある。

【図面の簡単な説明】

第１図はこの発明にかかる半導体不揮発性メモリの断面
図、第２図は従来の半導体不揮発性メモリの断面図であ
る。 １・・・半導体基板 ２・・・ソース領域　３・・・ドレイン領域５・・・浮
遊ゲート電極 ８・・・選択ゲート電極 １０・・・制御ゲート電極 手番イネ’ｑ４＊ｉｒｘノそ１ノの＃ｒｒＩｉ：ＪＩｇ
第１図

Claims (1)

【特許請求の範囲】
1. 第１導電型の基板表面に間隔をおいて形成された第２導
   電型のソース領域とドレイン領域と、前記ソース領域と
   前記ドレイン領域との間の前記基板表面に選択ゲート電
   極と浮遊ゲート電極が形成されており、前記選択ゲート
   電極によって制御されるチャネル領域を前記浮遊ゲート
   電極によって制御されるチャネル領域に比べ弱く反転さ
   せることによりチャネル電流の一部を前記選択ゲート電
   極と前記浮遊ゲート電極との交わる側の前記浮遊ゲート
   電極の端より注入する半導体不揮発性メモリにおいて、
   前記選択ゲート電極の両側に前記浮遊ゲート電極を形成
   したことを特徴とする半導体不揮発性メモリ。