JPS6341990A

JPS6341990A - 図形縮小方式

Info

Publication number: JPS6341990A
Application number: JP61185767A
Authority: JP
Inventors: Koichi Sekine; 浩一関根
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-08-07
Filing date: 1986-08-07
Publication date: 1988-02-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕原画データを縮小処理する手段を具備する装置の図形縮
小方式である。上位装置から転送されて来たデータに基
づき縮小位置を指定し、その指定された画素を単純に間
引きするか、或いは指定された画素の左或いは右の画素
と論理和を取ることにより縮小処理を行っていた為、忠
実な縮小処理が出来ない上に、論理和処理のための手段
が独立して付加されているために、その回路構成及び処
理が？！雑になっていたことを解決するために、信徒縮
小する前に論理和処理だけを行い、指定された画素を論
理和処理したデータに置き換え、その結果を単純縮小す
るように構成することにより、原画データに、より忠実
な縮小処理が簡易な方式で実現可能となる。

３産業上の利用分野〕本発明は、図形処理のための装置に係り、特に原図デー
タを所定範囲で縮小する図形縮小方式に関する。

情報処理技術の発展に伴い、原画に忠実な図形処理が可
能なようになって来た。更に、図形処理した原画データ
を所定範囲に拡大したり、縮小することも比較的容易に
実施され、広範囲に利用されるようになって来た。

かかる処理、特に原画データの縮小処理を、原画データ
に出来るだけ忠実にしかも而易な構成で実現出来る方式
の実用化が朋待されている。

〔従来の技ｉ・トｉ〕

第４図は従来例を説明するブロック図、第５図は従来例
における縮小処理状況を説明する図をそれぞれ示す。

第４図のブロック図は、図形処理装置の概要を示し、そ
のブロック構成は、装置内の各種処理動作を制御する制御部１と、制御部１
からの指示に基づき、転送されて来た原画データ■を所
定方法で処理する処理部２とを具備して構成されている
。

又、処理部２は原画データ■の縮小処理を行う機能ブロ
ックの構成の一部分を示し、それは、原画データ■及び
比率指定情報■とにより制御部１内で作成した縮小位置
データ■で指定されたよ画素の左或いは右隣と論理和を取ることｃゴ縮小するＯ
Ｒ間引き縮小部２１と、縮小位置データ■で指定された画素を単純に間引きする
単純間引き縮小部２２と、制御部ｌから指定されるＯＲ／間引き信号■により、Ｏ
Ｒ間引き縮小部２１からの出力か又は単純間引き縮小部
２２からの出力かをセレクトするセレクタ２３とを具備
して構成されている。

尚、処理部２で取扱う原画データ■は、例えば１６ビノ
ト単位とし、１６ビノトの最下位又は最上位にある画素
は、ＯＲ間引き縮小部２１の処理の場合、他の１６ビノ
ト単位の原画データ■の最上位又は最下位にある画素と
の論理和を取り間引きすることになる。

第５図は原画データ■の７０％縮小処理状況を示す図で
、第５図（Ａ）は単純間引き縮小部２２を用いて縮小処
理した場合、第５図（Ｂ）はＯＲ間引き縮小部２１を用
いて縮小処理した場合の状況をそれぞれ示す。

尚、第５図（Ａ）、　　（Ｂ）（７）（１１は１０画素
の原画データ■を、（２）は縮小位置データ■（矢印で
示した部分）を、（３）は縮小処理状況を、（４）は縮
小処理結果のデータ■をそれぞれ示す。又、丸の斜線印
は黒画素を示す。

第５図（Ｂ）で図示するようにＯＲ間引き縮小部２１で
の縮小処理を制ｆｆｆ１１部１で指定され、７０％の縮
小処理を行う場合で、その縮小位置データ■の指示が１
０画素の原画データ■の３．６．９画素とする。

この場合は、その右隣（本例では右隣とするが左隣でも
良い）の４．７．１０画素と論理和（以下ＯＲと称する
）を取ることにより、３つの画素を間引きし、原画デー
タ■に対して７０％縮小したデータ■を得ている。尚、
ＯＲ処理されない位置の画素はそのまま出力される。

一方、第５図（Ａ）で図示するように単純間引き縮小部
２２を用いて縮小処理する場合は、縮小位置データ■で
指示された３、６．９画素を単純に間引くことにより原
画データ■に対して７０％縮小したデータ■を得ている
。

〔発明が解決しようとする問題点〕

通常、図形データでは黒画素が重要な画素となる場合が
多く、従って例えば、第５図（Ａ）で図示するように単
純間引き縮小部２２を用いて縮小処理すると思画素が間
引かれる可能性があり、この場合原画データ■に対して
不確かな凹形のデータ■となる。

この対応策として、出来るだけ原画データ■に対して忠
実なデータ■を得るように、縮小位置データ■で指示さ
れた画素の左又は右の画素とのＯＲを取る従来の方式は
、第４図に示すようにＯＲ間引き縮小部２１を単純間引
き縮小部２２より独立した機構としているため、縮小処
理機能が大きくその制ｊ’ＦＩＩも複雑になると言う問
題点があった。

〔問題点を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図の原理ブロック図は、第４図で説明した制御部１
と、下記手段を具備する処理部３０とから構成されてい
る。

尚、処理部３０の構成は、第４図で説明した単純間引き
縮小部２２と、単純間引き縮小部２２の前処理部分であり、入力する原
画データ■の受は入れを行う原画データ入力手段と、入力する原画データ■に対応し、間引きしたい画素位置
を指示する縮小位置データ■を受は入れる縮小位置デー
タ入力手段と、原画データ■と縮小位置データ■を入力し、縮小指示の
ない画素はそのまま出力し、縮小指示のある画素はその
画素の左或いは右の画素と論理和を取って指定された位
置の画素に下き替わり出力する論理演算手段とを具備す
る論理和前処理手段（ＯＲ前処理部）１０とで構成され
ている。

〔作用〕

上位装置から転送されて来る原画データ■と縮小比率等
を示す比率指定情報■に基づき、画素の縮小位置を指定
し、単純縮小する前に縮小位置を指定された画素の左或
いは右の画素と論理和を取って、指定された画素を論理
和処理した画素に置き換え、単純間引き縮小部２２へ出
力するように構成することにより、原画データにより忠
実な縮小処理が簡易な方式で実現可能となる。

〔実施例〕

以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。

第２図は本発明の詳細な説明するブロック図、第３図は
本発明の実施例における縮小処理状況を説明する図をそ
れぞれ示す。尚、全図を通じて同一符号は同一対象物を
示す。

第２図は本実施例におけるＯＲ前前処郡部１０構成を示
し、その構成は下記の通りである。即ち、縮小位置デー
タ■の入力手段に相当するメモリ（ＲＯご）１１　と、原画データ■の人力手段に相当するマルチプレクサ部（
以下ＭＰＸ部と称する）１２．１３と、論理演算手段に
相当する加算部１４．ＡＮＤ部１５．ＯＲ部１６とを具
備して構成されている。

尚、本実施例におけるｌ’ｌＰＸ部１２．１３は１６人
力のうち１つを出力する１６＠のｌ’ｌＰＸからなって
おり、又加算部１４は、縮小位置データ■で指定された
右隣の画素を論理和するためのものであり、もし左隣の
画素を論理和する場合は減算手段とする。

更に、加算部１４．ＡＮＤ部１５．　ＯＲＲ１６共にＭ
ＰＸ部１２゜１３と同様に、１６個の加算器１４　（１
）〜１４　（１６）　、　ＡＮＤ１５（１）９〜１５（
１６）　、０Ｒ１６（１）〜１６（１６）からなってい
るものとする。

次に、第３図に基づき本実施例の処理部３０の処理動作
を説明する。尚、第３図の場合も第５図の場合と同様に
１０画素の原画データ■を７０％縮小する場合であり、
しかも縮小位置データ■での措定は３，６．９画素とす
る。

制御部１からのＯＲ縮小／間引き信号■が“０”である
場合は、ＡＮＤ部１５内の各ＡＮＤ１５（１）〜１５（
１６）の一方の入力端子は“０”が常に入力し、従って
ＭＰＸ部３からの出力はオフとなり、ｊ）【純量引きを
指定することになる。

この場合は、縮小位置データ■によりＭＰＸ部１２内各
ＭＰＸ１２（１）〜１２（１６）の選択位置をメモリ（
ＲＯ門）１１で指定し、入力する原画データ■をビット
単位に選択されたＭＰＸ部１２の出刃は０２部１６を介
して単連間引き縮小部２２への出力データ■として送出
される。

次に、ＯＲ縮小／間引き信号■が“１”である場合は、
ＭＰＸ部３からの出力がオンとなり０Ｒ３（？ｉ小処理
が指定されたことになり、ＭＰＸ部１２の選択出力と、
ＡＮＤ部１５を介して選択出力されるＭＰＸ部１３の選
択出力とを０２部１６でＯＲ処理して、縮小位置データ
■で指定した位置の画素に置き換えて単純間引き縮小部
２２へ出力する。　・罪も、画素位置が３．６．９画素の場合は、ＯＲ縮小／
′間引き信号■が“１”にセットされる。この時、Ｍ　
Ｐ　ｙ、部１２の選択位置を指定するメモリ（ＲＯｌ）
１１の出力を加算部１４でそれぞれプラス１して、ＭＰ
Ｘ部１３の選択位置とする。

これにより、ＭＰＸ部１３は３，６．９画素の右隣の画
素を選択し、ＡＮＤ部１５を介して０２部１６の一方の
入力端子へ送出される。

０２部１６はＭＰＸ部１２で選択し０２部１６の他の入
力端子に入力する３、６．９画素と、ＭＰＸ部１３から
入力する３、６．９画素の右隣の画素とのＯＲ処理をし
、３，６．９画素に置き換えて単純間引き縮小部２２へ
送出する出力データ■とする。

尚、この処理状況及び処理結果を第３図（３）及び（４
）に示す。

第３図（４）に示すＯＲ前前処郡部１０の処理結果を単
純間引き縮小部２２は、原画データ■と見做し縮小位置
データ■で指定した位置の画素を単純に間引き処理（第
３図（５）に示す）して、第３図（６）に示す７０％Ｏ
ＲＫｉＭ小のデータ■を得る。

〔発明の効果〕

以上のような本発明によれば、原画データにより忠実な
縮小処理が簡易な方式で実現出来ると言う効果がある。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は本発明の
実施例における縮小処理状況を説明する図、第４図は従来例を説明するブロック図、第５図は従来例
における縮小処理状況を説明する図、をそれぞれ示す。図において、１は制ｊ″ｎ部、　　　　　　２，３０は処理部、１１
はメモリ（ＲＯＭ）　、　　　　１２．１３はＭＰＸ部
、１２（１）　〜１２　（１６）　、　１３　（１）〜
１３（１６）は肝Ｘ１１４は加算部、１４（１）　〜１４（１６）　ハ加ｎＲＳ、１５ハＡＮ
Ｄ　部、１５（１）　　〜１５（１６）はＡＮＤ、　１
６はＯＲ部、１６（１）　〜１６（１６）はＯＲ１２１
はＯＲ間引き縮小部、２２は１）１純間引き縮小部、　
２３はセレクタ、をそれぞれ示す。（１）［璽８；ロロＳ門８０　　雌テニタ（２ン　［＝
＝ｒ＝＝工＝Ｃユ＝＝＝Ｅ＝＝丁≧ブコ＝＝］＝＝］シ
ぐド丁＝＝コ　　Ａ＄ξし１＼ｄテニク亨宗”Ｒ−を剖
２＄３　図に）［丁ｐ−発訂］（稚式夕）

Claims

【特許請求の範囲】所定数の画素からなる原画データ（［１］）を入力し、
前記原画データ（［１］）を構成する所定位置の画素を
、上位装置で指定する比率指定情報（［５］）に従って
間引くことにより、前記原画データ（［１］）を縮小処
理する装置において、入力する該原画データ（［１］）を縮小処理する場合、
入力した該原画データ（［１］）の指定された画素位置
を単純に間引きして、該原画データ（［１］）の縮小を
処理する単純間引き縮小部（２２）の前処理手段として
、前記原画データ（［１］）を入力する原画データ入力手
段と、前記原画データ（［１］）に対応し、間引きした
い画素位置を指示する縮小位置データ（［２］）を入力
する縮小位置データ入力手段と、前記原画データ（［１
］）と前記縮小位置データ（［２］）を入力し、縮小指
示のない画素はそのまま出力し、縮小指示のある画素は
その画素の左或いは右の画素と論理和を取って出力する
論理演算手段とを具備する論理和前処理手段（１０）を
設け、入力する該原画データ（［１］）を縮小処理する場合、
前記縮小位置データ（［２］）で指示された画素を前記
論理和前処理手段（１０）にて指示された画素の左或い
は右の画素と論理和処理を行い、その結果を指示された
画素に置き換えて前記単純間引き縮小部（２２）へ送出
し、該原画データ（［１］）の縮小処理を行うことを特
徴とする図形縮小方式。