JPS6330720A

JPS6330720A - 物理量測定器における較正装置

Info

Publication number: JPS6330720A
Application number: JP61173725A
Authority: JP
Inventors: Shinji Kubodera; 久保寺　真司
Original assignee: Kyowa Electronic Instruments Co Ltd
Current assignee: Kyowa Electronic Instruments Co Ltd
Priority date: 1986-07-25
Filing date: 1986-07-25
Publication date: 1988-02-09
Anticipated expiration: 2010-06-28
Also published as: JPH0760103B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（ａ）　　技術分野本発明は、荷重、圧力、変位、加速度、トルク、ひずみ
、温度、等の物理量を電気量しこ変換する物理量−電気
量変換器を用いて物理量を測定する際の上記物理量−電
気量変換器から出力される相対量を絶対量に較正する物
理量測定器における較正装置に関するものである。

（ｂ）　　従来技術一般に、物理量−電気量変換器（以下「変換器」という
）を用いて物理量を測定する場合、較正（キャリブレー
ション）を行なう必要があるが、例えば、上記変換器と
してひずみゲージを用いた荷重変換器が接続された荷重
測定器の較正の方法としては、第８図に示すように測定
ブリッジ８０の出力が印加される入カドランス８１の一
次側コイルの中間部に較正用ブリッジ８２を挿入し、前
記測定ブリッジ８０に印加する搬送波交流電源８３から
の搬送波交流を結合トランス８４を介して前記較正用ブ
リッジ８２にも供給するようにし、該較正用ブリッジ８
２の一辺に較正用抵抗８５をスイッチ８６により較正時
にのみ並列に接続し較正出力を得る方式、あるいは第９
図に示すように較正用ブリッジに代え中文字形回路８７
を形成し、その隣接する端部間に較正用抵抗８８をスイ
ッチ８９により挿入し較正出力を得る方式が用いられて
いた。

後者は、前者の場合較正用ブリッジ８２の経時変化、温
度変化等に起因するアンバランスの発生の影響が較正値
の誤差となってあられれるという問題を、較正用ブリッ
ジを中文字形回路とすることによって解決したものであ
る。

しかしながら、これらいずれの方式においても、抵抗を
挿入して較正値を発生させる方式であるため、仮令第９
図のように複数の抵抗を並列に組合わせて合成するにし
ても得られる較正値は事実上数点が限度であり、任意の
較正値を選ぶことはできなかった。

このため従来は較正を行なう場合、例えば４０００με
　（４０００Ｘ１０−６ひずミ）ノ較正値を発生するひ
ずみ測定器に測定ゲージとして例えばｌｏｔで３９５０
μεの出力電圧を持つロードセル（予めこのような較正
値が付されて出荷されている。）を接続して使用する場
合、（４０００／３９５０）ｘｌｏ＝１０．１３（ｔ）
として４０００μεに対応する荷重を算出し、この４０
００μＥの較正値出力（波形）を１０゜１３（ｔ）とし
て測定出力の較正を行なっていた。

このように従来装置は、変換器使用時に煩雑な比例計算
を強いられる不便があり、また、この較正は測定レンジ
を変える等して測定器のゲインを変更する度に行なう必
要があるため少しでも簡単に行なえることが望ましい。

そこで、上述の問題を解決するため１本出願人は先に、
第１０図に示すようなひずみ測定器における較正装置を
提案した（特開昭５７−１６１６０４号公報参照）。

即ち、先に提案したこの較正装置は、第１０図に示すよ
うに、ひずみゲージを用いた抵抗ブリッジからなる測定
ブリッジ８０に電源トランス９０を介して搬送波交流電
源８３で生成された搬送波交流電源電圧を印加し、該測
定ブリッジ８０から得られる出力を入カドランス８１を
介して搬送波増幅器９１および検波キャリアフィルタ回
路９２しこ順次供給して増幅および検波し、搬送波成分
の除去された検波出力を直流増幅器９３で増幅してメー
タ９４に供給し、このメータ９４によって測定出力を表
示させるようにしたひずみ測定器であって、外部操作可
能な複数桁（具体例としては４桁）のデジタルスイッチ
９５と、上記測定ブリッジ８０に対する搬送波電圧供給
路から電圧をとり出す第１の結合トランス９６と、この
第１の結合トランス９６の２次側からリファレンス電圧
の供給を受は上記デジタルスイッチ９５のデジタル出力
を入力とするＤ／Ａ変換器９７と、このＤ／Ａ変換器９
７のアナログ出力を増幅器９８を介して受け、その極性
を外部操作に応じて切換える切換スイッチ９９と、この
切換スイッチ９９の出力を第２の結合トランス１００を
介して入カドランス８１の１次側に圧入する回路とを具
備してなり、上記デジタルスイッチ９５によって任意の
較正値を設定し得るように構成されている。

従って、この較正装置によれば、上述した比例計算の問
題は解決されるので較正作業の簡素化は実現される。

しかしながら、この較正装置の場合、 ■　変換器に付されている試験成積表等より較正値と定
格容量等を読取り、■デジタルスイッチ９５にその読取
った較正値を設定し、■上記試験成積表等により極性（
圧縮か伸長かの別）を知り、切換スイッチ９９を該当す
る極性に設定し、■次いで、測定レンジの設定およびメ
ータ９４をフルスケールに合わせるために、入カドラン
ス８１．搬送波増ｉ器９１、検波キャリアフィルタ回路
９２を経て得られた検波出力電圧を直流増幅器９３の、
例えば外部操作可能な可変抵抗器９３ａ等を操作（調整
）する、という操作手順が必要であり、当該装置に精通
した者でなければ決してその操作は容易なものではなか
った。

（ｃ）　　目的本発明は、上述の事情に鑑みなされたもので。

特に専門知識や経験のない者でも容易且つ迅速に正確な
較正および測定を行ない得る物理量測定器における較正
装置を提供することにある。

（ｄ）構成本発明は、上記の目的を達成させるため、荷重、圧力、
変位、加速度、トルク、ひずみ、温度等の物理量を電気
量に変換する物理量−電気量変換器を用いて上記物理量
を測定する物理量測定器において、上記物理量−電気量
変換器に直接または間接的に付された当該物理量−電気
量変換器固有の較正値を含んだ個体情報を光学的に読取
る個体情報読取り手段と、上記較正値に対応した係数を
上記物理量−電気量変換器の出力信号に乗するための係
数付加手段と、この係数付加手段によって得られたアナ
ログ信号をデジタル信号に変換するアナログ／デジタル
変換手段と、上記個体情報読取り手段によって得られた
個体情報を解読し、この個体情報に含まれている較正値
に対応する係数を乗するように上記係数付加手段を制御
する制御手段と、この制御手段から転送されるデータを
表示する表示手段とをもって構成したものである。

以下１本発明の要旨を実施例に基づき詳述する。

第１図は、本発明に係る物理量測定器における較正装置
の一実施例の構成を示すブロック図である。

同図において、１は、物理量を電気量に変換する物理量
−電気量変換器（以下、ｍに「変換器」と略称する）で
あり、−例として、ひずみゲージを変換素子とした圧力
変換器、荷重変換器等がある。１ａは、ひずみゲージで
構成された測定ブリッジ、１ｂは、測定ブリッジ用電源
である。２は、変換器１の種類、較正値および定格容量
を変換器１の個体情報として所定のコード規則９例えば
３０ｆ９コード（いわゆるＣｏｄｅ３９）によってコー
ド化されたバーコードパターンであり、一般に裏面に粘
着剤が塗布されたタグの表面に表示されている。３は、
このバーコードパターン２を読取るための光学式スキャ
ナ、４は、この光学式スキャナ３から得られたシリアル
の電気信号（ａ）を上記コード規則に従って解読し、Ａ
ＳＣＩＩコードに変換して８ピツトノバーコードデータ
出力（ｂ−１）として出力するバーコードデコーダ部で
あり、上記光学式スキャナ３とバーコードデコーダ部４
とで個体情報読取手段としてのバーコードリーダ５を構
成している。

尚、信号（ｃ−１）　、　　（ｃ−２）は、バーコード
デコーダ部４に対する制御信号である。

一方、６は、変換器１からの出力信号を電気的に整え１
［μεコニ１　［μＶ］として出力する前置増幅器、７
は、前置増幅器６の出力信号（ｄ）を較正するための係
数付加手段としての係数付加回路で、可変総合利得Ａを
有し、ラッチ信号（ｅ）と８ビットの制御データ信号（
ｆ）によって上記総合利得Ａが制御される。８は、係数
付加回路７から得られるアナログ出力信号（ｇ）をデジ
タル信号に変換するアナログ／デジタル変換手段として
のＡ／Ｄ変換回路で、この例の場合アナログ最大入力電
圧１０［ｖ］の定格（すなわちフルスケール１０［ｖコ
）を有する。符号（ｈ）は応答信号、（ｉ）は８ビット
のデジタル出力信号、（ｊ）は制御信号である。９．１
０および１１は、各々第１．第２および第３の入出力装
置（以下者々「第１のＩｌｏ」、「第２の■／○」およ
び「第３のＩ　１０Ｊという）で、それぞれ８ビットの
データバス１２と複数の状態信号線としての制御信号線
１４と応答信号線１５とが接続されている。また、第１
のＩ’１０９には、Ａ／Ｄ変換回路８からの応答信号（
ｈ）と８ビットのデジタル出力信号（ｉ）が入力され、
Ａ／Ｄ変換回路８へは制御信号（ｊ）が出力されるよう
になっている。

第２の工１０１０からは係数付加回路７へラッチ信号（
ｅ）と制御データ信号（ｆ）が出力されるようになって
いる。第３のｌ１０１１においては、バーコードデコー
ダ部４からバーコードデコーダ出力（ｂ−１）が入力さ
れ、同バーコードデコーダ部４に対し制御信号（ｃ−１
）。

（ｃ−２）が出力され、さらに操作パネルとしてのキー
ボードｌｌａの出力信号（ｂ−２）が入力されるように
なっている。１６は、バーコードパターン２に示された
個体情報および測定値等を表示する表示手段としてのデ
ジタル表示器で、例えば１０桁の赤色発光ダイ−オード
等によって構成されている。１７は、中央演算装置とし
てのいわゆる８ビットのＣＰＵであり。

１８は、固定記憶装置としてのいわゆるＲＯＭであり、
１９は、読み書き自在の記憶装置としてのいわゆるＲＡ
Ｍである。上述のデジタル表示器１６、ＣＰＵＩ　７．
ＲＯＭＩ　８、ＲＡＭ１９には、各々データバス１２、
アドレスバス１３、制御信号線１４、応答信号線１５が
接続されている。尚、第１の工１０９、第２のｌ１０１
０、第３のｌ１０１１．デジタル表示器１６、ＲＯＭ１
８およびＲＡＭ１９をＣＰＵ１７の周辺装置と呼び、こ
の周辺装置とＣＰＵ】７をもって制御手段としてのいわ
ゆるマイクロコンピュータを構成している。

次に１本発明装置の要部であるバーコードリーダ５と係
数付加回路７の構成について説明する。

第２図は、バーコードリーダ５の構成を示すブロック図
であり、光学式スキャナ３の構成とバーコードデコーダ
部４の構成とを併せて描いである。２０は、発光部とし
ての発光ダイオード２０ａと受光部としてのフォトトラ
ンジスタ２０ｂから成る反射形の光学センサである。

２１は、光学センサ２０の出力信号をロジックレベルに
整え、外乱を除去する波形整形回路である。２２は、波
形整形回路２１のバーコードパターンに対応したパルス
出力信号、すなわち光学式スキャナ３の出力信号（ａ）
の立上りおよび立下りを検出するエツジ検出回路である
。

２３は、エツジ検出回路２２からのシリアル出力信号を
読取り、解読した上でＡＳＣＩＩコードに変換して８ビ
ットの並列信号（ｂ′）として出力するバーコードデコ
ーダである。尚、バーコードデコーダ２３には、第３の
ｌ１０１１を介してＣＰＵ１７からの制御信号（ｃ−１
）。

（ｃ−２）が入力され、バーコード読取りの際、エラー
が発生した場合に、エラーの種類を表示するための７ビ
ットのエラー情報信号（ｋ′）が出力される。２４は、
ハイ・インピーダンス状態を有する、いわゆる３−ｓｔ
ａｊｅバッファ８個で構成されたバッファ回路であり、
バーコードデコーダ２３の８ビット出力信号（ｂ′）と
１対１に接続され、負論理の制御信号（ｃ−２）がその
制御入力に入力されるようになっている。

２５は、第１入力端が７ビットのエラー情報信号（ｋ′
）を出力するバーコード７’ｍｌ−タ２３の出力端と１
対１に接続され、すべての第２入力端が共通に接続され
て制御信号（ｃ−２）を受ける７つのＮ　Ａ　Ｎ　Ｄゲ
ートよりなるゲート回路であり、出力信号（ｋ）を出力
する各々の出力端はそれぞれエラー表示回路２６と１対
１に接続されている。２７ａ〜２７ｇはエラー表示用発
光ダイオードで、それぞれのエラー状態との対応は、２
７ａがチェックサムエラー、２７ｂがスタートキャラク
タエラー、２７ｃがストップキャラクタエラー、２７ｄ
がメツセージオーバーフロー、２７ｅがスキャン速度不
適（遅すぎる）、２７ｆがスキャン速度不適（速すぎる
）であり、上記２７ａ〜２７ｆまでは、いずれも点灯時
が不良状態を意味するのに対して、２７ｇは読取り完了
表示で、消灯時がエラーを意味する。つまり、発光ダイ
オード２７ｇが消灯した時にはエラー表示用発光ダイオ
ード２７ａ〜２７ｆのいずれか１つ以上が点灯する。２
８は、発音体で、発振回路２９によって駆動される。

そして３０は、この発振回路２９を構成するＮＡＮＤゲ
ートのうち１つであり、このＮＡＮＤゲート３０の１つ
の入力端は発光ダイオード２７ｇのカソード側とインバ
ータ３０ａ　を介して接続されていて１発光ダイオード
２７ｇの点灯時に発振回路２９を動作状態に制御する。

第３図は、係数付加回路７の具体的な回路構成を示す図
である。

同図において、係数付加回路７は、太き（分けて５つの
部分から構成されている。３１は桁移動部、３２は係数
付加部、３３はＺｅｒｏ　電圧挿入部、３４は反転部、
３５は選択部であり、上記各部をもって可変総合利得Ａ
を有する可変利得増幅器を構成している。３６は、前置
増幅器６の出力端に接続されている入力端子、３７ａ〜
３７ｅと３８ａ〜３８ｄは、アナログスイッチで、図中
Ｉは信号入力端、０は信号出力端、Ｃは０Ｎ−ＯＦＦ制
御入力端を示す。この０Ｎ−ＯＦＦ制御入力端ＣがＨレ
ベルになると、入力端Ｉと出力端０が接続されてＯＮ状
態になり、ＬレベルになるとＯＦＦ状態となる。３９ａ
〜３９ｄは、トランスファー接点を有するアナログスイ
ッチで１図中Ｂは常閉接点入力端、Ｍは常閉接点入力端
、Ｔは共通接点出力端、Ｃは０Ｎ−ＯＦＦ制御信号入力
端を示す。この０Ｎ−ＯＦＦ制御信号入力端Ｃへの入力
がＨレベルになると常閉接点Ｂが開放されて常閉接点Ｍ
が閉成し、Ｌレベルでは第３図に示すように常閉接点Ｂ
が閉成されている。４０．４１ａ〜４１ｄ。

４２．４３は、いずれも演算増幅器で、すべて反転増幅
器として構成されている。４４，４５゜４６は、いずれ
も２進−８進デコーダで、Ｉｏｆ８、すなわち４ビット
の入力信号に対応して８つの出力端Ｙ　Ｑ　＝　Ｙ　７
のうちいずれか１つのみが選択され、入出力いずれも正
論理で構成されている。尚、デコーダ４４においては、
出力端Ｙｏ＝Ｙ７のうち出力端Ｙ　ｏ　−Ｙ　４までを
使用し、デコーダ４５においては出力端Ｙｏ＝Ｙｓまで
を使用し、デコーダ４６においては出力端Ｙｏを使用せ
ず、Ｙ＋〜Ｙ４までを使用している。４７，４８ａ−４
８ｄ　、４９．５０は、いずれもラッチである。

さて、上記各部の構成を説明すると、まず、桁移動部３
１において、５１は、帰還抵抗であり、演算増幅器４０
の反転入力端と出力端との間に接続されている。そして
この演算増幅器４０の非反転入力は接地されて反転増幅
器を形成している。５２〜５６は、いずれも入力抵抗で
あり、帰還抵抗５１の抵抗値をＲとすると、入力抵抗５
２は１００Ｒ１入力低抗５３は１０Ｒ１入力抵抗５４は
Ｒ１入力抵抗５５は０．１Ｒ入力抵抗５６は０．ＯＩＲ
の関係になるよう構成されている。さらに、アナログス
イッチ３７ａ〜３８ｇのそれぞれの出力端Ｏと入力抵抗
５２〜５６の一端が直列接続され、他端はすべて共通に
接続されて演算増幅器４０の反転入力端に接続され、ア
ナログスイッチ３７ａ〜３７ｅの入力端工はすべて共通
に接続されて入力端子３６に接続されている。また、ア
ナログスイッチ３７ａ〜３７ｅの０Ｎ−ＯＦＦ制御入力
端Ｃには、ラッチ４７のラッチ出力端Ｑｏ〜Ｑ４がそれ
ぞれ１対１に接続されている。さらに、デコーダ４４の
出力端ＹＯ”Ｙ４とラッチ４７の入力端Ｄｏ＝Ｄ＜が１
対ｌに接続され。

デコーダ４４の入力端ＤＯ〜Ｄ３には制御データ信号（
ｆ）の下位４ビット、すなわち下位ニブル（ｆ−１）が
１対１に接続されている。

次に、係数付加部３２において、５７ａ〜５７ｄは、い
ずれも帰還抵抗であり、それぞれ８０００　　［Ωコ　
、８００　　［Ω］、　　８０　　［：Ω］　。

８［Ωコの値で構成され、それぞれが対応する演算増幅
器４１ａ〜４１ｄとをもって反転加算増幅器を形成して
いる。５８〜６１は、入力抵抗で、各々８［Ωコ、４　
［Ω］、２［Ωコ、１［Ωコの整数倍値を有する。アナ
ログスイッチ３８ａ〜３８ｄの各出力端Ｏは、入力抵抗
５８〜６１をそれぞれ介して演算増幅器４１ａの反転入
力端に接続されている。さらに、アナログスイッチ３８
ａ〜３８ｄの入力端■は共通に接続されて、演算増幅器
４０の出力端と接続されている。ここで、アナログスイ
ッチ３８ａ〜３８ｄと入力抵抗５８〜６１とで構成する
図中破線で包囲した部分を係数切換回路６２ａと呼ぶ。

６２ｂ〜６２ｄは、上記係数切換回路６２ａと同一の構
成とされている係数切換回路であり、図示は省略したが
各々のアナログスイッチのＯＮ−〇ＦＦＦＦ制御人力上
れぞれ異なるラッチ４８ｂ〜４８ｄに接続されているこ
とのみが相違している。アナログスイッチ３８ａ〜３８
ｄのＯＮ−ＯＦ　Ｆ制御入力端Ｃは、ラッチ４８ａの出
力端Ｑｏ”Ｑｓに１対１に接続され、以下ラッチ４８ｂ
〜４８ｄと係数切換回路６２ｂ〜６２ｄとの対応も同一
である。従って、係数付加部３２においては、係数切換
回路６２ａと帰還抵抗５７ａと演算増幅器４１ａとによ
る反転加算増幅器によって１０００位の係数回路を構成
し、係数切換回路６２ｂと帰還抵抗５７ｂと演算増幅器
４１ｂをもって１００位の係数回路を構成し、同様にし
て係数切換回路６２ｃおよび６２ｄと、帰還抵抗５７ｃ
および５７ｄと、演算増幅器４１ｃおよび４１ｄをもっ
て１０位および１位の係数回路をそれぞれ構成している
。尚、ラッチ４８ａ〜４８ｄの入力端Ｄｏ＝Ｄｔには、
制御データ信号（ｆ）の下位ニブル信号（ｆ−１）が１
対ｌに接続されている。

次に、Ｚ　ｅｒａ電圧挿入部３３において、６３は帰還
抵抗であり、演算増幅器４２の反転入力端と出力端との
間に接続されている。６４ａ〜６４ｄは入力抵抗であり
、すべて帰還抵抗６３と同一の抵抗値である。また、入
力抵抗６４ａ〜６４ｄの一端は、それぞれアナログスイ
ッチ３９ａ〜３９ｄの共通接点出力端Ｔに接続され、他
端は共通に接続されて演算増幅器４２の反転入力端に接
続されている。さらに、アナログスイッチ３９ａ〜３９
ｄのそれぞれの常閉接点入力端Ｂは、演算増幅器４１ａ
〜４１ｄの各出力端、すなわち１０００位、１００位、
１０位、１位の係数回路とそれぞれ接続され、室間接点
出力端Ｍはすべて接地されＺｅｒｏ　電位を保持してい
る。

一方、デコーダ４６の入力端Ｄｏ”Ｄｓには。

制御データ信号（ｆ）の下位ニブル信号（ｆ−１）が１
対１に入力され、このデコーダ４６の出力端Ｙｌ−Ｙ４
とラッチ５ｏの入力端Ｄｏ〜Ｄｓが１対１に接続され、
このラッチ５０のラッチ出力端Ｑｏ−Ｑｚがアナログス
イッチ３９ａ〜３９ｄの０Ｎ−ＯＦＦ制御入力端Ｃと１
対１に接続されている。

次に、反転部３４において、６５は帰還抵抗、６６は入
力抵抗で共に同一の抵抗値であり、演算増幅器４３とを
もって利得１の反転増幅器を形成している。そして、演
算増幅器４３の出力端は、出力端子６７に接続され、こ
の出力端子６７は次段のＡ／Ｄ変換回路８の入力端に接
続されている。

最後に選択部３５において、デコーダ４５の入力端Ｄｏ
−Ｄｓには制御データ信号（ｆ）の上位４ビット、すな
わち上位ニブル信号（ｆ−２）が１対１に接続され、こ
のデコーダ４５の出力端Ｙｏ＝Ｙｓはラッチ４９の入力
端Ｄｏ〜Ｄ５と１対１に接続され、このラッチ４つのラ
ッチ入力端ＬＴには、ラッチ信号（ｅ）が入力される。

そしてこのラッチ４９の出力端Ｑｏ〜Ｑ５は、それぞれ
Ｚｅｒｏ　電圧挿入部３３のラッチ５０と、係数付加部
３２の１位回路のラッチ４８ｄと、１０位回路のラッチ
４８ｃと、１００位回路のラッチ４８ｂと、１０００位
回路のラッチ４８ａと、桁移動部３１０ラッチ４７の各
ラッチ入力端ＬＴに接続されている。

第４図は、バーコードシンボルの構成を示した図で、６
８は、何も印刷されていない部分で、通常は白になって
いるスタートマージン、６９は、メツセージの開始を示
すバー／スペースからなるスタートキャラクタ、７０は
、伝達すべき情報であるメツセージ、７１は、オプショ
ンとして加えられる誤読取りを検出するためのチェック
サムキャラクタ（ただし本実施例では使用していない）
、７２は、シンボルの終りを示すストップキャラクタ、
７３は、何も印刷されていないストップマージンである
。尚、スタートキャラクタとストラップキャラクタは非
対称なシーケンスになっていて１図中左右両方向のスキ
ャンが可能である。メツセージ７０の形式は、７４〜７
７に示され、７４は変換器の種類をアルファベットで表
わす種別表示部で、Ｐは圧力変換器、Ｌは荷重変換器、
Ａは加速度変換器、Ｄは変位変換器、Ｔはトルク変換器
１Ｍは温度変換器と定義されている。７５は、較正値を
例えば単位［με］をもって表わす校正値表示部、７６
は、ハイフンをもって区切を表わす区切部、７７は、定
格容量表示部で、このうち７７ａは定格容量を表わす数
値部、７７ｂは定格容量の卿位を表わす単位表示部であ
り１例えばＴはトン、Ｋはキログラム、Ｇはグラム等と
定義されている。一般に、バーコードシンボルは、エン
コード法によって、モジュール幅エンコード法とＮ　Ｒ
Ｚ　　（Ｎｏｎ　−Ｒｅｔ、ｕｒｎ　　−ｔ、ｏ　−Ｚ
ｅｒｏ　　）　　エンコード法との二つに大きく分類さ
れ、モジュール幅エンコード法は工業用用途中心のバー
コードに用いられ、一方商業用途には通常ＮＲＺエンコ
ードタイプのものが多く用いら才しる。本実施例では、
上記モジュール幅エンコード法のうち、３　ｏｆ　９　
Ｃｏｄｅと呼ばれているコード体系を用いている。この
３　ｏｆ　９　Ｃｏｄｅの概略を説明すると、扱える文
字は、数字Ｏ〜９．アルファベットＡ−Ｚ、特種文字７
文字、スタート／ストップ・キャラクタの計４４文字で
、１つのキャラクタは、９つのバー（黒い部分）および
スペース（白い部分）から成り、バー／スペースは幅の
広いＷエレメントと幅の狭いＮエレメントから成り、９
つのエレメント中、Ｗエレメントが必らず３つ存在する
構成となっている。

第５図は、上述のように定義されたバーコードをデコー
ドするバーコードデコーダ２３の概略の動作内容を示す
フローチャートであるが、後述の動作説明と重複するの
で構成の説明は省略する。

第６図は、制御データ信号（ｆ）のビット定義を示す図
で、１６進数で表わした上位ニブル（ｆ−２）および下
位ニブル（ｆ　−１）と、それぞれに対応する機能を示
し、上位ニブル（ｆ−２）において、０Ｈ（１６進数に
はＨの文字を付してＩＯＪ数と区別する）はＺｅｒｏ　
電圧挿入部３３を指定、ＩＨは係数付加部３２の１位の
係数切換回路６２ｄを指定、２Ｈ〜４Ｈは同様に係数付
加部３２の１０位〜１ｏｏｏ位の係数切換回路６２ｃ〜
６２ａを指定、５Ｈは桁移動部３１を指定するように定
義されている。下位ニブル（ｆ−１）は、上位ニブル（
ｆ−２）でどこの部分が選択されるかによってその機能
は３つの場合に分類される。例えば、係数付加部３２が
選択された場合は、ＩＨ〜９Ｈが係数１〜９に対応し、
桁移動部３１が選択された場合は、ＯＨが１／１００倍
、ＩＨが１／１０倍、２Ｈが１倍、３Ｈが１０倍、４Ｈ
が１００倍の回路（抵抗）を指定する。さらに、Ｚｅｒ
ｏ　ｍ圧挿入部３３が選択された場合は、ＩＨは１位の
係数回路、以下２Ｈ〜４Ｈが１０位〜１０００位の係数
回路に対応している。従って、例えば、桁移動部３１を
１倍にセットするためには制御データ信号（ｆ）を５２
８とすればよい。

第７図は、本発明装箕全体の動作の概略フローチャート
であるが、後述の動作説明と重複するので構成の説明は
省略する。

さて、上述のように構成された本実施例の動作について
説明する。

まず、動作の概略を、第７図に基づいて説明する０図中
５ＴＡＲＴから起動され、第３の工１０１１を介して操
作パネルのキーボード１１ａ　からＣＰＵ１７に対する
指示を読取り、その指示内容が測定動作であるか、ある
いはバーコード読取動作であるかを判断し、そのいずれ
でもない場合は上記指示読取り動作に戻る。バーコード
読取り動作の指示であった場合は、第３のｌ１０１１を
介してバーコードデコーダ部４に対する制御信号（ｃ−
１）を瞬時Ｌレベルに落してバーコードデコーダ２３に
バーコードデータ出力（ｂ−１）を要求しく受入れ準備
完了の告知と解釈してもよい）、さらに制御信号（Ｃ−
２）をＬレベルに保持してバッファ回路２４を動作状態
にしゲート回路２５を開く。上記制御信号（ｃ−１）を
受取ったバーコードデコーダ２３は、第５図に示すフロ
ーチャートに従ってバーコードデータ出力（ｂ−１）を
第３のｌ１０１１を介してＣＰＵ１７に送出する（詳細
は後述する）。バーコードデータ出力（ｂ−１）を受取
ったＣＰＵ１７は、このバーコードデータ出力（ｂ−１
）の内容がエラー情報かバーコードを読取ったデータで
あるかの判断をして、エラー情報であればデジタル表示
器１６（第１図）に所定のエラー表示をして再び指示読
取りのルーチンへ戻る。エラー情報でない場合は、バー
コード情報、すなわち、変換器の種類、較正値および定
格容量の各データを一旦ＲＡＭＬ９に格納し、上記３つ
のデータを表示器１６に表示する。

次に、今ＲＡＭ１９に格納したバーコード情報より係数
を算出し、その結果に基づいて制御データ信号（ｆ）と
ラッチ信号（ｅ）を係数付加回路７へ第２のｌ１０１０
を介して出力し、該係数付加回路７の各部を所定の状態
に設定する。そして、測定動作において、ＣＰＵ１７は
、Ａ／Ｄ変換回路８へ第１のｌ１０９を介して制御信号
（ｊ）を出力し、Ａ／Ｄ変換回路８の応答信号（ｈ）を
受けた後、デジタル信号に変換された測定値であるＡ／
Ｄ変換回路８の８ビットデジタル出力信号（ｉ）を受取
り、上記測定値をデジタル表示器１６に表示して再び指
示読取りのルーチンへ戻る。一方、指示読取りの結果、
測定動作の指示であった場合は、係数算出のルーチンへ
分岐し、以下上述のルーチンを経て再度指示読取りのル
ーチンへ戻る。尚、ＣＰＵ１７と周辺装置とのデータお
よび信号の授受の手段を説明しておくと、ＣＰＵ１７は
ＲＯＭ１８に予め書込まれた動作内容を逐一読出して上
述の動作を行なうのであるが、このＲＯＭｌ８とのデー
タおよび信号の授受を例にとって説明する。ＣＰＵ１７
は、必要とするデータが格納されている番地データをア
ドレスバス１３に出力し複数の制御信号線１４のうちの
１本を装Ｔ？ｉ選択信号（図示していない）としてＲＯ
Ｍｌ８に送る。ＲＯＭ１８は、上記番地データに該出す
るデータをデータバス１２に出力すると共に応答信号線
１５上に応答信号を出力し、今データバス１２上にある
データがＲＯＭ１８からのものであることをＣＰＵ１７
に知らせる。ＣＰＵ１７は、この応答信号線１５上の応
答信号によってデータバス１２上のデータを受取る。以
上が基本動作であり、ＲＯＭ１８以外の周辺装置との授
受動作もほぼ同様なので省略する。

次に、本発明装置の要部であるバーコード・リーダ５と
係数付加回路７の動作について詳しく説明する。まず、
バーコードリーダ５の動作を第２図のブロック図、第５
図の概略動作フローチャートおよび第４図に基づいて説
明する。バーコードデコーダ２３は、制御信号（ｃ−１
）が瞬時Ｌレベルになることによって５ＴＡＲＴより起
動される。オペレータが光学式スキャナ３をバーコード
パターン２上を走査（スキャン）することによって１発
光ダイオード２０ａから放射された光はバーコードパタ
ーン２　Ｔ：反射してフォトトランジスタ２０ｂに入射
する。反射光はバーコードパターン２のスペース（白い
部分）とバー（黒い部分）による反射率の違いによって
レベル差のある電気信号としてフォトトランジスタ２０
ｂから出力されて波形整形回路２１に入力され、信号レ
ベルの均一化および外乱の除去等、ＴＴＬレベルに整形
されて、エツジ検出回路２２に入力される。エツジ検出
回路２２は、バーコードパターンの構成要素であるＷエ
レメント、Ｎエレメントの立上りおよび立下りエツジを
検出して、バーコードデコーダ２３にシリアルなエツジ
信号として出力する。バーコードデコーダ２３は、内蔵
のタイマーによって上記エツジ信号の間隔を計時してＷ
エレメントであるかＮエレメントであるかの判定を行な
う。さて、第５図のフローチャートにもどって、バーコ
ードデコーダ２３は起動後、まず、バーコードシンボル
の開始を示すスタートマージン６８が有効な長さく時間
間隔）であるか否かを判定し、無効であれば、この動作
を繰返している。つまりこの状態は、今読取っているバ
ーコードパターンに所定のスタートマージン６８が確保
されていないか、あるいはオペレータがまだ光学式スキ
ャナ３をバーコードパターン２上をスキャンしていない
かのどちらかである。今。

オペレータが光学式スキャナ３を操作しているとして、
次のバー／スペース長取込みにおいて、エツジ検出回路
２２から順次入力されるバーもしくはスペースのパルス
幅を計時し、基準値と比較してＮエレメントおよびＷエ
レメントのいずれにも圧さない場合は最初の動作である
スタートマージン有効？に戻る。このようにバー／スペ
ースの１つづつを有効か否かの判定をしつつ、最初のキ
ャラクタがスタートキャラクタ６９であるか否かの判定
をし、無効であれば、エラー情報出力Ｅ２の動作を経て
最初の動作に戻る。

スタートキャラクタ６９が有効な場合にはメツセージ解
読のルーチンに入る。まず、バー／スペース長取込みに
おいて、上述と同様にエレメント幅をチェックし、無効
であればエラー情報出力Ｅ３．Ｅ５．Ｅ６の動作を経て
最初の動作に戻る。有効な場合は、各エレメントのロジ
ック値を決めて順次シフトし、９ビットになるまで、つ
まり１つのキャラクタが形成されるまで上記動作を縁返
す。１キヤラクタを検出すると、３　ｏｆ　９　Ｃｏｄ
ｅの特徴である９ビット（９エレメント）中にＷエレメ
ントが３つあるか否かを判定し、３つなければエラー情
報出力Ｅ２’　を経て最初の動作に戻る。Ｗエレメント
が３つあることが確認されると、次にはストップキャラ
クタ７２の判定を行ない、ストップキャラクタ７２が検
出されると、データ出力において、バーコードデータ８
ビット並列信号（ｂ′）を出力する。ストップキャラク
タ７２が未だ検出されない場合は、内部にあるＡＳＣＩ
Ｉコード表を参照して入力データに対応するＡＳＣＩＩ
コードに変換し、ストップキャラクタ７２が検出される
まで内部の出カバソファにキャラクタデータを格納する
。ただし、メツセージの文字数がチェックサムキャラク
タも含めて２９文字を越えると、メッセージ長すぎる？
により“排除され。

エラー情報出力Ｅ４を経て最初の動作に戻る。

一方１図示していないが、バーコードデコーダ２３は、
起動直後、初期化動作として８ビット並列信号（ｂ′）
をＯＯＨとし、ＣＰＵ１７に対して出力ｓＰ備中である
ことを示す。そして最初の動作であるスタートマージン
有効？の段階に入り、その後、キャラクタデータ格納に
おいて、上記出力バッファに格納したメツセージを順次
データ出力において８ビット並列信号（ｂ’）として出
力し、ＣＰＵ１７からの制御信号（ｃ　−２）がＬレベ
ルになることによってバッファ回路２４が動作状態にな
り、バーコードデータ出力（ｂ−１）として第３のｌ１
０１１を介してＣＰＵ１７に転送される。

ここで、エラー情報出力Ｅ２．Ｅ３．Ｅ５゜Ｅ６．Ｅ２
’　、Ｅ４の動作を説明する。上記いずれかのエラーが
検出されると、バーコードデコーダ２３は７ビット工ラ
ー情報信号（ｋ′）を出力し、制御信号（ｃ−２）がＬ
レベルになるとエラー情報信号（ｋ）がエラー表示回路
２６を駆動すると共に８ビット並列信号（ｂ′）に所定
のエラーコードを出力する。この出力を受けるエラー表
示回路２６は、エラー情報出力Ｅ２．Ｅ２’においては
発光ダイオード２７ｂを点灯させ、以下エラー情報出力
Ｅ３．Ｅ５゜Ｅ６．Ｅ４においてはそれぞれ発光ダイオ
ード２’７ｃ　、２７ｇ　、２７ｆ　、２７ｄ　を点灯
させる。

そして、エラーがなく正しくバーコードを読取った場合
は、発光ダイオード２７ｇのみを駆動する７ビット工ラ
ー情報信号（ｋ′）を出力する。

この時、発光ダイオード２７ｇが点灯すると同時にイン
バータ３０ａ　を介してＮＡＮＤゲート３０をＯＮ状態
にし発振回路２９が動作状態になり発音体２８を駆動す
る。従って０本発明装置に接続されている変換器１が、
定格容量１０［１］　、較正値３９５０　［μＥ］の荷
重変換器であるとして、今オペレータが操作パネルのキ
ーボードｌｌａによってバーコード読取り動作を指定し
、光学式スキャナ３でバーコードパターン２上をスキャ
ンし、正しくバーコード情報を読取ったとすると９発音
体２８が鳴り発光ダイオード２７ｇが点灯してバーコー
ド読取り完了を示し、デジタル表示器Ｉ６には、第４図
の７４〜７７に示した表示が形成される。

次に、係数付加回路７の動作を説明する。ＣＰＵ１７は
、上述のようにバーコードデータ出力（ｂ−１）による
バーコード情報を表示した後、係数算出の動作しこ移る
（第７図参照）。本実施例の前置増幅器６は、１　〔με］＝１［μＶ］なる出力信号（ｄ）を出力す
るので、上記変換器１の場合、上記出力信号（ｄ）、す
なわち係数付加回路７の入力電圧をＥｌとすると、Ａ／
Ｄ変換回路８のアナログ最大入力電圧はＩＯＶであるか
ら、Ｅｉ　＝（３９５０ＸＩＯ−８／１００００）・Ｗ
が成立し、また、Ｅｉ　　−Ａ＝１０　　　　　　　　　　　　（２）が
成立つ、ただしＷは変換器１が受ける荷重である０式（
１）、（２）より、係数付加回路７に要求される総合利
得Ａは、Ａ＝１００００ｘ１０／３９５０Ｘ１０−６ＸＷとなり
、ここで定格容量としてＷ＝１０［ｔ］を式（３）に代
入すると −”、Ａ＋ｏ　＝　２５３２　　　　　　　　　　　（
４）となり、定格容量１０［ｔ］、較正値３９５０［μ
εコの荷重変換器１を較正するためには。

係数付加回路７の総合利得が２５３２倍になっていれば
よいことがわかる。従って、ＣＰＵｌ７は、上記式（１
）〜（４）の演算を行ない、次に第６図に示す制御デー
タ信号のビット定義に従って第２の■／○ｌＯを介して
制御データ信号（ｆ）とラッチ信号（ｅ）を係数付加回
路７へ出力する６まず、制御データ信号（ｆ）として０
０１（を出力し、ラッチ信号（ｅ）を瞬時Ｈレベルにす
る。上記制御データ信号（ｆ）の上位ニブル信号（ｆ−
２）は選択部３５のデコーダ４５の入力端Ｄａ−０３に
入力され、その出力端Ｙｏが選ばれ、ラッチ４９は上記
ラッチ信号（ｅ）によってデコーダ４５の出力端Ｙｏか
らの出力をラッチし出力端Ｑｏの出力をＨレベルにする
。一方、下位ニブル信号（ｆ−１）はＺｅｒｏ　ＴＭ、
圧挿入部３３のデコーダ４５の入力端Ｄｏ＝Ｄ３に入力
され出力端Ｙｏの出力がＨレベルになるが出力端Ｙｏは
、どこにも接続されていないので、出力端Ｙ１〜Ｙ４の
出力はＬレベルのままである。デコーダ４９の出力端Ｑ
。

からの出力によってラッチ５０がＬレベルのデータをラ
ッチするため、ラッチ５０の各出力端Ｑｏ　＝　Ｑ　ｓ
における出力は、すべてＬレベルを保持する。その結果
、アナログスイッチ３９ａ〜３９ｄは、すべて常閉接点
Ｂが閉成されて演算増幅器４１ａ〜４１ｄの出力端が接
続された状態となる。つまり、上述の演算結果である式
４式％）まれていないので、Ｚｅｒｏ　電圧挿入部３３は非動作
状態し；設定するのである。

次に、ＣＰＵｌ７は、制御データ信号（ｆ）として１２
Ｈを出力する。上位ニブル信号（ｆ−２）は、ＩＨであ
るからデコーダ４５の出力端Ｙ１の出力のみＨレベルに
なりラッチ信号（ｅ）によってラッチ４５の出力端Ｑ＋
のみがＨレベルに保持される（尚、この時点で上記ＱＯ
のＨレベルは解除される）。一方、２Ｈの値を有する下
位ニブル信号（ｆ−１）は、ラッチ４８ｄによってラッ
チされ、このラッチ４８ｄの出力端Ｑｏの出力はＬレベ
ル、出力端Ｑ１の出力はＨレベル、同様に出力端Ｑ２お
よびＱ３の出力は、それぞれＬレベルに保持される。そ
の結果係数切換回路６２ｄ内において係数「２」が設定
される（詳しくは後述する）。以下、同様の手順で、制
御データ信号（ｆ）として、２３Ｈ，３５Ｈ１４２Ｈを
出力して、１０位から１０００位までの係数をそれぞれ
ｒ３Ｊ、ｒ５Ｊ、「２」に設定する。さて、係数切換回
路６２ａの動作を詳しく説明すると、制御データ信号（
ｆ）として上記４２Ｈが出力された場合、ラッチ４８ａ
の入力端Ｄｏ”Ｄｚへ印加されるデータ信号がラッチさ
れその出力端Ｑ＋の出力がＨレベルで出力端ＱＯ，Ｑ２
．Ｑ３の各出力がＬレベルに保持される。その結果、ア
ナログスイッチ３８ｂのみ閉成される。そこで、入力抵
抗５９は４［Ωコであり、帰還抵抗５７ａは８０００［
Ω］であるからこの１０００位の回路における利得をＡ
ｏとすると、Ａ　ｏ　＝　８０００　／　４＝２０００
となり、以下同様１００位の回路の利得をＡ＋、１０位
の回路の利得をＡ２．１位の回路の利得をＡ３とすると
、Ａ＋＝−５００゜Ａ２＝３０、Ａ３＝２となり、Ｚ　
ｅｒａ電圧挿入部３３は非動作状態なので、単なる反転
加算器として動作し、Ａｏ　＋ＡＩ　＋Ａ２　＋Ａ＄　
＝　２５３２となる。

次に、ＣＰＵ１７は１桁移動部３Ｉを所定の状態に設定
するが、係数付加部３２は、１０００位〜１位までの４
桁しか設定できないので式（４）に示す演算結果が１０
００位〜１位の４桁になっているか否かを判定し、４桁
になるように桁移動部３１を設定する。因みに、較正値
３９５０　［με］の荷重変換器において、定格容量が
それぞれ１０００［ｔコ、１００［ｔコ、１０　［ｔｌ
、１　［ｔコ、ｌＯＯ［：ｋｇコである場合、係数付加
回路７に要求される総合利得は式（１）〜式（４）によ
って、それぞれ２５３１６４．２５３１６，２５３２，
２５３．２　　。

２５．３２　　となるので、桁移動部３１はそれぞれ０
．０１　倍、０．１倍、１倍、１０倍、１００倍に設定
すればよいことになる。従２って、本実施例の場合は、
１倍に設定するために制御データ信号（ｆ）として５２
Ｈを係数付加回路７へ出力する。デコーダ４５は、上位
ニブル信号（ｆ−２）として５Ｈをデコードし、出力端
Ｙ５の出力がＨレベルになり、ラッチ信号（ａ）によっ
てラッチ４９の出力Ｑ５がＨレベルに保持される。一方
、下位ニブル信号（ｆ−１）として２Ｈがデコーダ４４
でデコードされ、出力端Ｙ２がＨレベルになり上記ラッ
チ４９の出力Ｑ５の出力信号によりラッチ４７の入力信
号がラッチされ、ラッチ４７の出力端Ｑ２がＨレベルに
保持される。その結果、アナログスイッチ３７ｃが閉成
され、入力抵抗５４が入力端子３６と演算増幅ｔ’ｉ４
０の反転入力端との間に接続される。この入力抵抗５４
と帰還抵抗５１は共に同じ抵抗値Ｒであるから利得が１
の反転増幅器として作動する。尚、反転部３４は、利得
が１の反転増幅器で、係数付加回路７０入力信号と出力
信号との極性を一致させるためだけのものである。

上述のように係数付加回路７を設定した後。

ＣＰＵ１７は、Ａ／Ｄ変換回路８に制御信号（ｊ）をも
って、係数付加回路７のアナログ出力信号（ｇ）をデジ
タル値に変換して８ビット出力信号（ｉ）として出力す
るよう第１の工１０９を介して指示する。Ａ／Ｄ変換回
路８は、応答信号（ｈ）をもって変換終了をＣＰＵ１７
に告知し、ＣＰＵＪ７は、その時の８ビット出力信号を
取込み、そのデータをデジタル表示器１６に表示する。

その後、ＣＰＵ１７は、指示読取り動作に戻り、オペレ
ータの指示に従った上述の動作を繰返す。

上述のように本発明装置は、バーコードリーダ５を備え
ているので、従来例のように変換器に付された試験成績
表等から定格容量、較正値等をオペレータが目視によっ
て読取る必要がなく、また係数付加回路７をＣＰＵ１７
が自動的に設定するので、較正のための基本操作が大幅
に改善され、特に専門知識を持たないオペレータにも容
易に較正・測定の操作が可能である。

つまりオペレータが操作すべきことは、測定もしくはバ
ーコード読取りの指示と、光学式スキャナ３をバーコー
ドパターン２上でスキャンすることのみであり、測定器
の操作に神経を使うことなく、本来の目的である測定結
果の分析等の作業に専念することができ、測定・分析作
業の効率化が図れる。

尚５本発明は、上述し且つ図面に示した実施例に限らず
、種々の変形実施が可能であることはいうまでもない。

例えば、係数付加回路７の出力信号を外部に取出す端子
を設け、アナログ記録計、いわゆるペンレコーダ等に接
続することも可能であり、また内部においてメータ等に
接続し、アナログ表示させることも可能である。

一方、ＣＰＵ１７は、８ビットデータバスのものに限る
ことなく、測定の精度、ユーザの要望等によって１６ビ
ット、４ビットのものも可能であり、また第１のｌ１０
９、第２のｌ１０１０、第３のｌ１０１１を省略してデ
ータバス１２に直結することも可能である。

（ｅ）　　効果以上詳述したように、本発明によれば、簡略な操作で正
確な較正ができ、較正・測定作業の効率化を実現し得る
物理量測定器における較正装置を提供することができる
。

【図面の簡単な説明】

第１図は２本発明の一実施例の構成を示すブロック図、
第２図は、バーコードリーダの構成を示すブロック図、
第３図は、係数付加回路の一実施例を示す回路図、第４
図は、バーコードシンボルの閘成図、第５図は、バーコ
ードデコーダの概略動作フローチャート、第６図は、制
御データ信号のビット定義を示した図、第７図は、本発
明装置全体の動作を説明するための概略フローチャート
、第８図は、従来例の構成を示す回路図、第９図は、第
８図の回路を改善した他の従来例の構成を示す回路図、
第１０図は、さらに改善を加えた他の従来例の構成を示
す回路図である。１・・・・・変換器。１ａ・・・・・・測定用ブリッジ、ｌｂ・・・・・・測定ブリッジ用電源、２・・・・・・
バーコードパターン。３・・・・・光学式スキャナ。４・・・・・・バーコードデコーダ部、６・・・・・・
前置増幅器、７・・・・係数付加回路、８・・・・・Ａ／Ｄ変換回路。９・・・・・・第１のＩｌｏ、１０・・・・・第２のＩｌｏ、１１・・・・・第３のＩｌｏ、１１ａ・・・・・・キーボード。１２・・・・・・８ビットデータバス、１３・・・・・
・１６ビットアドレスバス。１４・・・・・・制御信号線、１５・・・・・・応答信号線、１６・・・・・・デジタル表示器、１７・・・・・・ＣＰＵ。１８・・・・・・ＲＯＭ、１９・・・・・・ＲＡ　Ｍ、２０・・・・・・光学センサ、２１・・・・・・波形整形回路、２２・・・・・・エツジ検出回路、２３・・・・・・バーコードデコーダ、゛　２４・・・
・・・バッファ回路、２５・・・・・・ゲート回路、２６・・・・・・エラー表示回路、２８・・・・・・発音体、３１・・・・・・桁移動部。３２・・・・・係数付加部。３３・・・・・・Ｚｅｒｏ電圧挿入部、３４・・・・・
・反転部、３５・・・・・・選択部。３７ａ　　〜３７ｅ　　、３８ａ　　〜３８ｄ　　、３
９ａ　　〜３９ｄ・・・・・・アナログスイッチ。４　０、　４　１ａ　　〜４　１ｄ　　、　　４　２．
　４　３・・・・・・ｉ寅算増幅器。４４〜４６・・・・・・デコーダ。４７．４８ａ−４８ｄ　、４９．５０−−ラッチ、６２ａ〜６２ｄ・・・・・・係数切換回路。

Claims

【特許請求の範囲】

（１）荷重、圧力、変位、加速度、トルク、ひずみ、温
度等の物理量を電気量に変換する物理量−電気量変換器
を用いて上記物理量を測定する物理量測定器において、
上記物理量−電気量変換器に直接または間接的に付され
た当該物理量−電気量変換器固有の較正値を含んだ個体
情報を光学的に読取る個体情報読取り手段と、上記較正
値に対応した係数を上記物理量−電気量変換器の出力信
号に乗するための係数付加手段と、この係数付加手段に
よって得られたアナログ信号をデジタル信号に変換する
アナログ／デジタル変換手段と、上記個体情報読取り手
段によって得られた個体情報を解読し、この個体情報に
含まれている較正値に対応する係数を乗するように上記
係数付加手段を制御する制御手段と、この制御手段から
転送されるデータを表示する表示手段とから構成されて
いることを特徴とする物理量測定器における較正装置。
（２）個体情報は、物理量−電気量変換器の種別、較正
値、および定格容量の３つの情報が所定のコード規則に
従って変換されたバーコードより成る特許請求の範囲第
１項記載の物理量測定器における較正装置。
（３）個体情報読取り手段は、バーコードタグに表示さ
れた上記バーコードを読取る光学式バーコードリーダと
、このバーコードリーダから得られたバーコードキャラ
クタを上記コード規則に従って逆変換するデコーダから
成る特許請求の範囲第１項記載の物理量測定器における
較正装置。
（４）係数付加手段は、デジタル信号によってその利得
が制御される可変利得増幅器より成る特許請求の範囲第
１項記載の物理量測定器における較正装置。
（５）制御手段は、中央演算装置、記憶装置、入出力装
置、８ビットのデータバス、１６ビットのアドレスバス
、および複数の状態信号線より成る特許請求の範囲第１
項記載の物理量測定器における較正装置。