JPS63284892A - フラットパッケ−ジ型電子部品の実装方法 - Google Patents
フラットパッケ−ジ型電子部品の実装方法Info
- Publication number
- JPS63284892A JPS63284892A JP11881787A JP11881787A JPS63284892A JP S63284892 A JPS63284892 A JP S63284892A JP 11881787 A JP11881787 A JP 11881787A JP 11881787 A JP11881787 A JP 11881787A JP S63284892 A JPS63284892 A JP S63284892A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- solder
- lsi
- terminals
- solder paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 229910000679 solder Inorganic materials 0.000 claims abstract description 32
- 238000005476 soldering Methods 0.000 claims abstract description 25
- 238000002844 melting Methods 0.000 abstract description 4
- 230000008018 melting Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract 2
- 230000002950 deficient Effects 0.000 abstract 1
- 238000003466 welding Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007664 blowing Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、フラットパッケージ型ＬＳＩなどの多端子電
子部品の各端子を、該各端子に対応するように印刷配線
基板上に規則的に配置した複数個のランドのそれぞれに
リフロー半田付けする方法に関するものである。
子部品の各端子を、該各端子に対応するように印刷配線
基板上に規則的に配置した複数個のランドのそれぞれに
リフロー半田付けする方法に関するものである。
従来、フラットパッケージ型多端子ＬＳＩなどの半田付
けは、第２図に示すように該ＬＳ１１の各端子２を、該
各端子２に対応するように印刷配線基板３上に規則的に
配置した複数個のランド４上に、予かじめ印刷法により
供給された半田ペースト５をリフローすることにより半
田付けされる。
けは、第２図に示すように該ＬＳ１１の各端子２を、該
各端子２に対応するように印刷配線基板３上に規則的に
配置した複数個のランド４上に、予かじめ印刷法により
供給された半田ペースト５をリフローすることにより半
田付けされる。
上記リフロー半田付は方法に関しては、（１）文献＠電
子材料、１９８６．９月号１のＰ、５７〜６２に記載の
“フラットパッケージＩＣ用はんだ付は装置“、（ｉＱ
株式会社、工業調査会より１９Ｊ３６゜６．１に発行さ
れた文献”最新サーフェイス・マウント・テクノロジ１
０Ｐ、 ２８５〜２９６１Ｃレーザ、ペーパリフロー、
赤外線加熱、熱風加熱などの原理、方法、４Ｉ徴などが
紹介されている。
子材料、１９８６．９月号１のＰ、５７〜６２に記載の
“フラットパッケージＩＣ用はんだ付は装置“、（ｉＱ
株式会社、工業調査会より１９Ｊ３６゜６．１に発行さ
れた文献”最新サーフェイス・マウント・テクノロジ１
０Ｐ、 ２８５〜２９６１Ｃレーザ、ペーパリフロー、
赤外線加熱、熱風加熱などの原理、方法、４Ｉ徴などが
紹介されている。
近年、ますます高密度化する多端子ＬＳＩでは、端子の
ピッチＱ、６５■のものが実用化されており、又印刷配
線基板のランド間隔は、ａ、２５〜ｃＬ５−のように微
細に設定されている。特にフラットパッケージ型ＬＳ１
１の各端子２の半田付は部２ａは、平行でなく０〜１０
度の角度を有するように設げられている。
ピッチＱ、６５■のものが実用化されており、又印刷配
線基板のランド間隔は、ａ、２５〜ｃＬ５−のように微
細に設定されている。特にフラットパッケージ型ＬＳ１
１の各端子２の半田付は部２ａは、平行でなく０〜１０
度の角度を有するように設げられている。
上記従来例では、第３図に示すように半田短絡６及び半
田過小部７が発生する恐れがあった。その発生を防ぐに
は、半田ペースト量を各端子２に均一に供給し、かつリ
フロー半田付は時に端子の角度を均一にするために、加
圧することが好適な手段である。
田過小部７が発生する恐れがあった。その発生を防ぐに
は、半田ペースト量を各端子２に均一に供給し、かつリ
フロー半田付は時に端子の角度を均一にするために、加
圧することが好適な手段である。
上記半田ペースト量を各端子２に均一に供給するために
は、半田ペースト５のパターンを、ランド４に相対応さ
せると共に、独立して形成する場合（図示せず）と、第
２図に示すように多端子ＬＳ１１の周辺より一方向に導
出された複数個の端子２にそれぞれ相対応するランド４
を一括してα５〜（Ｌ７■で帯状に被覆する場合とがあ
るが。
は、半田ペースト５のパターンを、ランド４に相対応さ
せると共に、独立して形成する場合（図示せず）と、第
２図に示すように多端子ＬＳ１１の周辺より一方向に導
出された複数個の端子２にそれぞれ相対応するランド４
を一括してα５〜（Ｌ７■で帯状に被覆する場合とがあ
るが。
半田ペースト５の印刷作業性及びペースト量の均一化の
ためには、後者の帯状の方が得策である。
ためには、後者の帯状の方が得策である。
又、リフロー半田付けの際、熱風加熱法では、加圧は容
易であるが、端子の角度のバラツキを少くし、かつ半田
短絡を防止することに関しては認識されていないという
問題があった。
易であるが、端子の角度のバラツキを少くし、かつ半田
短絡を防止することに関しては認識されていないという
問題があった。
本発明は５多端子ＬＳＩの各端子を印刷配線基板上の各
ランドに、熱風でリフロー半田付けする場合、各端子間
の半田短絡を減少させ、良好な半田付けを行うことがで
きるフラットパッケージ型電子部品の実装方法を提供す
ることを目的とする。
ランドに、熱風でリフロー半田付けする場合、各端子間
の半田短絡を減少させ、良好な半田付けを行うことがで
きるフラットパッケージ型電子部品の実装方法を提供す
ることを目的とする。
上記問題点は、印刷配線基板に設けたランド面に供給さ
れた半田ペースト上に搭載した多端子ＬＳＩを、一定加
圧しながら熱風により半田ペーストを溶融させると共に
、該半田ペーストの溶融中、前記多端子ＬＳＩへの加圧
力を軽減することにより解決される。
れた半田ペースト上に搭載した多端子ＬＳＩを、一定加
圧しながら熱風により半田ペーストを溶融させると共に
、該半田ペーストの溶融中、前記多端子ＬＳＩへの加圧
力を軽減することにより解決される。
ＭＫによって溶融された半田ペーストは％ＬＳＩの端子
と印刷配線基板上のランドとの間及び該端子周辺に介在
する。しかし、該端子に対する加圧力を軽減すれば、端
子とランドとの間にすき間が形成されるから、各端子間
にて短絡する余分の半田を吸収することが可能となる。
と印刷配線基板上のランドとの間及び該端子周辺に介在
する。しかし、該端子に対する加圧力を軽減すれば、端
子とランドとの間にすき間が形成されるから、各端子間
にて短絡する余分の半田を吸収することが可能となる。
以下、本発明の一実施例を図面について説明する。第１
図は本実施例に係わるリフロー半田付は法を示す模式図
である。
図は本実施例に係わるリフロー半田付は法を示す模式図
である。
第１図において、１は多端子ＬＳＩで、その局面には多
数の端子２が適宜間隔を保って取付けられている。３は
印刷配線基板で、その表面上にはランド４が前記端子２
と対向するように規則的に配設され、かつ該ランド４上
には半田ペースト５が施されている。８は熱風吹出口９
と加圧ビン１０を備えるノズルである。
数の端子２が適宜間隔を保って取付けられている。３は
印刷配線基板で、その表面上にはランド４が前記端子２
と対向するように規則的に配設され、かつ該ランド４上
には半田ペースト５が施されている。８は熱風吹出口９
と加圧ビン１０を備えるノズルである。
次にノズル８を介して印刷配線基板３に多端子ＬＳ１１
を実装する過程について詳述する。
を実装する過程について詳述する。
まず、多端子ＬＳ１１の各端子２０半田付は部２ａを印
刷配線基板５の各ランド４上にそれぞれ搭載し、ついで
゛、ノズル８を下降させて加圧ビン１０により多端子Ｌ
Ｓ１１を加圧する。その後、ノズル８に内蔵されたヒー
タ（図示せず）を経て熱風吹出口９から熱風１１を吹出
し、該熱風１１により端子半田付は部２ａを加熱して半
田ペースト５を溶融させる。
刷配線基板５の各ランド４上にそれぞれ搭載し、ついで
゛、ノズル８を下降させて加圧ビン１０により多端子Ｌ
Ｓ１１を加圧する。その後、ノズル８に内蔵されたヒー
タ（図示せず）を経て熱風吹出口９から熱風１１を吹出
し、該熱風１１により端子半田付は部２ａを加熱して半
田ペースト５を溶融させる。
この半田ペースト溶融状態において、半田過少部が発生
しない範囲内で、ノズル８全体を１１１１１ｍ位上昇さ
せて加圧力を軽減させる。このため、隣接する端子２．
２間で短絡している半田は、端子半田付は部２ａとラン
ド４との間に導入されるから、端子間の半田短絡を防止
することができる。
しない範囲内で、ノズル８全体を１１１１１ｍ位上昇さ
せて加圧力を軽減させる。このため、隣接する端子２．
２間で短絡している半田は、端子半田付は部２ａとラン
ド４との間に導入されるから、端子間の半田短絡を防止
することができる。
その後、熱風１１の供給を停止し、端子半田付は部２１
の溶融半田を冷却・固化させると共に、全部の端子２に
所定ノズル（図示せず）から冷却用エア又は不活性ガス
を、所定時間だけ同時に吹き付けることによりリフロー
半田付けを終了する。
の溶融半田を冷却・固化させると共に、全部の端子２に
所定ノズル（図示せず）から冷却用エア又は不活性ガス
を、所定時間だけ同時に吹き付けることによりリフロー
半田付けを終了する。
この場合、冷却前に、再度ノズルを下降させて多端子Ｌ
ＳＩを加圧してもよい。
ＳＩを加圧してもよい。
以上説明したように、本発明によれば、印刷配線基板上
に形成した各ランドに多端子ＬＳＩの各端子を、熱風に
よりリフロー半田付けする際、該ランド上の半田ペース
トを溶融させた後、多端子ＬＳＩの加圧力を軽減するよ
うにしたので、端子間の半田短絡を防止することができ
る。したがって、短絡修正作業を廃止し、半田付は作業
の能率を向上させることが可能である。
に形成した各ランドに多端子ＬＳＩの各端子を、熱風に
よりリフロー半田付けする際、該ランド上の半田ペース
トを溶融させた後、多端子ＬＳＩの加圧力を軽減するよ
うにしたので、端子間の半田短絡を防止することができ
る。したがって、短絡修正作業を廃止し、半田付は作業
の能率を向上させることが可能である。
第１図は本発明の一実施例である印刷配線基板に多端子
ＬＳＩをり７０−半田付けする模式囚、第２図は従来の
りフロー半田付は作業の説明図、第６図は第２図に示す
作業により半田付けした状態を示す正面図である。 符号の説明 １・・・・・・多端子電子部品、２・・・・・・端子、
３・・・・・・印刷配線基板、４・・・・・・ランド、
５・・・・・・半田ペースト、１０・・・・・・加圧ビ
ン、１１・・・・・・熱風。 １へ２ 図
３ 印浄１１ 泊乙１ＦＮ、、！オ友箋５図
ＬＳＩをり７０−半田付けする模式囚、第２図は従来の
りフロー半田付は作業の説明図、第６図は第２図に示す
作業により半田付けした状態を示す正面図である。 符号の説明 １・・・・・・多端子電子部品、２・・・・・・端子、
３・・・・・・印刷配線基板、４・・・・・・ランド、
５・・・・・・半田ペースト、１０・・・・・・加圧ビ
ン、１１・・・・・・熱風。 １へ２ 図
３ 印浄１１ 泊乙１ＦＮ、、！オ友箋５図
Claims (1)
- １、フラットパッケージ型ＬＳＩなどの多端子電子部品
の各端子を、該各端子に対向するように印刷配線基板上
に規則的に配置した複数個のランドの、それぞれにリフ
ロー半田付けする際、前記電子部品を一定加圧しながら
熱風により半田ペーストを溶融させると共に、該半田ペ
ーストの溶融中、前記電子部品への加圧力を軽減したこ
とを特徴とするフラットパッケージ型電子部品の実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11881787A JPS63284892A (ja) | 1987-05-18 | 1987-05-18 | フラットパッケ−ジ型電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11881787A JPS63284892A (ja) | 1987-05-18 | 1987-05-18 | フラットパッケ−ジ型電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63284892A true JPS63284892A (ja) | 1988-11-22 |
Family
ID=14745873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11881787A Pending JPS63284892A (ja) | 1987-05-18 | 1987-05-18 | フラットパッケ−ジ型電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63284892A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4135782A1 (de) * | 1990-11-16 | 1992-05-21 | Mitsubishi Electric Corp | Vorrichtung zur ausbildung einer haftverbindung |
| KR100349895B1 (ko) * | 1994-08-29 | 2002-12-11 | 삼성에스디아이 주식회사 | 필름타입전자부품의납땜방법및그장치 |
| CN110572956A (zh) * | 2019-08-08 | 2019-12-13 | 武汉光迅科技股份有限公司 | 一种可调吹焊保护装置 |
-
1987
- 1987-05-18 JP JP11881787A patent/JPS63284892A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4135782A1 (de) * | 1990-11-16 | 1992-05-21 | Mitsubishi Electric Corp | Vorrichtung zur ausbildung einer haftverbindung |
| US5302801A (en) * | 1990-11-16 | 1994-04-12 | Mitsubishi Denki Kabushiki Kaisha | Laser bonding apparatus |
| KR100349895B1 (ko) * | 1994-08-29 | 2002-12-11 | 삼성에스디아이 주식회사 | 필름타입전자부품의납땜방법및그장치 |
| CN110572956A (zh) * | 2019-08-08 | 2019-12-13 | 武汉光迅科技股份有限公司 | 一种可调吹焊保护装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108337821B (zh) | 一种电路板的焊接方法 | |
| JP3054056B2 (ja) | はんだ付け方法 | |
| JPH03201589A (ja) | 片面プリント基板に２種類の部品を半田付けする方法 | |
| JPH07307563A (ja) | ハンダ付け装置 | |
| JPS63284892A (ja) | フラットパッケ−ジ型電子部品の実装方法 | |
| KR20000060319A (ko) | 회로 기판 및 회로 기판의 솔더링 방법 | |
| JP2003078242A (ja) | プリント基板の部分はんだ付け方法 | |
| JPH07131139A (ja) | 電子部品用配線基板 | |
| JPS63296391A (ja) | 印刷配線基板への部品取付方法 | |
| US6116494A (en) | Method for re-attachment of a SMT component using a heated air jet | |
| JP3150068B2 (ja) | プリント配線板の製造方法 | |
| JP3997614B2 (ja) | 実装ハンダ付け方法 | |
| JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
| JPH07170061A (ja) | 電気部品の実装方法 | |
| JP2644248B2 (ja) | 面実装型電子部品の半田付け方法 | |
| JP2661549B2 (ja) | 電子部品の実装方法 | |
| JPH0443697A (ja) | ハンダ付け方法 | |
| JPS6181697A (ja) | プリント基板のはんだ付け方法 | |
| JPH05327202A (ja) | はんだバンプの形成方法 | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| JPH08236921A (ja) | 電子部品の半田付け方法 | |
| JPS62203669A (ja) | チップ部品を搭載するプリント基板用リフロー装置 | |
| CN107864567A (zh) | 一种bga返修方法、装置、系统 | |
| JPH05102651A (ja) | 回路素子の表面実装方法 | |
| JPS62247551A (ja) | プラスチツクリ−ド付チツプキヤリア部品の取付方法 |