JPS63276162A - Processor start system for multiprocessor system - Google Patents
Processor start system for multiprocessor systemInfo
- Publication number
- JPS63276162A JPS63276162A JP62112819A JP11281987A JPS63276162A JP S63276162 A JPS63276162 A JP S63276162A JP 62112819 A JP62112819 A JP 62112819A JP 11281987 A JP11281987 A JP 11281987A JP S63276162 A JPS63276162 A JP S63276162A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- program
- programs
- system control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は複数のプロセッサを用いて構成される所謂マル
チプロセッサシステムにおけるプロセッサ起動方式に関
するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a processor startup method in a so-called multiprocessor system configured using a plurality of processors.
第３図は例えば特開昭６０−１５３５５９号に示された
マルチプロセッサシステムを表し、システムバス３に複
数のプロセッサ２１．２２・・・２ト・・２ｎと、この
システム全体の制御を司どるシステム制御プロセッサ１
０とが接続されている。FIG. 3 shows, for example, a multiprocessor system shown in Japanese Patent Application Laid-Open No. 60-153559, in which a system bus 3 includes a plurality of processors 21, 22...2,...2n, which control the entire system. System control processor 1
0 is connected.
このシステムにおいて例えば故障状態にあったプロセッ
サ２ｎが故障から回復してシステムに復帰させる場合の
動作について説明する
まず、システム制御プロセッサ１ｑはプロセッサ２ｎの
ステータステーブル２ｎ１（第４図）によってＲＵＮＩ
起動指令を発する。ステータステーブル１２はシステム
制御プロセッサｌＯのｔ斤示により診断、試験処理とデ
ータ処理とを各別に実行させる際のものであり、これを
受けたプロセッサ２ｎは第５図に示すプログラム属性テ
ーブル２ｎ２を参照し、実行ポインタを探索して診断、
試験処理とデータ処理に伴う初期化等の機能を有するプ
ログラムＡを実行する。In this system, for example, the operation when the processor 2n in a failure state recovers from the failure and returns to the system will be explained. First, the system control processor 1q uses the status table 2n1 (FIG. 4) of the processor 2n to
Issue a start command. The status table 12 is used when diagnosis, test processing, and data processing are executed separately according to the instructions from the system control processor IO, and the processor 2n that receives this information refers to the program attribute table 2n2 shown in FIG. and explore the execution pointer to diagnose,
A program A having functions such as initialization associated with test processing and data processing is executed.
次にシステム制御プロセッサＩＯがプロセッサ２ｎのス
テータステーブル２ｎｌに対してＲＵＮ２起動指令を与
えるとプロセッサ２ｎはプログラム属性テーブル２ｎ２
を参照して実行ポイントが立っている演算実行等のアプ
リケーションプログラムＢを選択し、これを実行する。Next, when the system control processor IO gives a RUN2 start command to the status table 2nl of the processor 2n, the processor 2n
, select the application program B for executing calculations, etc. with the execution point set, and execute it.
これによってプロセッサ２ｎがシステムに参入すること
になる。This causes processor 2n to enter the system.
〔発明が解決しようとする問題点〕
従来のマルチプロセッサシステムにおけるプロセッサ２
ｎ等の起動は上述のようにして行われていたので、各プ
ロセッサはそれらにロードされているプログラムの属性
を制御する必要があり、このために各プロセッサの実行
効率が低下し、また、いずれかのプロセッサのプログラ
ムを他のプロセッサのプログラムの実行と同期をとって
実行することが不可能であるという問題があった。[Problem to be solved by the invention] Processor 2 in a conventional multiprocessor system
n etc. were started as described above, each processor had to control the attributes of the programs loaded on them, which reduced the execution efficiency of each processor and also caused There has been a problem in that it is impossible to execute programs on one processor in synchronization with the execution of programs on other processors.
本発明は上述の如き問題点を解決するためになされたも
のであり、各プロセッサからプログラム属性テーブルの
制御の負担を解放して各プロセッサの実行効率を高める
と共に、他のプロセッサと同期をとりながらプログラム
の実行ができるマルチプロセッサシステムのプロセッサ
起動方式を提供することを目的とする。The present invention has been made to solve the above-mentioned problems, and it relieves each processor of the burden of controlling the program attribute table, improves the execution efficiency of each processor, and synchronizes with other processors. The purpose of this invention is to provide a processor startup method for a multiprocessor system that can execute programs.
本発明方式ではシステム制御プロセッサは、各プロセッ
サにロードされているプログラムの起動及びその実行完
了の応答を管理し、また実行させるべきプログラムの順
序を記憶しておき、その順序に従って上記プログラムの
起動を命令する。In the method of the present invention, the system control processor manages the activation of programs loaded in each processor and the response to the completion of their execution, and also stores the order of programs to be executed, and activates the programs in accordance with the order. Command.
一方、他のプロセッサはシステム制御プロセッサからの
起動命令を受けて該当プログラムを実行し、その実行完
了の応答をシステム制御プロセッサへ返す制御を行う。On the other hand, the other processors receive the activation command from the system control processor, execute the corresponding program, and perform control to return a response indicating completion of the execution to the system control processor.
システム制御プロセッサがいずれか−又は複数のプロセ
ッサに対してプログラムの起動を命令する。命令を受け
たプロセッサはそのプログラムを実行し、実行完了に伴
いそれをシステム制御プロセッサへ報する。システム制
御プロセッサはこれを受けて次に実行させるべきプログ
ラムの起動命令をを発する。A system control processor instructs one or more processors to start a program. The processor that receives the instruction executes the program and reports it to the system control processor upon completion of execution. In response to this, the system control processor issues a start command for the next program to be executed.
（実施例〕
以下本発明をその実施例を示す図面に基づいて詳述する
。第１図は本発明方式を実施するための装置のブロック
図、第２図は起動の手順を示すフローチャートである。(Embodiments) The present invention will be described in detail below based on drawings showing embodiments thereof. Fig. 1 is a block diagram of an apparatus for implementing the method of the present invention, and Fig. 2 is a flowchart showing a startup procedure. .
システムバス３にはシステム制御プロセッサ１０及びプ
ロセッサ２１，２２．２３・・・２１・・・２ｎが接続
されている。プロセッサ２１．２２．２３・・・２１・
・・２ｎはプロセッサ個々の処理を行うのに対しシステ
ム制御プロセッサ１０はシステム全体の制御を行い、他
のプロセッサ２１．２２・・・に対してプログラムの起
動を命令するためのプログラム起動制御部１１と、他の
プロセッサ２１．２２・・・が後述するように応答して
くる実行完了信号を受けるプログラム実行完了応答制御
部１２と、プログラムの実行順序に関する情報を記憶さ
せであるプログラムテーブル１３とを有している。A system control processor 10 and processors 21, 22, 23, . . . 21 , . . . 2n are connected to the system bus 3. Processor 21.22.23...21.
...2n performs processing for each processor, whereas the system control processor 10 controls the entire system, and is a program startup control unit 11 for instructing other processors 21, 22, etc. to start programs. , a program execution completion response control unit 12 that receives execution completion signals from other processors 21, 22, etc. as described later, and a program table 13 that stores information regarding the order of program execution. have.
一方、他のプロセッサ２１．２２．２３・・・２１・・
・２ｎにはシステム制御プロセッサ１０が発するプログ
ラム起動命令を受けるプログラム起動命令受付部６１，
６２．６３・・・６１・・・６ｎと、プログラムの実行
を完了したときにこれをシステム制御プロセッサへ報じ
るプログラム実行完了応答出力部？１．７２．７３・・
・７１・・・７ｎとを夫々に具備し、また各プロセッサ
２１，２２．２３・・・２１・・・２ｎが実行すべきプ
ログラムを記憶しておくメモリ８１゜８２．８３・・・
８１・・・８ｎを有している。この例ではメモリ８１．
８２，８ｉ（７）夫々ニブログラムｃ、 Ｄ、 Ｅが、
またメモリ８ｎにプログラムＦ、 Ｇが夫々記憶されて
いる。Meanwhile, other processors 21.22.23...21...
- 2n includes a program startup command reception unit 61 that receives a program startup command issued by the system control processor 10;
62.63...61...6n, a program execution completion response output unit that reports this to the system control processor when the program execution is completed? 1.72.73...
- Memories 81, 82, 83, . . . 71, .
81...8n. In this example, memory 81.
82, 8i (7) Nibrograms c, D, E, respectively,
Furthermore, programs F and G are stored in the memory 8n, respectively.
次に本発明方式をプロセッサ２１がシステムバス３に接
続されてこれが起動される場合を例にとって説明する。Next, the method of the present invention will be explained by taking as an example the case where the processor 21 is connected to the system bus 3 and is activated.
システム制御プロセッサ１０はプログラム起動制御部１
１に対してプロセッサ２ｎへのプログラム起動命令及び
実行すべきプログラムＦ（例えばイニシャル処理機能を
有するプログラム）をセットし、これを出力させる。そ
うするとプロセッサ２ｎはプログラム起動命令受付部６
ｎにてこれを受け、同プログラムＦを実行する。The system control processor 10 is a program startup control unit 1
1, a program start command to the processor 2n and a program F to be executed (for example, a program having an initial processing function) are set and output. Then, the processor 2n receives the program start command receiving unit 6.
Upon receiving this, program F is executed.
次にこのプログラムＦの実行を完了するとプログラム実
行完了応答出力部７ｎに応答完了の信号をセントし、こ
れを出力させる。Next, when the execution of this program F is completed, a response completion signal is sent to the program execution completion response output section 7n, and the signal is output.
システム制御プロセッサ１０はこれをプログラム実行完
了応答制御部１２でうける。そしてプログラムテーブル
１３を参照して次に実行すべきプログラムをＣ，Ｄ、Ｅ
と決定する。これは例えばプログラムＦを実行したプロ
セッサ２ｎが演算処理を行うためのプログラムＧを実行
するために、そのデータのセットを行うためのプログラ
ムＣ，Ｄ、 Ｈの実行完了を要する場合に相当する。The system control processor 10 receives this in the program execution completion response control section 12. Then, referring to the program table 13, the programs to be executed next are C, D, and E.
I decide. This corresponds to, for example, a case where the processor 2n that has executed program F needs to complete the execution of programs C, D, and H for setting data in order to execute program G for performing arithmetic processing.
システム制御プログラム１０はプログラムＣ，Ｄ。The system control program 10 includes programs C and D.
Ｅをプロセッサ２１．２２，２ｉに実行させるべ（プロ
グラム駆動制御部１１に対して起動命令をセントする。E should be executed by the processors 21, 22, 2i (a startup command is sent to the program drive control unit 11).
そしてプロセンサ２１．２２．２ｉに前同様にしてこれ
を実行させ、全プロセッサから実行完了の応答があった
ところで次にプロセッサ２ｎに対してプログラムＧを実
行させるべき制御を行う、プログラム２ｎはこのように
してプログラムＧを実行し、システムに参入することに
なる。Then, the processor 21, 22, 2i executes this in the same manner as before, and when all the processors receive a response that the execution is completed, the next step is to control the processor 2n to execute the program G. The program 2n is as follows. Then, program G will be executed and the system will be entered.
なお、前述の実施例では専用のシステム制御プロセッサ
１０を設けたが個々の処理を行うプロセッサの一つにシ
ステム制御プロセッサとしての機能を有せしめてもよい
。In the above-described embodiment, a dedicated system control processor 10 is provided, but one of the processors that perform individual processing may have the function of a system control processor.
また上述の実施例では各プログラムが異るプロセッサに
ロードされているとしたが、一つのプロセッサにロード
されていてもよく、あるプログラムがロードされている
プロセッサと、それを実行させるプロセッサとが異って
いてもよい。Furthermore, in the above embodiment, each program is loaded on different processors, but they may be loaded on a single processor, and the processor on which a certain program is loaded and the processor that executes it may be different. You may
以上の如き本発明方式による場合は各プロセッサは夫々
にロードされているプログラムの属性を管理する必要が
なくその実行効率が向上する。また他のプロセッサにロ
ードされたプログラムの実行を待って自らにロードされ
たプログラムの実行を開始でき、プロセッサ相互間で同
期をとってプログラムを実行することができる等の効果
が得ら−れる。According to the method of the present invention as described above, each processor does not have to manage the attributes of the programs loaded on each processor, thereby improving the execution efficiency. Further, it is possible to wait for the execution of programs loaded on other processors before starting the execution of programs loaded on the processor itself, and effects such as being able to execute programs in synchronization between the processors can be obtained.
第１図は本発明方式を実施するための装置のブロック図
、第２図はその処理手順を示すフローチャート、第３図
は従来のマルチプロセッサシステムの４８ 略ブロック
図、第４図、第５図はそのステータステーブルである。
ｌＯ・・・システム制御プロセッサ
１１・・・プログラム起動制御部
１２・・・プログラム実行完了応答制御部１３・・・プ
ログラムテーブル
２１ 、２２．２３・・２１・・２ｎ・・・プロセッサ
６１．６２．６３・・６１・・６ｎ・・・プログラム起
動命令受付部
？１．７２．７３・・７１・・７ｎ・・・プログラム実
行完了応答出力部
８１．８２．８３・ ・８ト ・８ｎ・・・メモリなお
、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a block diagram of a device for implementing the method of the present invention, FIG. 2 is a flowchart showing its processing procedure, FIG. 3 is a schematic block diagram of a conventional multiprocessor system, and FIGS. 4 and 5. is its status table. lO...System control processor 11...Program start control unit 12...Program execution completion response control unit 13...Program table 21, 22.23...21...2n...Processor 61.62. 63...61...6n...Program startup command reception unit? 1.72.73...71...7n...Program execution completion response output unit 81.82.83...8t -8n...Memory In the figures, the same reference numerals indicate the same or equivalent parts. .
Claims (1)
かのプロセッサがシステム制御プロセッサとしてその全
体の制御を司るマルチプロセッサシステムにおいて、 前記システム制御プロセッサに、他のプロ セッサに対してプログラムの起動を命令する手段、他の
プロセッサからプログラムの実行完了信号を受ける手段
及び各プロセッサに実行させるべきプログラムの順序に
関するデータを記憶させておく手段を設け、 また、前記他のプロセッサに、システム制 御プロセッサからプログラムの起動を命令する信号を受
ける手段及びシステム制御プロセッサへプログラムの実
行完了信号を発する手段を設け、 システム制御プロセッサは他のプロセッサ に対してプログラムの起動を命令し、これに対して前記
他のプロセッサから実行完了信号を受けた後、前記順序
を参照して他のプロセッサにプログラムの起動命令を発
することを特徴とするマルチプロセッサシステムのプロ
セッサ起動方式。[Scope of Claims] 1. In a multiprocessor system composed of a plurality of processors, one of which is in charge of overall control as a system control processor, the system control processor is provided with programs for other processors. means for instructing the start-up of a program, means for receiving a program execution completion signal from another processor, and means for storing data regarding the order of programs to be executed by each processor; Means for receiving a signal instructing the start of a program from the processor and means for issuing a program execution completion signal to the system control processor are provided, and the system control processor instructs other processors to start the program, and in response, A processor startup method for a multiprocessor system, characterized in that after receiving an execution completion signal from another processor, a program startup command is issued to the other processors with reference to the order.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62112819A JPS63276162A (en) | 1987-05-07 | 1987-05-07 | Processor start system for multiprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62112819A JPS63276162A (en) | 1987-05-07 | 1987-05-07 | Processor start system for multiprocessor system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63276162A true JPS63276162A (en) | 1988-11-14 |
Family
ID=14596327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62112819A Pending JPS63276162A (en) | 1987-05-07 | 1987-05-07 | Processor start system for multiprocessor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63276162A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448546A3 (en) * | 1990-03-23 | 1993-04-21 | Voest-Alpine Automotive Gesellschaft M.B.H. | Multicomputer system |
-
1987
- 1987-05-07 JP JP62112819A patent/JPS63276162A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448546A3 (en) * | 1990-03-23 | 1993-04-21 | Voest-Alpine Automotive Gesellschaft M.B.H. | Multicomputer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6031648A (en) | Controlling method of multitask | |
| JPH0457003B2 (en) | ||
| JPS63276162A (en) | Processor start system for multiprocessor system | |
| JPH0520283A (en) | Parallel data processor | |
| JPH06325007A (en) | Multiprocessor system starting system | |
| JPS6020771B2 (en) | Micro diagnosis method | |
| JPH0520786B2 (en) | ||
| JPH0773278B2 (en) | Multiprocessor system | |
| JPH0652482B2 (en) | Sequence controller | |
| JPS62257542A (en) | Diagnostic method for computer system | |
| JP2516917B2 (en) | Facsimile device modem control method | |
| JPH0934516A (en) | Programmable controller for sequence control | |
| JPS6385953A (en) | Input/output controller | |
| JPS62296236A (en) | Interruption processor for microprocessor | |
| JPS62231371A (en) | Control system for start-up/stop of multiprocessor | |
| JPH02730B2 (en) | ||
| JPH0337719A (en) | System for expanding master file on main storage device | |
| JPH01191235A (en) | Diagnosing method for plural processor component | |
| JPH02259842A (en) | System for testing tight-coupling multiprocessor system | |
| JPH04278616A (en) | Initialization system for data input/output device | |
| JPH03164965A (en) | Starting system of microprocessor | |
| JPS62204321A (en) | Program restart system | |
| JPS6214869B2 (en) | ||
| JPH02252049A (en) | Initializing control system for electronic computer constituted of multiprocessor | |
| JPH01152562A (en) | Complex system rising time shortening system in automatic operating program |