JPS63249823A - Element for active matrix for display device - Google Patents

Element for active matrix for display device

Info

Publication number
JPS63249823A
JPS63249823A JP62083015A JP8301587A JPS63249823A JP S63249823 A JPS63249823 A JP S63249823A JP 62083015 A JP62083015 A JP 62083015A JP 8301587 A JP8301587 A JP 8301587A JP S63249823 A JPS63249823 A JP S63249823A
Authority
JP
Japan
Prior art keywords
layer
layers
electrode layer
active matrix
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62083015A
Other languages
Japanese (ja)
Inventor
Hiroshi Menjo
校條 浩
Takuo Sato
佐藤 拓生
Hiroshi Kobayashi
浩志 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP62083015A priority Critical patent/JPS63249823A/en
Priority to US07/096,520 priority patent/US4907040A/en
Priority to EP87113535A priority patent/EP0260673A3/en
Publication of JPS63249823A publication Critical patent/JPS63249823A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent exfoliation and disconnection of respective layers by forming scanning electrode layers and lead layers for picture element electrodes directly on a substrate, laminating semiconductor layers on the scanning electrode layers and the lead layers for the picture element electrodes and laminating 2nd electrode layers integrally on these semiconductor layers. CONSTITUTION:The band-shaped scanning electrode layers 11 are formed on the lower substrate 42 and the lead layers 12 for the picture element electrodes are formed in the position spaced from the scanning electrode layers 11. The lead layers 12 are formed integrally with the picture element electrode layers 44. The semiconductor layers 21 are integrally laminated and provided on the electrode layers 11 and the lead layers 12 so as to extend to cover the entire part in the transverse direction of these electrode layers 11 and the lead layers 12. The 2nd electrode layers 30 are further laminated and provided on the semiconductor layers 21. The element for active matrix for a display device having the flat form with decreased ruggedness and having high symmetry is thereby obtd.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶、エレクトロルミネセンス(EL)、エ
レクトロクロミズム(E C)等の表示要素からなるマ
トリクス型表示装置において、当該表示要素を駆動する
ために用いられる表示装置用アクティブマトリクス用素
子に関するものである。
Detailed Description of the Invention [Industrial Application Field] The present invention relates to a matrix type display device consisting of display elements such as liquid crystal, electroluminescence (EL), electrochromism (EC), etc., in which the display elements are driven. The present invention relates to an active matrix element for a display device used for.

〔発明の背景〕[Background of the invention]

液晶、EL、EC等の表示要素からなるマトリクス型表
示装置においては、解像度が高く精細な画像を得るため
には、高密度のマトリクス構成が必要とされる。このよ
うな要請に応える技術として、近年においては、各表示
素子をスイッチング素子によって直接的に駆動する、い
わゆるアクティブマトリクス表示が注目されている。
BACKGROUND ART In a matrix type display device composed of display elements such as liquid crystal, EL, and EC, a high-density matrix configuration is required in order to obtain a high-resolution and fine image. In recent years, so-called active matrix display, in which each display element is directly driven by a switching element, has been attracting attention as a technology to meet such demands.

斯かるスイッチング素子としては、従来、薄膜トランジ
スタ等の3端子素子、あるいは薄膜ダイオード、バリス
タ、MIM(金属層と絶縁体層と金属層との積層体)等
の2端子素子を用いることが提案されている。
As such a switching element, it has been proposed to use a three-terminal element such as a thin film transistor, or a two-terminal element such as a thin film diode, a varistor, or an MIM (a laminate of a metal layer, an insulator layer, and a metal layer). There is.

しかして、バリスタ、MIM等の素子は、しきい値電圧
(電流が急激に増大するときの電圧)が相当高いため大
きな駆動電圧を必要とし、その結果アクティブマトリク
ス表示のスイッチング素子として用いる場合には、消費
電力が増大する問題点がある。また、薄膜トランジスタ
は、薄膜ダイオードに比して、製造に手間を要する等の
難点がある。
However, elements such as varistors and MIMs require a large drive voltage because they have a considerably high threshold voltage (voltage at which current increases rapidly), and as a result, when used as switching elements in active matrix displays, , there is a problem that power consumption increases. Furthermore, thin film transistors have disadvantages such as requiring more effort to manufacture than thin film diodes.

これに対して、薄膜ダイオードは、■素子の構成が簡易
で微細なマトリクス構造を有する表示装置を高い歩留ま
りで製造することができること、■表示品質が良好なこ
と、等の優れた点を有し、アクティブマトリクス表示に
用いるスイッチング素子として好適である。
On the other hand, thin film diodes have the following advantages: (1) Display devices with a simple element configuration and a fine matrix structure can be manufactured at a high yield, and (2) Good display quality. , is suitable as a switching element used in active matrix display.

薄膜ダイオードをアクティブマトリクス表示におけるス
イッチング素子として用いた例としては、例えば「ジャ
パンディスプレイ’83J (N、5zydlo。
An example of using a thin film diode as a switching element in an active matrix display is "Japan Display '83J (N, 5zydlo).

et al、+ Japan I)isplay ’8
3. Proc、 TDRC,+第416〜4181(
1983) )に記載されているように、ショットキー
ダイオードを直列かつ逆方向に接続(バック・トウ゛・
バック・ダイオード)した例、特開昭59−57273
号公報に記載されているように、PINダイオードある
いはショットキーダイオードを並列かつ逆方向にil′
ft(リングダイオード)した例等が知られている。
et al, + Japan I) isplay '8
3. Proc, TDRC, + No. 416-4181 (
1983), Schottky diodes are connected in series and in opposite directions (back-to-back).
Back diode) example, JP-A-59-57273
As described in the publication, a PIN diode or a Schottky diode is connected in parallel and in the opposite direction to il'.
An example of a ring diode (ft) is known.

斯かる従来のバック・トウ・バック・ダイオードを用い
て構成された液晶セルの一例を第2図に示す、同図にお
いて、81は上基板、82は下基板、83は対向電極層
、84は画素電極層、85および86は配向層、87は
液晶層、88はパッシベーション層、90はバンク・ト
ウ・バンク・ダイオードよりなるアクティブマトリクス
用素子である。このアクティブマトリクス用素子90に
おいて、91はn゛型半導体よりなる導電層、92は半
導体層、93および94はそれぞれショットキーバリア
を形成するための金属層、95は走査電極層、96は画
素電極層と一体的に形成された画素電極用リード層であ
る。
An example of a liquid crystal cell configured using such a conventional back-to-back diode is shown in FIG. 2. In the figure, 81 is an upper substrate, 82 is a lower substrate, 83 is a counter electrode layer, and 84 is a 85 and 86 are alignment layers, 87 is a liquid crystal layer, 88 is a passivation layer, and 90 is an active matrix element consisting of a bank-to-bank diode. In this active matrix element 90, 91 is a conductive layer made of an n-type semiconductor, 92 is a semiconductor layer, 93 and 94 are metal layers for forming a Schottky barrier, 95 is a scanning electrode layer, and 96 is a pixel electrode. This is a lead layer for a pixel electrode formed integrally with the layer.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、上記構成のアクティブマトリクス用素子
90においては、製造工程においてパターニング処理に
必要とされるマスクの数が多く、しかもパッシベーショ
ン層88を形成するという手間を要し、さらには当該パ
ッシベーション層88に走査電極層95および画素電極
用リード層96を形成するための開口部を形成しなけれ
ばならず、結局製造工程数が多くて歩留まりが低下する
問題点がある。またアクティブマトリクス用素子の形態
が凹凸の顕著なものであるため、当該素子を構成する、
各層の剥離あるいは断線等の損傷が生じやすく、この点
からも歩留まりが低下する問題点があり、また液晶セル
を構成する場合において配向角の均一な配向層を形成す
ることが困難となり、その結果配向不良が生ずる問題点
がある。
However, in the active matrix element 90 having the above configuration, a large number of masks are required for patterning processing in the manufacturing process, and it is time-consuming to form the passivation layer 88. Openings must be formed for forming the electrode layer 95 and the pixel electrode lead layer 96, resulting in a problem that the number of manufacturing steps is large and the yield is reduced. In addition, since the active matrix element has a markedly uneven shape, the elements constituting the element,
Damage such as peeling or disconnection of each layer is likely to occur, and this also poses the problem of lower yields.Also, when constructing a liquid crystal cell, it is difficult to form an alignment layer with a uniform alignment angle, and as a result, There is a problem that poor orientation occurs.

また、液晶セルに用いられるバック・トウ・バンク・ダ
イオードにおいては、液晶層の早期劣化を防止する観点
から、接続された一対のダイオードの特性が揃っていて
素子の対称性が高いことが要求される。
In addition, in back-toe bank diodes used in liquid crystal cells, from the perspective of preventing early deterioration of the liquid crystal layer, it is required that the characteristics of the connected pair of diodes be the same and that the element has high symmetry. Ru.

〔発明の目的〕[Purpose of the invention]

本発明は、以上の如き事情に基いてなされたものであっ
て、その目的は、工程数が少なくて高い歩留まりで製造
することができ、しかも凹凸の少ない平坦な形態を有し
、そのうえ対称性が高い表示装置用アクティブマトリク
ス用素子を提供することにある。
The present invention has been made based on the above-mentioned circumstances, and its purpose is to be able to manufacture products with a small number of steps and high yield, to have a flat form with few irregularities, and to have a symmetrical shape. An object of the present invention is to provide an active matrix element for a display device that has a high resistance.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の表示装置用アクティブマトリクス用素子は、直
列かつ逆方向に接続された一対の薄膜ダイオードよりな
る表示装置用アクティブマトリクス用素子であって、前
記一対の薄膜ダイオードが、基板上に互いに離間して形
成された、第1電掻層を構成する走査電極層およびこの
走査電極層と同一幅の画素電極用リード層と、前記走査
電極層および画素電極用リード層の少なくともそれぞれ
の幅方向の全体を覆って伸びるよう積層して形成された
半導体層と、これらの半導体層上に一体的に積層され、
かつ当該半導体層との間においてショットキーバリアが
形成される第2電極層とを有してなることを特徴とする
The active matrix element for a display device of the present invention is an active matrix element for a display device comprising a pair of thin film diodes connected in series and in opposite directions, the pair of thin film diodes being spaced apart from each other on a substrate. A scanning electrode layer constituting the first electro-scratching layer, a pixel electrode lead layer having the same width as the scanning electrode layer, and at least the entirety of each of the scanning electrode layer and the pixel electrode lead layer in the width direction. A semiconductor layer formed by laminating and extending to cover the semiconductor layer, and a semiconductor layer integrally laminated on these semiconductor layers,
and a second electrode layer in which a Schottky barrier is formed between the semiconductor layer and the semiconductor layer.

〔発明の作用効果〕[Function and effect of the invention]

本発明によれば、凹凸の少ない平坦な形態であって、し
かも対称性が優れていて信幀性の高い表示装置用アクテ
ィブマトリクス用素子を高い歩留まりで製造することが
できる。
According to the present invention, an active matrix element for a display device that has a flat shape with few irregularities, excellent symmetry, and high reliability can be manufactured at a high yield.

すなわち、第1電極層を構成する走査電極層と画素電極
用リード層とが同一の幅を有し、そしてこれらに積層さ
れた半導体層および第2電極層が、走査電極層および画
素電極用リード層の少な(ともそれぞれの幅方向の全体
を覆って伸びているため、半導体層と走査電極層との接
触面積と、半導体層と画素電極用リード層との接触面積
とが同等となり、その結果直列かつ逆方向に接続された
一対の薄膜ダイオードの対称性が格段に優れたものとな
り、液晶セルの駆動用スイッチング素子として用いる場
合に、液晶層の早期劣化を防止することができる。
That is, the scanning electrode layer and the pixel electrode lead layer constituting the first electrode layer have the same width, and the semiconductor layer and the second electrode layer laminated thereon have the same width as the scanning electrode layer and the pixel electrode lead layer. Since the number of layers is small (both extend to cover the entire width direction of each layer), the contact area between the semiconductor layer and the scanning electrode layer is equal to the contact area between the semiconductor layer and the pixel electrode lead layer. The symmetry of the pair of thin film diodes connected in series and in opposite directions is significantly improved, and when used as a switching element for driving a liquid crystal cell, early deterioration of the liquid crystal layer can be prevented.

そして、走査電極層および画素電極用リード層が基板上
に直接形成され、しかも走査電極層および画素電極用リ
ード層上に半導体層を積層し、さらにこれらの半導体層
上に一体的に第2電極層を積層する構造であるため、素
子の全体が極めて平坦な形態となり、従って素子を構成
する各層の剥離あるいは断線等の損傷を十分に防止する
ことができて信幀性の高い素子を形成することができ、
しかも当該素子を例えば液晶セルの駆動用スイッチング
素子として用いる場合に、配向角の均一性の高い配向層
を容易に形成することが可能となる。
Then, a scanning electrode layer and a pixel electrode lead layer are formed directly on the substrate, a semiconductor layer is laminated on the scanning electrode layer and a pixel electrode lead layer, and a second electrode is integrally formed on these semiconductor layers. Because it has a structure in which layers are laminated, the entire device becomes extremely flat, and therefore damage such as peeling or disconnection of each layer that makes up the device can be sufficiently prevented, creating a highly reliable device. It is possible,
Furthermore, when the element is used as a switching element for driving a liquid crystal cell, for example, it becomes possible to easily form an alignment layer with highly uniform alignment angles.

そして、パンシベーシッン層を必要としない簡単な層構
成であるため、素子の製造工程数が少な(、また必要と
されるマスクの数も少なくて済み、その結果高い歩留ま
りでアクティブマトリクス用素子を製造することができ
、生産性が格段に向上する。
Furthermore, because the layer structure is simple and does not require a pansibasin layer, the number of device manufacturing steps is small (and the number of masks required is also small, and as a result, active matrix devices can be manufactured with a high yield. This greatly improves productivity.

〔発明の具体的構成〕[Specific structure of the invention]

本発明においては、基本的には、基板上に、同一幅の走
査電極層および画素電極用リード層を互いに離間した状
態に積層して設け、これらの走査電極層および画素電極
用リード層の上に、少なくともそれぞれの幅方向の全体
を覆って伸びるよう半導体層を積層して設け、当該半導
体層の上に、当該半導体層との間においてショットキー
バリアが形成される第2電極層を一体的すなわち一対の
薄膜ダイオードに共通となるよう積層して設け、もって
直列かつ逆方向に接続された一対の薄膜ダイオードより
なる表示装置用アクティブマトリクス用素子を構成する
In the present invention, basically, a scanning electrode layer and a pixel electrode lead layer having the same width are stacked and spaced apart from each other on a substrate. A semiconductor layer is laminated to extend at least over the entire width direction of each of the semiconductor layers, and a second electrode layer is integrally formed on the semiconductor layer to form a Schottky barrier between the semiconductor layer and the semiconductor layer. That is, a pair of thin film diodes are stacked so as to be common to each other, thereby forming an active matrix element for a display device consisting of a pair of thin film diodes connected in series and in opposite directions.

基板としては、特に限定されないが、例えばソーダガラ
ス、ホウケイ酸ガラス、高融点ガラス、石英ガラス、r
 7059ガラス」 (コーニング社製)、「テンパッ
クスガラス」 (イエナー社製)等を好ましく用いるこ
とができる。また、SiN、Sing等のコーテイング
膜を有する基板を用いてもよい。
The substrate is not particularly limited, but includes, for example, soda glass, borosilicate glass, high melting point glass, quartz glass, r
7059 glass (manufactured by Corning), "Tempax glass" (manufactured by Jenner), etc. can be preferably used. Further, a substrate having a coating film such as SiN or Sing may be used.

第1電極層を構成する走査電極層および画素電極用リー
ド層の形成材料としては、これら走査電極層および画素
電極用リード層とこれに積層された半導体層との間でオ
ーミック接触が可能な材料、あるいは当該走査電極層お
よび画素電極用リード層とこれに積層された半導体層と
の間に形成され。
The materials for forming the scanning electrode layer and the pixel electrode lead layer that constitute the first electrode layer are materials that allow ohmic contact between the scanning electrode layer and the pixel electrode lead layer and the semiconductor layer laminated thereon. , or between the scanning electrode layer and the pixel electrode lead layer and the semiconductor layer laminated thereon.

るショットキーバリアの大きさが、当該半導体層とこれ
に積層された第2電極層との間に形成されるショットキ
ーバリアの大きさより低いものであれば特に限定されな
いが、例えば!TO(スズとインジウムの酸化物)、S
 n Ot (二酸化スズ)、Zn0(酸化亜鉛)等の
透明導電性材料;例えばクロム(Cr)、ニッケル(N
i)、ニクロム(Ni−Cr)、アルミニウム(AI)
、モリブデン(Mo)、マグネシウム(Mg)等の金属
材料;あるいは高ドープn型アモルファスシリコン(n
” a −5t : H)等から選択することができる
。特に透明導電性材料を用いる場合には、画素電極用リ
ード層を液晶表示用の画素電極層と同一の工程で一体的
に形成することができる利点がある。
There is no particular limitation as long as the size of the Schottky barrier is smaller than the size of the Schottky barrier formed between the semiconductor layer and the second electrode layer stacked thereon, but for example! TO (oxide of tin and indium), S
Transparent conductive materials such as n Ot (tin dioxide) and Zn0 (zinc oxide); for example, chromium (Cr), nickel (N
i), Nichrome (Ni-Cr), Aluminum (AI)
, molybdenum (Mo), magnesium (Mg), etc.; or highly doped n-type amorphous silicon (n
In particular, when using a transparent conductive material, the lead layer for the pixel electrode can be integrally formed in the same process as the pixel electrode layer for the liquid crystal display. It has the advantage of being able to

これらの走査電極層および画素電極用リード層の形成手
段としては、特に限定されず、種々の薄膜形成方法、例
えば真空蒸着法、電子ビーム蒸着法、スパッタリング法
、プラズマCVD法等から選択することができる。
The means for forming these scanning electrode layers and pixel electrode lead layers is not particularly limited, and may be selected from various thin film forming methods, such as vacuum evaporation, electron beam evaporation, sputtering, plasma CVD, etc. can.

走査電極層および画素電極用リード層の厚さは、特に限
定されないが、例えば500人〜ln程度であることが
好ましく、特に500〜3000人程度であることが好
ましい。
The thickness of the scanning electrode layer and the lead layer for pixel electrodes is not particularly limited, but is preferably about 500 to 1n, particularly preferably about 500 to 3000.

半導体層を構成する材料は特に限定されるものではない
が、例えば不純物を含まないアモルファスシリコン(a
 −3i : H)、リン(P)あるいはヒ素(As)
等を不純物として含むアモルファスシリコン(a −5
t : H)、フッ素化アモルファスシリコン(a −
3t : F : H)、ポリシリコン(poly −
Si)、アモルファスシリコンカーバイド(a −5i
C: H)、アモルファス窒化シリコン(a −3iN
 : H)、アモルファスシリコンゲルマニウム(a 
−5iGe : H)、テルル(Te)、セレン(Se
)等を用いることができる。また半導体層の構成は特に
限定されず、例えばn型半導体層よりなる単層構造であ
ってもよいし、またn型半導体層もしくはp型半導体層
とn型半導体層とを組合せた多層構造であってもよい。
The material constituting the semiconductor layer is not particularly limited, but for example, amorphous silicon (a
-3i: H), phosphorus (P) or arsenic (As)
Amorphous silicon (a-5
t: H), fluorinated amorphous silicon (a-
3t:F:H), polysilicon (poly-
Si), amorphous silicon carbide (a-5i
C: H), amorphous silicon nitride (a-3iN
: H), amorphous silicon germanium (a
-5iGe: H), tellurium (Te), selenium (Se
) etc. can be used. Further, the structure of the semiconductor layer is not particularly limited, and may be a single layer structure consisting of an n-type semiconductor layer, or a multilayer structure consisting of an n-type semiconductor layer or a combination of a p-type semiconductor layer and an n-type semiconductor layer. There may be.

また、半導体層の形成方法としては各種の薄膜形成方法
を用いることができる。具体的には、例えばプラズマC
VD (化学的気相成長)法、熱CVD(化学的気相成
長)法、真空蒸着法、スパッタリング法、イオンブレー
ティング法等の方法を好ましく用いることができる。
Moreover, various thin film forming methods can be used as a method for forming the semiconductor layer. Specifically, for example, plasma C
Methods such as VD (Chemical Vapor Deposition), thermal CVD (Chemical Vapor Deposition), vacuum evaporation, sputtering, and ion blating can be preferably used.

例えばプラズマCVD法により半導体層を形成する場合
には、シリコン原子、水素原子、リン原子等を含む、5
iHa 、PH3等のガスを主成分とし、あるいは必要
に応じてさらに窒素原子またはフッ素原子を含む、N 
z 、N Hs 、St F a等のガスを加えたもの
を主成分とし、これらにアルゴン、Hz等の希釈ガスを
加えてなるガスを用いることができる。
For example, when forming a semiconductor layer by the plasma CVD method, five atoms containing silicon atoms, hydrogen atoms, phosphorus atoms, etc.
N containing gas such as iHa, PH3 as a main component, or further containing nitrogen atoms or fluorine atoms as necessary.
It is possible to use a gas whose main component is a gas such as z, NHs, StFa, etc., and a diluent gas such as argon, Hz, etc. added thereto.

この半導体層の厚さは、特に限定されないが、例えば1
000人〜2fm程度であることが好ましく、特に好ま
しくは3000人〜1p程度である。
The thickness of this semiconductor layer is not particularly limited, but for example, 1
000 people to about 2fm, particularly preferably about 3000 people to 1p.

第2電極層は、半導体層上に積層されて当該半導体層と
の間にショットキーバリアが形成されるものであり、当
該第2電極層の形成材料としては、例えば白金<pt>
、金(Au)、パラジウム(Pd)、タングステン(W
)、ロジウム(Rh)、チタン(T i)、モリブデン
(MO)、イリジウム(1r) 、クロム(Cr)、ニ
ッケル(Ni)、ニクロム(Ni−Cr)等を用いるこ
とができる。またこれらの材料には、多少の不純物が含
まれていてもよい。
The second electrode layer is laminated on the semiconductor layer to form a Schottky barrier between the second electrode layer and the second electrode layer, and examples of the material for forming the second electrode layer include platinum <pt>.
, gold (Au), palladium (Pd), tungsten (W)
), rhodium (Rh), titanium (Ti), molybdenum (MO), iridium (1r), chromium (Cr), nickel (Ni), nichrome (Ni-Cr), etc. can be used. Further, these materials may contain some impurities.

当該第2電極層は、具体的には各種の薄膜形成手段によ
り形成することができ、その形成手段は特に限定されな
いが、例えば真空蒸着法、電子ビーム蒸着法、スパッタ
リング法等の方法を好ましく用いることができる。
Specifically, the second electrode layer can be formed by various thin film forming methods, and the forming method is not particularly limited, but for example, methods such as vacuum evaporation, electron beam evaporation, and sputtering are preferably used. be able to.

この第2電極層の厚さは、特に限定されないが、例えば
50〜5000人程度であることが好ましく、特に好ま
しくは100〜500人程度である。
The thickness of this second electrode layer is not particularly limited, but is preferably about 50 to 5000 people, particularly preferably about 100 to 500 people.

第1図(イ)および(ロ)は、本発明のアクティブマト
リクス用素子を液晶セルに適用する場合の具体的構成の
一例を示す、同図において、11および12は、それぞ
れ第1電極層を構成する走査電極層および画素電極用リ
ード層、21は半導体層、30は第2電極層、41は上
基板、42は下基板、43は対向電極層、44は画素電
極層、45および46は配向層、47は液晶層である。
FIGS. 1(A) and 1(B) show an example of a specific configuration when the active matrix element of the present invention is applied to a liquid crystal cell. In the same figure, 11 and 12 respectively indicate the first electrode layer. Constituting a scanning electrode layer and a pixel electrode lead layer, 21 is a semiconductor layer, 30 is a second electrode layer, 41 is an upper substrate, 42 is a lower substrate, 43 is a counter electrode layer, 44 is a pixel electrode layer, 45 and 46 are The alignment layer 47 is a liquid crystal layer.

この例においては、下基板42上に、帯状の走査電極層
11が形成され、この走査電極層11とは離間した位置
において、画素電極用リード層12が形成されている。
In this example, a strip-shaped scanning electrode layer 11 is formed on the lower substrate 42, and a pixel electrode lead layer 12 is formed at a position spaced apart from the scanning electrode layer 11.

これらの走査電極層11および画素電極用リード層12
の幅は同一である。そして画素電極用リード層12は画
素電極層44と一体的に形成されている。
These scanning electrode layers 11 and pixel electrode lead layers 12
have the same width. The pixel electrode lead layer 12 is formed integrally with the pixel electrode layer 44.

そして走査電極層11および画素電橋用リード層12の
上部には、半導体層21がこれらの走査電極層11およ
び画素電極用リード層12の幅方向の全体を覆って伸び
るよう一体的に積層されて設けられている。さらにこの
半導体N21の上部には、第2電極層30が積層されて
設けられている。なお、半導体Fi21は、走査電極層
11上の部分と、画素電極用リード層12上の部分とが
分離されていてもよい。
A semiconductor layer 21 is integrally laminated on top of the scanning electrode layer 11 and the pixel electrode lead layer 12 so as to extend to cover the entirety of the scanning electrode layer 11 and the pixel electrode lead layer 12 in the width direction. It is provided. Furthermore, a second electrode layer 30 is provided in a stacked manner on top of this semiconductor N21. Note that the semiconductor Fi 21 may have a portion on the scanning electrode layer 11 and a portion on the pixel electrode lead layer 12 separated.

液晶層47の構成材料としては、特に限定されず、例え
ばネマティック液晶、カイラルネマティック液晶、コレ
ステリンク液晶、スメクテインク液晶、カイラルスメク
ティック液晶、その他公知の液晶を用いることができ、
またこれらを組合せて用いることもできる。そして表示
モードとしては、ツイストネマティック(T N)型モ
ード、ゲスト・ホス) (GH)型モード、電圧制御複
屈折(ECB)型モード、コレステリッターネマティッ
ク型相転移モード、動的散乱(D S)型モード等のい
ずれのモードをも用いることができる。
The constituent material of the liquid crystal layer 47 is not particularly limited, and for example, nematic liquid crystal, chiral nematic liquid crystal, cholesteric liquid crystal, smectine liquid crystal, chiral smectic liquid crystal, and other known liquid crystals can be used.
Moreover, these can also be used in combination. The display modes include twisted nematic (TN) mode, guest-phos(GH) mode, voltage-controlled birefringence (ECB) mode, cholesteriter nematic phase transition mode, and dynamic scattering (DS). Any mode can be used, such as type mode.

対向電極層43および画素電極層44の形成材料として
は、例えばITO(スズとインジウムの酸化物)等の透
明な導電性材料を好ましく用いることができる。
As the material for forming the counter electrode layer 43 and the pixel electrode layer 44, a transparent conductive material such as ITO (tin and indium oxide) can be preferably used.

配向層45および46は、公知の方法で形成することが
できる0例えば、SiOlMgOlM g F z等の
蒸着物質を基板表面に斜めの角度から蒸着して配向層を
形成する斜め蒸着法、例えばポリイミド系、ポリアミド
系、ポリビニルアルコール系、フェノキシ系等の高分子
物質の被膜を基板表面に形成したうえ、当該被膜の表面
を綿布、ビニロン布、テトロン布、脱脂綿等によって擦
ることにより配向層を形成するラビング法、例えば基板
の表面にカルボン酸クロム錯体、有機シラン化合物等を
塗布あるいはプラズマ重合法等により被着させて、化学
的吸着により液晶分子を配向させる方法等の方法を用い
ることができる。
The alignment layers 45 and 46 can be formed by a known method. For example, an oblique vapor deposition method in which a vapor deposition material such as SiOlMgOlM g F z is vapor-deposited on the substrate surface at an oblique angle to form an alignment layer, such as polyimide-based Rubbing, in which an alignment layer is formed by forming a film of a polymer material such as polyamide, polyvinyl alcohol, or phenoxy on the surface of a substrate, and then rubbing the surface of the film with cotton cloth, vinylon cloth, Tetron cloth, absorbent cotton, etc. For example, a method can be used in which a chromium carboxylic acid complex, an organic silane compound, etc. are applied to the surface of the substrate by coating or plasma polymerization, and liquid crystal molecules are aligned by chemical adsorption.

本発明により製造されたアクティブマトリクス用素子は
、液晶セルに好ましく用いられるほか、その他EL、E
C等の表示要素からなるマトリクス型表示装置にも好適
に用いることができる。
The active matrix element manufactured according to the present invention is preferably used for liquid crystal cells, as well as for other EL and E-LED cells.
It can also be suitably used in a matrix type display device consisting of display elements such as C.

〔具体的実施例〕[Specific examples]

以下、本発明の具体的実施例について説明するが、本発
明がこれらの実施例に限定されるものではない。
Hereinafter, specific examples of the present invention will be described, but the present invention is not limited to these examples.

〈実施例1〉 下記(1)乃至(5)の工程を経て、本発明に係る表示
装置用アクティブマトリクス用素子を製造した。
<Example 1> An active matrix element for a display device according to the present invention was manufactured through the following steps (1) to (5).

(1)ガラス製の基板上に、スパッタリング法によりI
TO(スズとインジウムの酸化物)よりなる厚さ100
0人の薄膜を積層して設けた。
(1) Sputtering I on a glass substrate
Made of TO (oxide of tin and indium), thickness 100
0 thin films were laminated and provided.

(2)上記薄膜を第1マスクを用いてエツチングにより
パターニング処理して、幅が4Onで帯状の走査電極層
と、幅が40rsで小さな矩形状の画素電極用リード層
と、この画素!極用リード層に連続した、大きさが50
0anX500nのほぼ方形状の画素電極層とを形成し
た。
(2) The above thin film is patterned by etching using a first mask to form a strip-shaped scanning electrode layer with a width of 4 On, a small rectangular pixel electrode lead layer with a width of 40 rs, and this pixel! Continuous to the pole lead layer, size 50
A substantially rectangular pixel electrode layer of 0 an x 500 n was formed.

(3)プラズマCVD法により、上記走査電極層および
画素電極用リード層の上に、一体的に連続したアモルフ
ブスシリコンよりなる厚さ8000 人ノ半導体薄膜を
設けた。
(3) By plasma CVD, an 8000 mm thick semiconductor thin film made of continuous amorphous silicon was formed on the scanning electrode layer and the pixel electrode lead layer.

(4)上記半導体層薄膜上に、電子ビーム蒸着法により
、クロム(Cr)よりなる厚さ1000人の第2電極層
用金属薄膜を設けた。
(4) A metal thin film for a second electrode layer made of chromium (Cr) and having a thickness of 1000 mm was provided on the semiconductor layer thin film by electron beam evaporation.

(5)上記半導体薄膜および第2電極層用金属薄膜を、
第2マスクを用いて連続的なエツチングによりパターニ
ング処理し、もって走査電極層および画素電極用リード
層の幅方向の全体を覆って連続的に伸びるよう積層され
た状態の半導体層および第2電極層を形成した。
(5) The semiconductor thin film and the metal thin film for the second electrode layer,
The semiconductor layer and the second electrode layer are patterned by continuous etching using a second mask, so that the semiconductor layer and the second electrode layer are laminated so as to cover the entire width direction of the scanning electrode layer and the pixel electrode lead layer and extend continuously. was formed.

(液晶セルの製造) 以上の工程を経て製造されたアクティブマトリクス用素
子を有してなる基板の当該素子が設けられた内面上に、
SiOを蒸着材料として用いて斜め蒸着法により平均厚
さ2000人の蒸着膜よりなる配向層を設けて下基板を
製造した。
(Manufacture of liquid crystal cell) On the inner surface of the substrate having the active matrix element manufactured through the above steps, on which the element is provided,
A lower substrate was manufactured by using SiO as a vapor deposition material and providing an alignment layer consisting of a vapor-deposited film having an average thickness of 2000 layers by an oblique vapor deposition method.

一方、ガラス製基板上にITO(スズとインジウムの酸
化物)よりなる厚さ1000人の対向電極層を設け、さ
らにその上に810を蒸着材料として用いて斜め蒸着法
により平均厚さ2000人の蒸着膜よりなる配向層を設
けて上基板を製造した。
On the other hand, a counter electrode layer made of ITO (tin and indium oxide) with a thickness of 1,000 layers was provided on a glass substrate, and on top of that, an average thickness of 2,000 layers was formed by oblique evaporation using 810 as a vapor deposition material. An upper substrate was manufactured by providing an alignment layer made of a vapor-deposited film.

上記上基板と、下基板とを対向配置し、これらの基板間
に液晶を封木して液晶層を形成して液晶セルを製造した
A liquid crystal cell was manufactured by arranging the upper substrate and the lower substrate to face each other, and sealing liquid crystal between these substrates to form a liquid crystal layer.

(歩留まり) 上記のようにして液晶セルを多数製造し、これらの液晶
セルを実際に駆動するテストを行うこと □により、液
晶セルの不良品の割合を調べた。その結果、不良品の割
合が20%以下であり、歩留まりが極めて高いことが確
認できた。
(Yield) A large number of liquid crystal cells were manufactured as described above, and a test was conducted to actually drive these liquid crystal cells.The percentage of defective liquid crystal cells was investigated by □. As a result, it was confirmed that the percentage of defective products was 20% or less, and the yield was extremely high.

なお、コントラスト比および配向角の均一性が実用上十
分であるものを良品とし、コントラスト比が実用上不十
分であるもの、配向角の不均一に起因すると考えられる
画像ムラが生じたもの、あるいはアクティブマトリクス
用素子を構成する各層の剥離もしくは断線に起因する欠
陥画素が生じたものは、いずれも不良品とした。
In addition, products with a contrast ratio and uniformity of orientation angle that are sufficient for practical use are considered good products, and products with a contrast ratio that is insufficient for practical use, those with image unevenness that is thought to be caused by non-uniformity of orientation angle, or Any defective pixel caused by peeling or disconnection of each layer constituting the active matrix element was considered to be a defective product.

(対称性のテスト) 走査電極層が正極性、画素電極用リード層が負極性とな
るように電圧を印加してアクティブマトリクス用素子を
スイッチングさせる試験と、走査電極層が負極性、画素
電極用リード層が正極性となるように電圧を印加してア
クティブマトリクス用素子をスイッチングさせる試験と
を行ったところ、両方の試験において同等のスイッチン
グ性能が得られることがit!ilできた。
(Symmetry test) A test in which the active matrix element is switched by applying a voltage so that the scan electrode layer has positive polarity and the pixel electrode lead layer has negative polarity, and a test in which the active matrix element is switched so that the scan electrode layer has negative polarity and the pixel electrode lead layer has negative polarity. When we conducted a test in which the active matrix element was switched by applying a voltage so that the lead layer had positive polarity, it was found that equivalent switching performance was obtained in both tests! I was able to do it.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(イ)および(ロ)はそれぞれ本発明のアクティ
ブマトリクス用素子を用いて液晶セルを構成する場合の
具体的構成例を示す説明用断面図および要部を示す説明
用平面図、第2図は従来のアクティブマトリクス用素子
を用いて液晶セルを構成する場合の具体的構成例を示す
説明図である。 11・・・走査電極層    12・・・画素電極用リ
ード層21・・・半導体層     30・・・第2電
極層41・・・上基板      42・・・下基板4
3・・・対向電橋層    44・・・画素電極層45
、46・・・配向層    47・・・液晶層81・・
・上基板      82・・・下基板83・・・対向
電極層    84・・・画素電極層85.86・・・
配向層    87・・・液晶層88・・・バソシベー
シゴン層 90・・・アクティブマトリクス用素子91・・・導電
層      92・・・半導体層93.94・・・金
属層    95・・・走査電極層96・・・画素電極
用リード層 第 1 図 (イ) 拳1 g (0) 年2R
FIGS. 1(a) and 1(b) are an explanatory cross-sectional view and an explanatory plan view showing essential parts, respectively, showing a specific configuration example when a liquid crystal cell is constructed using the active matrix element of the present invention. FIG. 2 is an explanatory diagram showing a specific example of the structure of a liquid crystal cell using conventional active matrix elements. DESCRIPTION OF SYMBOLS 11... Scanning electrode layer 12... Pixel electrode lead layer 21... Semiconductor layer 30... Second electrode layer 41... Upper substrate 42... Lower substrate 4
3... Opposing electric bridge layer 44... Pixel electrode layer 45
, 46... alignment layer 47... liquid crystal layer 81...
- Upper substrate 82...Lower substrate 83...Counter electrode layer 84...Pixel electrode layer 85.86...
Orientation layer 87...Liquid crystal layer 88...Basocigon layer 90...Active matrix element 91...Conductive layer 92...Semiconductor layer 93.94...Metal layer 95...Scanning electrode layer 96 ...Pixel electrode lead layer Figure 1 (A) Fist 1 g (0) Year 2R

Claims (1)

【特許請求の範囲】 1)直列かつ逆方向に接続された一対の薄膜ダイオード
よりなる表示装置用アクティブマトリクス用素子であっ
て、 前記一対の薄膜ダイオードが、基板上に互いに離間して
形成された、第1電極層を構成する走査電極層およびこ
の走査電極層と同一幅の画素電極用リード層と、前記走
査電極層および画素電極用リード層の少なくともそれぞ
れの幅方向の全体を覆って伸びるよう積層して形成され
た半導体層と、これらの半導体層上に一体的に積層され
、かつ当該半導体層との間においてショットキーバリア
が形成される第2電極層とを有してなることを特徴とす
る表示装置用アクティブマトリクス用素子。
[Claims] 1) An active matrix element for a display device comprising a pair of thin film diodes connected in series and in opposite directions, the pair of thin film diodes being formed on a substrate at a distance from each other. , a scanning electrode layer constituting the first electrode layer, a pixel electrode lead layer having the same width as the scanning electrode layer, and a pixel electrode lead layer extending to cover at least the entirety of each of the scanning electrode layer and the pixel electrode lead layer in the width direction. It is characterized by having a semiconductor layer formed in a stacked manner and a second electrode layer which is integrally stacked on these semiconductor layers and forms a Schottky barrier between the semiconductor layer and the semiconductor layer. An active matrix element for a display device.
JP62083015A 1986-09-17 1987-04-06 Element for active matrix for display device Pending JPS63249823A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62083015A JPS63249823A (en) 1987-04-06 1987-04-06 Element for active matrix for display device
US07/096,520 US4907040A (en) 1986-09-17 1987-09-15 Thin film Schottky barrier device
EP87113535A EP0260673A3 (en) 1986-09-17 1987-09-16 Active matrix element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62083015A JPS63249823A (en) 1987-04-06 1987-04-06 Element for active matrix for display device

Publications (1)

Publication Number Publication Date
JPS63249823A true JPS63249823A (en) 1988-10-17

Family

ID=13790419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62083015A Pending JPS63249823A (en) 1986-09-17 1987-04-06 Element for active matrix for display device

Country Status (1)

Country Link
JP (1) JPS63249823A (en)

Similar Documents

Publication Publication Date Title
KR101248459B1 (en) Liquid crystal display device and method of fabricating the same
US4907040A (en) Thin film Schottky barrier device
JPS63249823A (en) Element for active matrix for display device
KR101875940B1 (en) Oxide thin film transistor and method for fabricating the same
JPS6373290A (en) Element for active matrix
JPS63249129A (en) Manufacture of element for active matrix of display device
JPS63249192A (en) Element for active matrix for display device
JPS63249887A (en) Manufacture of element for active matrix
JPS62138834A (en) Active matrix type liquid crystal display device
JPS63249888A (en) Element for active matrix
JPS63249191A (en) Element for active matrix for display device
JPS63249128A (en) Element for active matrix of display device
JPH05241166A (en) Liquid crystal display device
JP2654661B2 (en) Electro-optical display
JPS62156880A (en) Thin film diode
JPH03257829A (en) Manufacture of transparent insulating layer and indicator
JPH01243031A (en) Two-terminal element for active matrix
JPS62156864A (en) Active matrix device
JPS62156622A (en) Liquid crystal display device
JP2692934B2 (en) Element for active matrix
JPH02181121A (en) Liquid crystal display device and production thereof
JPS62253193A (en) Matrix type display unit
JPH02230217A (en) Two-terminal element for active matrix
JPH0279025A (en) Two-terminal element for active matrix and its manufacture
JPS62156863A (en) Active matrix device