JPS6323561A - 電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野１ 本発明はチヨ・７パ回路やインバータ回路等の電力変換
手段を備えた電源装置に関するものである。

［背景技術］ 近年スイッチング電源装置が普及しているが、このスイ
ッチング電源装置は一般には直流（平滑された）電圧を
入力し、任意の電圧が出力される。

従って交流電源電圧を入力するような場合、整流素子に
より脈流電圧に整流し、この脈流電圧を大容量のコンデ
ンサで平滑して、スイッチング部分に供給する必要があ
るが、この方式は入力電流が者しく歪み、波高値も者し
く高く、且つ久方カ率が低い等の問題ある。

これは整流素子の後に大容量のコンデンサを接続したこ
とに起因する。

そこでこの問題を解決するために第７図に示す電源装置
が提案されている。この電源装置は所謂昇降圧チョッパ
回路を用いたもので、第８図（ａ）に示す交流電源Ｖｓ
を全波整流器Ｄ　Ｂで全波整流し、第８図（］））に示
す脈流電圧Ｖ−を負荷［（と全波整流器ＤＢとの開に挿
入しであるスイッチング素子であるトランジスタＱ１を
高速でスイッチングさせる。このトランジスタＱ、のオ
ン時にトランジスタＱ、に電流ＩＱが流れ、インダクタ
ンス素子りに第８図（ｃ）に示す高周波電流Ｔ　＋−を
流してエネルギを蓄積させ、トランジスタＱ、のオフ時
にインダクタンス索子りに蓄積したエネルギを放出させ
、電流ＩＤをダイオードＤ１とコンデンサＣ２で整流平
滑し、負荷Ｒに電源Ｖ。を供給するようになっている。

この従来例では余波整流器ＤＢの出力端には大容量のコ
ンデンサを接続していないため、トランジスタＱ、のス
イッチングを制御する制御回路ＣＴ　ＲＬの如何によっ
ては入力電流Ｉｓの波形を交流電源Ｖｓ波形に略一致さ
せることがｔｊｔＪＢ図（ｄ）に示すようにでき、その
ため上述の問題、αを解決することがで外る。ここで制
御回路ＣＴ　ＲＬは負荷Ｒの両端電圧■。を検出して電
圧Ｖ。が一定となるようにトランジスタＱ、のスイッチ
ングをＰＷＭ制御するもので、動作電源を持つ。

ところで、スイッチング素子たるトランジスタＱ１に流
れる電流は第９図（ｄ）に示すように包絡線が入力電流
に一致するような高周波三角電流となる。従って入力電
圧のピーク付近にては電流ＩＱのピークも高く、入力電
圧のゼロクロス付近にて電流■ｏのピークも低くなる。

第９図（、）乃至（ｆ）は制御回路ＣＴＲ１−とトラン
ジスタＱ１の駆動回路ＤＲの各部の各部の出力を示して
おり、第９図（、）に示す制御回路ＣＴ　ＲＩ−からの
制御信号＼ＩａをトランジスタＱ２のベースに印加する
と、この制御信号ＶａによりトランジスタＱ２がオンし
、このトランジスタＱ２のオン時にパルストランスＰ　
Ｔの１次巻線助に駆動用電源■Ｉ）から電流を流す。こ
の電流が流れるとパルストランスＰＴの２次巻線ｎ２に
電圧が発生し、この電圧ヲヘース抵抗Ｒ口で限流してト
ランジスタＱ１のベースに第９図（ｃ）に示すベース電
流１Ｂを流す。この時トランジスタＱ１のベースに印加
されるベース電圧ＶＢは第９図（ｂ）に示すようになる
。さてトランジスタＱ１がオンするとトランジスタＱ、
には第９図（ｄ）を示す電流■０が流れる。この電流■
。

は」二連しｔこように三角波となる。さてトランジスタ
Ｑ２がオフすると、パルストランスＰＴにＭ積されたエ
ネルギが逆極性に発生するためトランジスタＱ２は逆バ
イアスされてオフする。尚第９図（Ｃ）はインダクタン
ス素子Ｉ、からのエネルギ放出による電流ＩＤを示し、
同図（ｆ）はインダクタンス素子Ｉ−に流れる電流ｒ　
＋−を示す。

このような駆動回路ＤＲを用ν１れば筒壁にトランジス
タＱ１を制御することができるわけであるが、トランジ
スタＱ１をオンさせるｒ〕めのベース電流ＩＢは電流Ｉ
Ｑが最大となるところ、即ち入力交流電源ＶＳ電圧のピ
ークでの電流ＩＯに設計する必要がある。この電流Ｉ。

の最大値をＩｏｌ）とすれば、トランジスタＱ、の電流
増幅率ｈｆｅより、■８≧Ｉｏｐ／ｈｆｅとなる。この
ようにしたとき入力交流電源Ｖｓ電圧の低い領域では電
流■０はさほど大きくならず、しかしながらベース電流
Ｉ８は一定であるため、甚だしいオー１＜ドライブとな
り、トランジスタＱ１のオフ時のスイ・ンチングが遅く
なり、ロスが多い欠点があった。

このような欠点を改善した駆動回路ＤＲとしては第１０
図に示すような回路がある。この回路ではパルストラン
スＰＴに図示する極性で３次巻線ｎ３を巻回し、この３
次巻線＋１３に電流丁。を流す。

このようにすれば電流ＩＱに応じてトランジスタＱ１が
オンの間パルストランスＰＴに駆動用電源Ｖ１１電圧に
よるエネルギとは逆方向に蓄積が行なわれるため、トラ
ンジスタＱ２がオフしたときのトランジスタＱ、の逆バ
イアスが天外くなり、第７図回路よりも速くトランジス
タＱ１がオフする。従ってトランジスタＱ１のオフ時の
スイッチングロスは減るが、第１１図（Ｉ］）のベース
電流Ｉ［］に示すように３次巻線ｎ、が駆動用電源■。

電圧とは逆方向にエネルギをＭ積するため、ベース電流
Ｉｎは時間とともに減少する。従ってこれを補うために
第７図回路と比べてベース抵抗ＲＩｌを小さくしたり、
パルストランスＰＴの励磁電流を増やすように設計する
必要がある。このため駆動用電源ＶＤの容量は大きくな
り、更にベース抵抗ＲＢの損夫も増えるなどの欠点があ
った。尚第１１図（ａ）は制御回路ＣＴＲＩ、からの制
御信号Ｖａを、また同図（ｃ）はトランジスタＱ１に流
れる電流Ｉ。を示す。

第１２図は第１０図回路とは逆極性に３次巻線ｌ、を巻
回し、１次巻線ｎ１の極性も逆にして更に駆動用電源Ｖ
Ｄと直列にコンデンサＣ１を接続し、所謂電流帰還方式
の駆動回路ＤＲを示している。

但しトランジスタＱ２は第７図、ｐｌＳｉｏ図の従来例
と逆の動作をさせる。

而しそこの駆動回路ＤＲではトランジスタＱ２がオフす
ると、パルストランスＰＴのエネルギによる誘起電圧が
２次巻線ｎ２に発生し、僅かにベース電流工□を流すた
めトランジスタＱ、がオンし電流ＩＯが３次巻線＋１３
１こ流れ、これに応じて２次巻＃ｉｌ　ｎ　２にも電圧
が発生し、第１３図（１））に示す上うにベース電流ｒ
ｎは電流丁０と相似波形となり、オーバドライブの少な
い良好な駆動が行える。次にトランジスタＱ２がオンす
ると、駆動用電源ＶＤよりコンデンサＣＩを介してパル
ストランスＰＴの１次巻線１１．を励磁する。これによ
り２大巻＃ｊＬ　ｎ　２には逆方向に電圧が発生し、ト
ランジスタＱ、がオフする。このように第１２図回路で
は電流■。

に応じてベース電流ＩＢが流れるため、オーバドライブ
は減少するが、オフ動作はややエネルギ不足であり、ト
ランジスタＱ１のオフ時のスイッチングロスは多くなる
という欠点がある。更に電流■。は交流電源Ｖｓ主電圧
応じて増減するため、全領域で安定に動作するようなパ
ルストランスＰＴの設計はエネルギ蓄積量の非安定性等
の問題から非常に困難なものとなる。

従って第１２図回路も適切な回路ではない。尚第１３図
（ａ）は制御回路ＣＴ　ＲＬからの制御信号Ｖａを、ま
た同図（ｃ）はトランジスタＱ１に流れる電流Ｉ。を示
す。

第１４図は駆動用電源ＶＤとして交流電源＼’ｓｌご同
期した第１５図（ａ）に示すような脈流を用いた従来例
回路を示しており、この回路によれば第１５図（ｃ）に
示す電流１θが交流電源Ｖｓの電圧波形の包絡線に比例
して増減するが、第１５図（）〕）に示すベース電流Ｉ
８も駆動用電源ＶＤｓ即ち交流電源Ｖｓ電源に応じて増
減するので、オーバードライブは全領域で殆ど一定であ
り、これによるスイッチング口又は少なくなり良好な駆
動ができる。

しかし交流電源Ｖｓのゼロクロス付近ではトランジスタ
Ｑ２のコレクタ・エミッタ間の電圧降下やパルストラン
スＰＴの伝達能力の関係上、十分なエネルギをパルスト
ランスＰＴの２次巻線ｎ２に伝達できない。更にトラン
ジスタＱ１のベース・エミッタ間電圧降下（数百−■程
度）もあり、２大巻＃ｉ　ｎ　２の発生電圧が低いとト
ランジスタＱ、がオンできなくなり、第１５図（ｂ）、
（ｃ）に示す電流ＩｄｌｙＩｏのように電流体止区間が
生じてしまい、入力電流Ｉｓの波形に歪みが生じて本来
の目的を達し得ないという問題があった。

第１６図は更に他の従来例を示しており、この回路は特
開昭５９−１３２７８２号に示された所謂Ｌ−プッシュ
プルインバータ回路からなる電力変換手段を用いたもの
で、この回路では第１７図（、）に示す交流電源ＶＳを
全波整流器ＤＢで全波整流し、第１７図（Ｉ〕）に示す
この脈流電圧＼１１をインバータ回路の電源としている
。そして発振トランスＯＴに３次巻線ｎ、を巻回し、こ
の３次巻線ｎ、の出力電圧をダイオードＤ２で整流した
後適当な容量のコンデンサＣ３で平滑して第１７図（ｃ
）に示す脈流で且つコンデンサＣ３の電圧でゼロクロス
（ｉｊ近を持ち上げた駆動用電源ＶＤを得て、発振トラ
ンジスタＱａ、Ｑｂを駆動するようになっている。

しかしこの回路ではゼロクロス付近での異常発振を防止
するだけの意味があり、入力電流の休止は特にあっても
良いと汀うものであるから、コンデンサＣ３によるゼロ
クロス付近の電圧では第１４図従来例と同様に入力電流
Ｉｓの休止は避けられない。

［発明の目的］ 本発明は」二連の問題点に鑑みて為されたもので、その
目的とするところはスイッチング素子を［１えたチョッ
パ回路やインバータ回路等からなる電力変換手段により
電力変換する電源装置において、入力端子が脈動波形で
あるときその全領域で・スイ／チング素子を最適にドラ
イブすることができる電源装置を提供するにある。

［発明の開示］ 本発明は入力電圧波形が脈流等の脈動する波形であって
、入力電流波形を前期入力電圧波形に略一致させたチョ
ッパ回路やインバータ回路等からなる電力変換手段によ
り電力変換する電源装置において、電力変換手段のスイ
ッチング素子の駆動用電圧を上記入力電圧波形と相似さ
せた脈動波形電圧部分と、該脈動波形の山部間の低電圧
部分を所定電圧値まで補助電源手段で上昇させてゼロク
ロス部分を無くした谷電圧部分とからなる電圧で形成す
る駆動用電源を備えたことを特徴とするものである。

以下本発明を実施例により説明する。

犬１事Ｕ− ＃Ｓ１図は本発明の実施例１の回路を示し、ＰＩＳ７図
回路の昇降圧チョッパ回路と同様な昇降圧チョッパ回路
を電力変換手段として用いており、全波整流器ＤＢ１　
）ランジスタＱ　Ｉ　、インダクタンス素子Ｌ１ダイオ
ードＤ１、コンデンサＣ２からなる昇降圧チョッパ回路
の動作は第７図回路と基本的に同様であるからその動作
説明及び構成の説明は省略する。

ここで本発明の主構成であるトランジスタＱ。

の駆動手段である駆動回路ＤＲは、駆動用電源Ｖ［、と
して第２図（［１）に示す交流電源Ｖｓを降圧トランス
Ｔで降圧し、その降圧出力を全波整流器ＤＢ、で全波整
流し、さらにダイオードＤ：ｌを介してコンデンサＣ４
，Ｃ５を直列充電することにより各コンデンサＣ，，Ｃ
５の電圧を全波整流器ＤＢ２の出力脈流電圧のピーク値
の１／２とし、放電時にはコンデンサＣ，，Ｃ５の各充
電電荷をダイオードＤ、。

Ｄ、を介して行わせ、第２図（ｂ）に示す脈流波形の谷
間を１／２埋めた電圧波形を出力する補助電源手段を持
つ電源回路を使用している。

従って制御回路ＣＴＲＬの制御（ｉ　にｆＶ　ａでトラ
ンジスタＱ２がオンされて駆動用電源ＶＤからパルスト
ランスＰＴの１大巻＠　ｎ　、に電流が流れると、２次
巻線ｎ２には電圧が発生し、ベース抵抗ＲＢを介して第
２図（ｃ）に示すベース電流Ｉ、がトランジスタＱ、の
ベースに流れる。この場合駆動用電源ＶＤの波形にはゼ
ロクロスが存在しないから交流電源Ｖｓの全領域で十分
なベース電流■８が得られ、且つ電流Ｉ　ｔｌ＋　Ｉ　
Ｄには第２図（ｅ）、（ｄ）に示すように休止区間がで
きないので、入力電流Ｉｓは歪まないのである。また駆
動用電源ＶＤ電圧波形の谷埋め部分（コンデンサＣ，，
Ｃ５の放電区間）以外ではベース電流ＩＢを Ｉ　Ｂ＝　Ｉ　ｏ／ｈｆｅ に最適設計可能で、この部分でのロスが少ない。

犬１１」− 第３図は本実施例の駆動回路ＤＲを示しており、この図
では制御回路ＣＴＲＬ、及び昇降圧チョッパ回路の主回
路を省略しである。

この駆動回路ＤＲでは駆動用電源ＶＤとして全波整流器
ＤＢ２出力より抵抗Ｒ７を介してツェナーダイオードＺ
のツェナー電圧で決まる電圧Ｖｃ値までコンデンサＣ６
を充電し、全波整流器ＤＢ２の出力が電圧Ｖｃ値以下に
なると、補助電源手段としてコンデンサＣ６の充電電荷
をダイオードＤ６を介して放電させる電源回路を使用し
、第４図（ｂ）に示す電圧波形を得ている。この電圧波
形も所謂谷埋め波形であって実施例１と同様な効果があ
る。

ここでツェナー電圧により谷部分の電圧Ｖｃ値を実施例
１の場合に比べて低く設定でき、ベース電流Ｉ　ｎ”　
Ｉ　ｏ　／　ｔ＋ｆｅなる設計領域がより広くとれる。

そしてこの電圧Ｖｃ値は電流Ｉ　Ｂｙ　Ｉ　Ｏに休止区
間が出来ない程度に任意設定可能で、実施例１よりもス
イッチングロスを少なくできる。尚第４図（ａ）は交流
電源Ｖ９の電圧波形を、同図（’ｃ）はトランジスタＱ
、のベース電流■Ｂの波形を、同図（ｄ）はトランジス
タＱ１に流れる電流■θを夫々示す。

欠亀Ｊ３− 第５図は本実施例の全体回路を示しており、この回路で
は駆動回路ＤＲのパルストランスＰＴの１次巻線ｎ１と
制御回路ＣＴＲＬの制御信号Ｖａにより制御されるトラ
ンジスタＱ２との直列回路に並列に接続したコンデンサ
Ｃ７にチョッパ回路のインダクタンス素子りに巻回した
２次巻線Ｎ２の両端発生電圧をダイオードＤ７を介して
印加し、また制御回路ＣＴ　ＲＬに用いられる電源Ｖｃ
ｃを用いてこの電源Ｖｃｃ電圧をトランジスタＱ　’３
、ツェナーダイオードＺ１、バイアス抵抗Ｒ２、平滑コ
ンデンサＣ８からなる補助電源手段としての直流定電圧
回路により任意の直流電圧Ｖｃを得てこの直流電圧Ｖｃ
をダイオードＤ８を介してコンデンサＣ７の両端に印加
するようになっている。

而して制御回路ＣＴＲＬの制御信号ＶａにＪ：リトラン
ジスタＱ２がオンし、このオンにより直流定電圧回路の
直流電圧ＶｃがダイオードＤ８を介してパルストランス
ＰＴの１次巻線ｎｌに印加され、この印加によるパルス
トランスＰＴの２次巻線ｎ２の出力電圧によりトランジ
スタＱ、がオンすると、インダクタンス素子りの１次巻
線Ｎ、には第６図（ａ）に示す全波整流器ＤＢの出力電
圧Ｖ１が印加されるので、その印加電圧の包絡線は交流
電源Ｖｓの波形に略一致する。そしてトランジスタＱ、
がオフするとインダクタンス素子りには定電圧の直流電
圧Ｖ。が印加されるので、その包絡線は一定値　　゛と
なる。従ってインダクタンス素子りの１次巻線Ｎ、の両
端電圧ＶＬは第６図（ｃ）に示すような波形となる。そ
してインダクタンス素子■−の２次巻線Ｎ２より任意電
圧値に変圧して取り出し、この電圧ＶＬ２をダイオード
Ｄ７によりトランジスタＱ１のオン時の極性のみ整流し
てコンデンサＣ７により高周波成分を除去し、この電圧
に上記直流定電圧回路の直流電圧ＶｃをダイオードＤ８
を介してコンデンサＣ１に印加することにより第６図（
ｄ）に示す駆動用電源ｖ［、電圧が得られる。

この駆動用電源ＶＤは電圧Ｖｃにより脈流波形間が谷埋
めされた電圧波形となり、しがも電圧Ｖｃは任意に設定
可能であるから実施例２と同等な効果が得られる。しか
も脈流波形部分をインダクタンス素子Ｉ、より取り出す
ので、」−記実施例に用いた降圧トランスＴ等が不要で
、小型化に有利となる。

［発明の効果］ 本発明は入力電圧波形が脈流等の脈動する波形であって
、入力電流波形を前期入力電圧波形に略一致させたチタ
ッパ回路やインバータ回路等から、　　　　　　　おい
て、電力変換手段のスイッチング素子の駆動なる電力変
換手段により電力変換する電源装置に用電圧を上記入力
電圧波形と相似させた脈動波形電圧部分と、該脈動波形
の山部間の低電圧部分を所定電圧値まで補助電源手段で
上昇させてゼロクロス部分を無くした谷電圧部分とから
なる電圧で形成する駆動用電源を備えたので、入力電圧
の変化に応じてスイッチング素子の駆動を最適化しスイ
ッチングロスを押さえることがで外るものであって、し
かも脈動波形のゼロクロス部分でもスイッチング素子の
スイッチング動作が可能であるため、入力電流の休止が
発生せず、全領域でスイ・ノチング素子を最適にスイッ
チングできるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の実施例１の回路図、第２図は同上の駆
動回路の動作説明用波形図、第３図は本発明の実施例２
の駆動回路の回路図、第４図は同上の駆動回路の動作説
明用波形図、第５図は不発明の実施例３の回路図、第６
図は同上の駆動回路の動作説明用波形図、第７図は従来
例の回路図、第８図、第９図は同上の動作説明用の波形
図、第１０図は別の従来例の駆動回路の回路図、第１１
図は同上の駆動回路の動作説明用の波形図、第１　。 ２図は他の従来例の駆動回路の回路図、第１３図は同上
の駆動回路の動作説明用波形図、第１４図はその他の従
来例の駆動回路の回路図、＠ｊ５［；１は同上の駆動回
路の動作説明用波形図、第１６図は更にその他の従来例
の回路図、第１７図は同上の動作説明用波形図であり、
Ｑｌはトランジスタ、Ｌはインダクタンス素子、ＶＤは
駆動用電源である。 代理人　弁理士　石　１）艮　七 第３図 第２図 第４図 第旧図 第１７図 手続補正書く自発） 昭和６２年８月２６日

Claims (2)

【特許請求の範囲】
1. （１）入力電圧波形が脈流等の脈動する波形であって、
   入力電流波形を前期入力電圧波形に略一致させたチョッ
   パ回路やインバータ回路等からなる電力変換手段により
   電力変換する電源装置において、電力変換手段のスイッ
   チング素子の駆動用電圧を上記入力電圧波形と相似させ
   た脈動波形電圧部分と、該脈動波形の山部間の低電圧部
   分を所定電圧値まで補助電源手段で上昇させてゼロクロ
   ス部分を無くした谷電圧部分とからなる電圧で形成する
   駆動用電源を備えたことを特徴とする電源装置。
2. （２）上記脈動波形電圧部分を電力変換手段に含まれる
   インダクタンス素子の内入力電圧波形の包絡線に等しい
   電流が流れる素子の２次出力を整流して得る駆動用電源
   を備えたことを特徴とする特許請求の範囲第１項記載の
   電源装置。