JPS6323558B2 - - Google Patents

Info

Publication number
JPS6323558B2
JPS6323558B2 JP56183558A JP18355881A JPS6323558B2 JP S6323558 B2 JPS6323558 B2 JP S6323558B2 JP 56183558 A JP56183558 A JP 56183558A JP 18355881 A JP18355881 A JP 18355881A JP S6323558 B2 JPS6323558 B2 JP S6323558B2
Authority
JP
Japan
Prior art keywords
envelope
information
time
time information
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56183558A
Other languages
Japanese (ja)
Other versions
JPS5885491A (en
Inventor
Tetsuhiko Kaneaki
Kinji Kawamoto
Kazuhiro Murase
Masataka Nikaido
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56183558A priority Critical patent/JPS5885491A/en
Publication of JPS5885491A publication Critical patent/JPS5885491A/en
Publication of JPS6323558B2 publication Critical patent/JPS6323558B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は自然楽器に、より近い楽音を発生する
ようにした電子楽器に関し、特に少ない情報量で
自然な楽音を発生するようにしたのである。 従来簡単に自然楽器音を発生させる方法とし
て、発生させようとする楽音の一周期分の波形を
ROM等に記憶しておき、そのROMを所定のク
ロツクで読み出して楽音波形を発生し、それに予
め別途記憶させてあるエンベロープ信号に掛け合
わせるという手法があつた。しかし、実際には自
然楽器は各楽器ごとにエンベロープが異なり、ま
た、楽音を発生している時間も長い場合があり、
それらを含めて楽音の立ち上りから立ち下りまで
をメモリに記憶すると、メモリとして膨大な記憶
容量が必要となる。 本発明はこのような点に鑑み、少ない情報量
で、より自然な楽音が発生できるようにした電子
楽器を提供するものである。 以下本発明の実施例を添付の図面とともに説明
する。 第1図は本発明の第一の実施例を示すものであ
る。第1図において、1はエンベロープメモリで
あり、発生させようとする楽音信号に対応するエ
ンベロープ情報が記憶されている。2は時間メモ
リであり、エンベロープ情報を読み出す時間間隔
を表わす時間情報が記憶されている。ここで、エ
ンベロープメモリ1に記憶してあるエンベロープ
情報及び時間メモリ2に記憶してある時間情報は
第2図、第3図に示すとおりであり、0番地〜63
番地の64個の情報を記憶している。第2図に示し
てあるとおり、44番地〜63番地が楽音の立ち下り
に相当するリリース部となつている。 3はアドレス制御回路であり、時間メモリ2よ
り与えられる時間情報に基づき、エンベロープメ
モリ1及び時間メモリ2に対してアドレス信号
Acを送出し、エンベロープ情報及び時間情報の
読み出しを行なう。このアドレス制御回路3は押
鍵信号K0が“1”になると、エンベロープメモ
リ1、時間メモリ2の0番地よりエンベロープ情
報、時間情報を読み出すべくアドレス信号Acを
送出する。次いで、読み出した時間情報に基づき
所定の時間経過後エンベロープメモリ1、時間メ
モリ2の1番地の内容を読み出すべく再びアドレ
ス信号Acを送出する。同様にして2番地、3番
地……の内容を順次読み出すべくアドレス信号
Acを送出する。次いで43番地のエンベロープ情
報、時間情報の読み出しを終了すると、離鍵によ
り押鍵信号K0が“0”となるまで新たなエンベ
ロープ情報、時間情報の読み出しを停止する。次
いで押鍵信号K0が“0”となると44番地からの
読み出しを開始し、63番地を読み出した後、読出
しを停止する。 4は補間回路であり、エンベロープメモリ1が
時間情報に応じて発生する連続した2個のエンベ
ロープ信号の間を、時間情報に基づいて補間計算
を行ない時間間隔を更に細かくしたエンベロープ
信号を出力するものである。 第4図に補間回路の入出力波形が示してある。
第4図aに示すようなエンベロープメモリ1が出
力し、第4図bに示すような時間情報を時間メモ
リ2が出力すると、このエンベロープ信号及び時
間情報を基にして補間回路4が第4図cに示すよ
うにτ間隔でエンベロープ信号を補充していく。 5は波形発生器であり、発生させようとする楽
音信号の楽音波形を発生している。6は乗算器で
あり、エンベロープメモリ1が出力するエンベロ
ープ信号と、波形発生器5が出力する楽音波形の
乗算を行ない、楽音信号として出力する。7はデ
ジタルアナログコンバータ(DAC)であり、乗
算器6によつて得られたデジタルの楽音信号をア
ナログの楽音信号に変換する。 次に第1図に示す回路の動作について説明す
る。押鍵により押鍵信号が“1”になると、アド
レス制御回路3がエンベロープメモリ1及び時間
メモリ2に対してアドレス信号Acを送出する。
エンベロープメモリ1ではアドレス信号Acに基
づいてエンベロープ情報を送出し、補間回路4へ
入力する。補間回路4は時間情報に基づき種々の
時間間隔で入力されるエンベロープ信号を、一定
の時間間隔でエンベロープ信号を出力すべくエン
ベロープ信号の補充を行なう。次いで、乗算器6
が補間回路4の出力と波形発生器5の出力した楽
音波形との乗算を行ない、DAC7により楽音信
号として出力する。 一方、時間メモリ2においては、アドレス信号
Acに基づいて時間情報を出力する。この時間情
報をアドレス制御回路3が受けとり、この時間情
報に基づいて新たなエンベロープ情報、時間情報
の読み出しをいつ行なうかを決定し、所定の時間
経過後新たにエンベロープ情報、時間情報の読み
出しを行なう。この動作を順次くり返し、エンベ
ロープ情報並びに時間情報を読み出してエンベロ
ープ信号を発生させ、楽音波形と掛け合わせて楽
音信号を発生させる。 ここで、エンベロープ信号が順次読み出され、
43番地の内容が読み出されると、前述のように離
鍵時まで新たなエンベロープ情報の読み出しは行
なわれない。故に、この時点から離鍵まで乗算器
6は波形発生器5の出力が一定のレベルで出力さ
れる。 次いで鍵が離されると、前述のようにエンベロ
ープメモリ1の44番地以後のエンベロープ情報が
読み出されるので、乗算器6の出力は徐々に減衰
していく。 ここで上記実施例のように時間情報がある場合
と時間情報がない場合との情報量の比較を第4図
を用いて行なうと、第4図cが時間情報がない場
合の情報量に相当し、0≦t≦20τの間に20個の
情報を要している。一方、時間情報を用いた場
合、即ち第4図a,bにおいてはエンベロープ情
報が7個、時間情報が7個である。時間情報1個
は通常エンベロープ情報1個分よりもビツト数が
少なくて済むので、高々14個の情報で済むことに
なり、大幅な情報の圧縮が行なえることになる。 したがつて、このように構成すれば、エンベロ
ープ情報が一定の部分、或は一定の規則に従つて
変化する部分については大幅に情報量の圧縮が行
なえ、より少ない情報量でより自然な楽音を発生
することができる。 第5図は本発明を正弦波合成方式により楽音を
発生する電子楽器に用いた実施例を示すものであ
る。第5図において第1図と同一の機能を有する
ものについては同一の符号を付し、詳細な説明は
省略する。8−1〜8−nは楽音発生器である。
9は正弦波発生器であり、正弦波信号を発生して
いる。10は加算器であり、各楽音発生器8−1
〜8−nの出力の和をとり出力する。ここで、楽
音発生器8−1〜8−nの内部の構成について
は、エンベロープメモリ1の記憶内容及び正弦波
発生器9が発生する正弦波信号の周波数が異なる
以外はすべて同じである。また、各正弦波の周波
数は楽音発生器8−1の整数倍となるようになつ
ている。また、各楽音発生器8−2〜8−nの発
生する楽音波形の周波数は、基準となるべき楽音
発生器8−1の発生する楽音波形の周波数の整数
倍となるように設定されている。 次に第5図に示す実施例の動作について説明す
る。基本的動作については第1図に示す回路と同
じである。鍵が押圧され、押鍵信号K0が“1”
になると、アドレス制御回路3がアドレス信号
Acを時間メモリ2及び各楽音発生器8−1〜8
−nへ送出する。また、時間メモリ2も時間情報
をアドレス制御回路3及び各楽音発生器8−1〜
8−nへ送出する。楽音発生器8−1〜8−nは
送出されたアドレス信号Ac及び時間情報に基づ
いて楽音波形を発生するが、楽音発生器8−1〜
8−nにおいては、いずれも同一の動作を行なう
ので以下楽音発生器8−1について説明する。 楽音発生器8−1において、エンベロープメモ
リ1ではアドレス信号Acに基づいてエンベロー
プ情報を送出し、補間回路4へ入力する。補間回
路4は時間情報に基づき種々の時間間隔で入力さ
れるエンベロープ信号を、一定の時間間隔でエン
ベロープ信号を出力すべくエンベロープ信号の補
充を行なう。乗算器6が補間回路4の出力と正弦
波発生器5の出力する正弦波との乗算を行ない、
楽音発生器8−1から楽音波形として出力する。
他の楽音発生器8−nからも同様にして楽音波形
が出力される。加算器10が各楽音発生器8−1
〜8−nより出力された楽音波形を加算し、
DAC7でアナログ信号に変換した後、楽音信号
として出力する。 一方時間メモリ2がアドレス信号Acに基づい
て時間情報を出力し、この時間情報をアドレス制
御回路3が受けとり、この時間情報に基づいて新
たなエンベロープ情報、時間情報の読み出しをい
つ行なうかを決定し、所定の時間経過後、新たに
エンベロープ情報、時間情報の読み出しを行な
う。 前述のように、各楽音発生器8−1〜8−nが
出力する楽音波形の周波数が、基準となる楽音発
生器8−1にそれの整数倍としてあるので、本実
施例においては独立エンベロープを有する正弦波
合成を行なつていることになり、各高調波が微妙
な変化をする自然楽器音をより少ない情報量で表
現することができる。 以上の説明において、アドレス制御回路3は、
自ら発生したアドレス信号Acによつて時間情報
を読み出し、その時間情報に基づいて新たなアド
レス信号を発生するまでの間隔が変化するもので
あればどのようなものでもよいが、第6図に、ア
ドレス制御回路3の一例を示してある。第6図の
アドレス制御回路について説明すると、11は
D・フリツプフロツプ(以下D・FFと略す)で
あり、D端子に入力されている値をCK端子に入
力されている信号の立ち上りでラツチし、Q端子
より出力する。また、R端子に入力されている信
号が“1”になると無条件にQ端子の出力は
“0”となる。12はデイレイ回路であり押鍵離
鍵の間隔に対して充分に短い時間だけ入力信号を
遅延させて出力する。13はカウンタであり、
CK端子に入力されている信号のカウントを行な
う。また、R端子に入力されている信号が“1”
になると無条件にリセツトされる。14はロツク
発生器である。15はプリセツタブルカウンタで
あり、その真理値表は第1表に示す通りである。
The present invention relates to an electronic musical instrument that generates musical tones that are closer to those of natural musical instruments, and is particularly designed to generate natural musical tones with a small amount of information. Conventionally, an easy way to generate natural instrument sounds is to generate a waveform for one period of the musical sound you are trying to generate.
One method was to store it in a ROM or the like, read out the ROM with a predetermined clock, generate a musical sound waveform, and multiply it by an envelope signal stored separately in advance. However, in reality, each natural instrument has a different envelope, and the time it takes to generate musical sounds may be long.
Storing all of this information, from the rise to the fall of a musical tone, in memory would require an enormous amount of storage capacity. In view of these points, the present invention provides an electronic musical instrument that can generate more natural musical tones with a smaller amount of information. Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 shows a first embodiment of the invention. In FIG. 1, an envelope memory 1 stores envelope information corresponding to a musical tone signal to be generated. A time memory 2 stores time information representing a time interval for reading envelope information. Here, the envelope information stored in the envelope memory 1 and the time information stored in the time memory 2 are as shown in FIGS. 2 and 3.
It remembers 64 pieces of street address information. As shown in FIG. 2, addresses 44 to 63 are release portions corresponding to the falling edge of a musical tone. 3 is an address control circuit which sends an address signal to envelope memory 1 and time memory 2 based on time information given from time memory 2.
Send Ac and read envelope information and time information. When the key press signal K0 becomes "1", the address control circuit 3 sends out an address signal Ac to read envelope information and time information from address 0 of the envelope memory 1 and time memory 2. Then, after a predetermined period of time has elapsed based on the read time information, the address signal Ac is sent out again to read out the contents of address 1 of the envelope memory 1 and the time memory 2. Similarly, the address signal is used to sequentially read out the contents of addresses 2, 3, etc.
Sends Ac. Next, when the reading of the envelope information and time information at address 43 is completed, the reading of new envelope information and time information is stopped until the key is released and the key press signal K0 becomes "0". Next, when the key press signal K0 becomes "0", reading from address 44 is started, and after reading address 63, reading is stopped. 4 is an interpolation circuit that performs interpolation calculations based on time information between two consecutive envelope signals generated by envelope memory 1 according to time information, and outputs an envelope signal with finer time intervals. It is. FIG. 4 shows the input and output waveforms of the interpolation circuit.
When the envelope memory 1 as shown in FIG. 4a outputs and the time memory 2 outputs time information as shown in FIG. 4b, the interpolation circuit 4 as shown in FIG. As shown in c, the envelope signal is replenished at intervals of τ. A waveform generator 5 generates a musical waveform of a musical tone signal to be generated. A multiplier 6 multiplies the envelope signal output from the envelope memory 1 by the musical tone waveform output from the waveform generator 5, and outputs the result as a musical tone signal. 7 is a digital-to-analog converter (DAC), which converts the digital musical tone signal obtained by the multiplier 6 into an analog musical tone signal. Next, the operation of the circuit shown in FIG. 1 will be explained. When the key press signal becomes "1" due to a key press, the address control circuit 3 sends an address signal Ac to the envelope memory 1 and time memory 2.
The envelope memory 1 sends out envelope information based on the address signal Ac, and inputs it to the interpolation circuit 4. The interpolation circuit 4 supplements envelope signals inputted at various time intervals based on time information so as to output envelope signals at constant time intervals. Next, multiplier 6
multiplies the output of the interpolation circuit 4 and the tone waveform output from the waveform generator 5, and outputs the result as a tone signal by the DAC 7. On the other hand, in time memory 2, the address signal
Output time information based on Ac. The address control circuit 3 receives this time information, determines when to read new envelope information and time information based on this time information, and after a predetermined period of time has elapsed, reads new envelope information and time information. . This operation is repeated in sequence to read envelope information and time information to generate an envelope signal, which is then multiplied by a musical sound waveform to generate a musical tone signal. Here, the envelope signals are read out sequentially,
Once the contents of address 43 are read out, no new envelope information is read out until the key is released, as described above. Therefore, from this point until the key is released, the multiplier 6 outputs the output of the waveform generator 5 at a constant level. When the key is then released, the envelope information from address 44 onwards in the envelope memory 1 is read out as described above, so the output of the multiplier 6 gradually attenuates. Here, when comparing the amount of information between the case where there is time information and the case where there is no time information as in the above example, using Fig. 4, Fig. 4 c corresponds to the amount of information when there is no time information. However, 20 pieces of information are required between 0≦t≦20τ. On the other hand, when time information is used, that is, in FIGS. 4a and 4b, there are seven pieces of envelope information and seven pieces of time information. Since one piece of time information usually requires fewer bits than one piece of envelope information, only 14 pieces of information are required at most, and a large amount of information can be compressed. Therefore, with this configuration, the amount of information can be significantly compressed for parts where the envelope information is constant or changes according to a certain rule, and a more natural musical sound can be produced with a smaller amount of information. can occur. FIG. 5 shows an embodiment in which the present invention is applied to an electronic musical instrument that generates musical tones using a sine wave synthesis method. In FIG. 5, parts having the same functions as those in FIG. 1 are designated by the same reference numerals, and detailed explanations will be omitted. 8-1 to 8-n are musical tone generators.
9 is a sine wave generator, which generates a sine wave signal. 10 is an adder, and each tone generator 8-1
The sum of the outputs of ~8-n is calculated and output. Here, the internal configurations of the tone generators 8-1 to 8-n are all the same except for the storage contents of the envelope memory 1 and the frequency of the sine wave signal generated by the sine wave generator 9. Further, the frequency of each sine wave is an integral multiple of the tone generator 8-1. Further, the frequency of the musical sound waveform generated by each of the musical sound generators 8-2 to 8-n is set to be an integral multiple of the frequency of the musical sound waveform generated by the musical sound generator 8-1, which should serve as a reference. . Next, the operation of the embodiment shown in FIG. 5 will be explained. The basic operation is the same as the circuit shown in FIG. The key is pressed and the key press signal K 0 is “1”
, the address control circuit 3 outputs the address signal.
Ac to time memory 2 and each musical tone generator 8-1 to 8
- Send to n. The time memory 2 also stores time information from the address control circuit 3 and each musical tone generator 8-1 to
8-n. The musical tone generators 8-1 to 8-n generate musical waveforms based on the sent address signal Ac and time information.
Since the tone generators 8-n all perform the same operation, the musical tone generator 8-1 will be explained below. In the musical tone generator 8-1, the envelope memory 1 sends out envelope information based on the address signal Ac, and inputs it to the interpolation circuit 4. The interpolation circuit 4 supplements envelope signals inputted at various time intervals based on time information so as to output envelope signals at constant time intervals. A multiplier 6 multiplies the output of the interpolation circuit 4 and the sine wave output from the sine wave generator 5,
The musical sound generator 8-1 outputs it as a musical sound waveform.
Musical sound waveforms are similarly output from the other musical sound generators 8-n. The adder 10 is connected to each musical tone generator 8-1.
~ Add the musical sound waveforms output from 8-n,
After converting it to an analog signal with DAC7, it is output as a musical tone signal. On the other hand, the time memory 2 outputs time information based on the address signal Ac, and the address control circuit 3 receives this time information and determines when to read new envelope information and time information based on this time information. , After a predetermined period of time has elapsed, the envelope information and time information are read out anew. As mentioned above, since the frequency of the musical sound waveform outputted by each of the musical tone generators 8-1 to 8-n is set as an integer multiple of the frequency of the musical sound waveform outputted by the musical tone generator 8-1 serving as the reference, in this embodiment, an independent envelope is used. This means that sine wave synthesis is performed, and natural instrument sounds in which each harmonic changes subtly can be expressed with a smaller amount of information. In the above explanation, the address control circuit 3 is
Any device may be used as long as the interval between reading time information using the self-generated address signal Ac and generating a new address signal based on the time information changes, but as shown in FIG. An example of the address control circuit 3 is shown. To explain the address control circuit in FIG. 6, 11 is a D flip-flop (hereinafter abbreviated as DFF), which latches the value input to the D terminal at the rising edge of the signal input to the CK terminal. Output from Q terminal. Further, when the signal input to the R terminal becomes "1", the output of the Q terminal becomes "0" unconditionally. Reference numeral 12 denotes a delay circuit which delays the input signal by a sufficiently short time with respect to the key press/release interval and outputs the delayed signal. 13 is a counter;
Counts the signals input to the CK terminal. Also, the signal input to the R terminal is “1”
It will be reset unconditionally. 14 is a lock generator. 15 is a presettable counter, the truth table of which is shown in Table 1.

【表】 16はコンパレータであり、エンベロープメモ
リ1におけるリリース部の直前である“44”とカ
ウンタ13の出力とが一致すると“1”を出力す
る。なお、ここで時間情報は4ビツトの信号であ
る。 次に第6図の動作について説明する。押鍵信号
K0が“1”になると、この信号がAND回路17
とデイレイ回路12に入力され、インバータ18
を介してAND回路17に入力されるので、AND
回路17の出力はデイレイ回路12の遅延時間だ
け“1”となり、直ちに“0”にもどる。この
AND回路17の出力によりカウンタ13、プリ
セツタブルカウンタ15がリセツトされ、出力は
すべて“0”になる。一方、D・FF11のQ出
力は“0”であるので、AND回路19の出力は
“0”である。故に押鍵信号K0の立ち上りでD・
FF11のQ出力は“1”となる。この信号が
AND回路17に印加してあるが、前述のように、
押鍵信号K0が“1”となつた時にカウンタ13
の出力はすべて“0”となるので、AND回路2
0の出力も“0”となり、AND回路19の出力
は“0”のままである。 一方、押鍵信号K0の立ち上りとともにリセツ
トされたプリセツタブルカウンタ15では、クロ
ツク発生器14が発生するクロツク信号のカウン
トを行なう。ここでプリセツタブルカウンタ15
の出力Q1〜Q3がすべて“1”になると、カウン
タ13の出力が“0”であるのでコンパレータ1
6の出力も“0”、故にNAND回路21の出力は
“1”であるのでAND回路22の出力が“1”と
なり、カウンタ13がカウントアツプし、更にプ
リセツタブルカウンタ15のL端子が“1”にな
るのでクロツク信号の立ち上りで時間情報がプリ
セツトされる。プリセツタブルカウンタ15はプ
リセツトされた値からカウントを継続するので、
時間情報の如何によりカウンタ13がカウントア
ツプしていく時間間隔が変化する。以上の動作を
くり返し、カウンタ13の値が44になると、コ
ンパレータ16が“1”を出力するので、
NAND回路21の出力は“0”となる。故に
AND回路22の出力は他の入力信号の如何にか
かわらず“0”となり、以後カウンタ13はカウ
ントアツプを行なわず44の値を保持する。 ここで押鍵信号K0が“0”になると、NAND
回路21の出力が“1”になるので、AND回路
22は再びプリセツタブルカウンタ15の出力
Q0〜Q3がすべて“1”になる毎に“1”を出力
し、これによりカウンタ13がカウントアツプし
ていく。次いで、カウンタ13の出力がすべて
“1”になると、AND回路20の出力が“1”と
なるので、AND回路19の出力も“1”となり
D・FF11がリセツトされ、Q端子は“0”を
出力する。故にAND回路22は他の入力に無関
係に常時“0”を出力する。このためカウンタ1
3はカウントを停止する。 以上が第6図に示すアドレス制御回路3の説明
である。 なお、補間回路4については、第4図a,bに
示す入力信号により、第4図cに示す出力信号が
得られるものであればどのようなものでもよい
が、第7図に補間回路4の一例を示す。 第7図を第8図に示すタイミング図とともに説
明すると、18はカウンタであり、CK端子に入
力される信号の立ち下りでカウントを行なう。ま
た、R端子に“1”が与えられると、CK端子に
与えられるクロツク信号に同期して出力がリセツ
トされる。24〜26はラツチであり、CK端子
に入力されている信号の立ち上り時に入力信号を
ラツチする。27は減算器であり、入力から1を
減算し出力する。28はコンパレータであり、A
入力とB入力が一致すると“1”を出力する。2
9は減算器であり、A端子の入力からB端子の入
力を減算し出力する。30は割算器であり、A入
力の値をB入力の値で割る。31は乗算器、32
は加算器である。 上記構成において、カウンタ23がクロツク信
号をカウントしていき、コンパレータ28におい
てA入力とB入力とが一致するとコンパレータ2
8は“1”を出力する(第8図t=t1)。故にカ
ウンタ23のR端子が“1”となり、次のクロツ
ク信号の立ち下り時にリセツトされる(第8図t
=t2)。また、NAND回路33により、ラツチ2
4がエンベロープ情報を、ラツチ26が時間情報
をラツチする(第8図t=t2)。ここでコンパレ
ータ出力とクロツク信号のNANDをとつたもの
をラツチ用の信号としている理由を示す。仮にt
=t2において、ラツチ26に“1”がラツチされ
たとすると、コンパレータ28の入力は、A入力
は“0”、B入力は、減算器27がラツチ26の
出力から1を引くので“0”となり、コンパレー
タ28は引き続き“1”を出力する。故に、クロ
ツク信号を用いて確実にt=t2の時点でラツチ2
4〜26のCK端子の信号が立ち上るようにして
いる。 以上のようにして、時間情報に基づいた時間間
隔で新たにエンベロープ情報をとり込むことがで
きる。 次に、減算器29、割算器30、乗算器31、
加算器32の出力について述べる。 減算器29は、{ラツチ24の出力}−{ラツチ
25の出力}を計算し出力する。割算器30がそ
の値をラツチ26の出力即ち時間情報で割る。次
いで、乗算器31が割算器30の出力に対し、カ
ウンタ23の出力を掛け合わせる。加算器32が
ラツチ25の出力とこれに加えて出力する。故
に、加算器32の出力は、 A={ラツチ24の出力} B={ラツチ25の出力} n={カウンタ23の出力} T={時間情報}として (A−B)÷T×n+B となる。ここでnの値が“0”になる毎にラツチ
24が新しいエンベロープ情報をラツチし、ラツ
チ25がラツチ24の出力、即ち1サイクル前の
エンベロープ情報をラツチするので第4図cに示
すような出力が加算器32より得られる。 なお、第1図、第5図において、エンベロープ
メモリ1の出力を補間回路4を用いて2個のエン
ベロープ情報の間を補充を行なつているが、エン
ベロープメモリ1の出力を直接乗算器6へ入力す
るようにしてもよいものである。 また、以上の実施例においては、単一の楽音を
発生する場合について述べたが、エンベロープメ
モリ、乗算器等を時分割で使用し、複音を発生す
るようにできることはいうまでもない。 以上述べたように本発明によれば、エンベロー
プ情報に時間情報を加えることにより、必要な時
点で必要なエンベロープ情報を読み出すことがで
きる。特に、自然楽音は立ち上り時にはそのスペ
クトル成分が大きく変化するために多くの情報量
が必要となるが、定常部においてはあまり変化せ
ず情報量は少なくて済む。このような場合に本発
明を用いれば、立ち上り部においてはエンベロー
プ情報を読み出す間隔を小さくし、定常部では読
み出し間隔を大きくすることができるためきわめ
て効率よくエンベロープ情報を発生することがで
き、より少ない情報量で、より自然な楽音が容易
に合成できる。
[Table] A comparator 16 outputs "1" when "44" immediately before the release portion in the envelope memory 1 and the output of the counter 13 match. Note that the time information here is a 4-bit signal. Next, the operation shown in FIG. 6 will be explained. key press signal
When K 0 becomes “1”, this signal is sent to the AND circuit 17
is input to the delay circuit 12, and the inverter 18
Since it is input to the AND circuit 17 via
The output of the circuit 17 becomes "1" for the delay time of the delay circuit 12, and immediately returns to "0". this
The counter 13 and presettable counter 15 are reset by the output of the AND circuit 17, and all outputs become "0". On the other hand, since the Q output of the D.FF 11 is "0", the output of the AND circuit 19 is "0". Therefore, at the rising edge of the key press signal K0 , D.
The Q output of FF11 becomes "1". This signal
The voltage is applied to the AND circuit 17, but as mentioned above,
When the key press signal K0 becomes “1”, the counter 13
Since all outputs are “0”, AND circuit 2
The output of 0 also becomes "0", and the output of the AND circuit 19 remains "0". On the other hand, the presettable counter 15, which is reset at the rising edge of the key press signal K0 , counts the clock signal generated by the clock generator 14. Here, presettable counter 15
When the outputs Q 1 to Q 3 of all become “1”, the output of the counter 13 is “0”, so the comparator 1
Since the output of the NAND circuit 21 is "1", the output of the AND circuit 22 becomes "1", the counter 13 counts up, and the L terminal of the presettable counter 15 becomes "1". 1'', time information is preset at the rising edge of the clock signal. Since the presettable counter 15 continues counting from the preset value,
The time interval at which the counter 13 counts up changes depending on the time information. After repeating the above operation, when the value of the counter 13 reaches 44, the comparator 16 outputs "1", so
The output of the NAND circuit 21 becomes "0". Therefore
The output of the AND circuit 22 becomes "0" regardless of other input signals, and the counter 13 holds the value of 44 without counting up thereafter. Here, when the key press signal K 0 becomes “0”, the NAND
Since the output of the circuit 21 becomes "1", the AND circuit 22 outputs the output of the presettable counter 15 again.
Each time Q 0 to Q 3 become "1", "1" is output, and the counter 13 counts up accordingly. Next, when all the outputs of the counter 13 become "1", the output of the AND circuit 20 becomes "1", so the output of the AND circuit 19 also becomes "1", the D/FF 11 is reset, and the Q terminal becomes "0". Output. Therefore, the AND circuit 22 always outputs "0" regardless of other inputs. Therefore, counter 1
3 stops counting. The above is the explanation of the address control circuit 3 shown in FIG. The interpolation circuit 4 may be of any type as long as it can obtain the output signal shown in FIG. 4c based on the input signals shown in FIGS. An example is shown below. Explaining FIG. 7 together with the timing diagram shown in FIG. 8, 18 is a counter which counts at the falling edge of the signal input to the CK terminal. Furthermore, when "1" is applied to the R terminal, the output is reset in synchronization with the clock signal applied to the CK terminal. Numerals 24 to 26 are latches, which latch the input signal at the rising edge of the signal input to the CK terminal. 27 is a subtracter which subtracts 1 from the input and outputs the result. 28 is a comparator, A
When the input and B input match, "1" is output. 2
A subtracter 9 subtracts the input of the B terminal from the input of the A terminal and outputs the result. 30 is a divider which divides the value of the A input by the value of the B input. 31 is a multiplier, 32
is an adder. In the above configuration, the counter 23 counts the clock signals, and when the A input and B input match in the comparator 28, the comparator 2
8 outputs "1" (t=t 1 in FIG. 8). Therefore, the R terminal of the counter 23 becomes "1" and is reset at the next falling edge of the clock signal (see t in Figure 8).
= t2 ). Also, the latch 2 is connected by the NAND circuit 33.
4 latches envelope information, and latch 26 latches time information (t=t 2 in FIG. 8). Here we will explain why the signal obtained by NANDing the comparator output and the clock signal is used as the latch signal. If t
= t 2 , if "1" is latched in the latch 26, the input of the comparator 28 will be "0" for the A input and "0" for the B input since the subtracter 27 subtracts 1 from the output of the latch 26. Therefore, the comparator 28 continues to output "1". Therefore, the clock signal is used to ensure that latch 2 is activated at t=t2.
The signals of CK terminals 4 to 26 are made to rise. In the manner described above, envelope information can be newly captured at time intervals based on time information. Next, a subtracter 29, a divider 30, a multiplier 31,
The output of the adder 32 will be described. The subtracter 29 calculates and outputs {output of latch 24}-{output of latch 25}. Divider 30 divides that value by the output of latch 26, ie, the time information. Next, a multiplier 31 multiplies the output of the divider 30 by the output of the counter 23. Adder 32 outputs the output of latch 25 and in addition thereto. Therefore, the output of the adder 32 is as follows: A={output of latch 24} B={output of latch 25} n={output of counter 23} T={time information} (A-B)÷T×n+B Become. Here, each time the value of n becomes "0", the latch 24 latches new envelope information, and the latch 25 latches the output of the latch 24, that is, the envelope information from one cycle before, so that the output is as shown in FIG. 4c. An output is obtained from adder 32. 1 and 5, the output of the envelope memory 1 is supplemented between two pieces of envelope information using the interpolation circuit 4, but the output of the envelope memory 1 is directly sent to the multiplier 6. It is also possible to input the information. Further, in the above embodiments, a case has been described in which a single musical tone is generated, but it goes without saying that envelope memories, multipliers, etc. can be used in a time-sharing manner to generate multiple tones. As described above, according to the present invention, necessary envelope information can be read out at a necessary time by adding time information to envelope information. In particular, a natural musical tone requires a large amount of information because its spectral components change greatly at the rise, but in the steady state it does not change much and only requires a small amount of information. In such a case, if the present invention is used, it is possible to reduce the interval at which envelope information is read in the rising part and to increase the read interval in the stationary part, making it possible to generate envelope information extremely efficiently, thereby reducing the With the amount of information, more natural musical tones can be easily synthesized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明における第1の実施例を示す回
路図、第2図はそのエンベロープメモリに記憶さ
れているエンベロープ情報を示す図、第3図はそ
の時間メモリに記憶されている時間情報を示す
図、第4図a,b,cは補間回路の入出力の関係
を示す図、第5図は本発明における第2の実施例
を示す回路図、第6図は本発明に用い得るアドレ
ス制御回路の具体例を示す回路図、第7図は本発
明に用い得る補間回路の具体例を示す回路図、第
8図は第7図に示す補間回路の動作を説明するた
めのタイミング図である。 1……エンベロープメモリ、2……時間メモ
リ、3……アドレス制御回路、4……補間回路、
5……波形発生器、6……乗算器、8……楽音発
生器、9……正弦波発生器、10……加算器。
FIG. 1 is a circuit diagram showing a first embodiment of the present invention, FIG. 2 is a diagram showing envelope information stored in the envelope memory, and FIG. 3 is a diagram showing time information stored in the time memory. Figures 4a, b, and c are diagrams showing the relationship between input and output of the interpolation circuit, Figure 5 is a circuit diagram showing the second embodiment of the present invention, and Figure 6 is an address that can be used in the present invention. FIG. 7 is a circuit diagram showing a specific example of a control circuit, FIG. 7 is a circuit diagram showing a specific example of an interpolation circuit that can be used in the present invention, and FIG. 8 is a timing diagram for explaining the operation of the interpolation circuit shown in FIG. be. 1... Envelope memory, 2... Time memory, 3... Address control circuit, 4... Interpolation circuit,
5... Waveform generator, 6... Multiplier, 8... Tone generator, 9... Sine wave generator, 10... Adder.

Claims (1)

【特許請求の範囲】 1 楽音波形を発生する波形発生器と、エンベロ
ープ情報を記憶しているエンベロープ記憶装置
と、前記エンベロープ情報を読み出す時間間隔を
表す時間情報を記憶している時間記憶装置と、押
鍵離鍵により発生される押鍵信号に基づき、前記
時間情報及びエンベロープ情報の読み出しを開始
し、読み出した時間情報に基づく時間が経過後、
前記時間情報及びエンベロープ情報の更新を行う
読み出し制御装置と、前記読み出し制御装置によ
り読み出されたエンベロープ情報と時間情報に基
づき、更新前のエンベロープ情報から更新後のエ
ンベロープ情報へと移行すべく、前記時間情報に
て示される時間間隔に応じ、前記更新前のエンベ
ロープ情報と前記更新後のエンベロープ情報間の
補間演算を行うことによりエンベロープ信号を発
生するエンベロープ発生器と、前記楽音波形と前
記エンベロープ信号との乗算を行う演算器とを備
えたことを特徴とする電子楽器。 2 前記波形発生器と前記エンベロープ記憶装置
と、前記演算器とを1組とする楽音発生器を複数
組備え、前記読み出し制御装置が、前記時間情報
に基づき前記複数組の楽音発生器のうち少なくと
も2組の楽音発生器内において用いられるエンベ
ロープ情報を更新するようにしたことを特徴とす
る特許請求の範囲第1項記載の電子楽器。 3 特許請求の範囲第2項の記載において、複数
組の楽音発生器内にある波形発生器を正弦波発生
器で構成し、これらの正弦波発生器の発生する正
弦波信号の周波数を、基準となるべき正弦波発生
器の発生する正弦波信号の周波数の実質的に整数
倍としたことを特徴とする電子楽器。
[Scope of Claims] 1. A waveform generator that generates a musical sound waveform, an envelope storage device that stores envelope information, and a time storage device that stores time information that represents a time interval for reading out the envelope information. The reading of the time information and envelope information is started based on the key press signal generated by key press and release, and after the time based on the read time information has elapsed,
a readout control device that updates the time information and envelope information; and a readout control device that updates the time information and the envelope information; an envelope generator that generates an envelope signal by performing an interpolation operation between the envelope information before the update and the envelope information after the update according to a time interval indicated by time information; An electronic musical instrument characterized by comprising: an arithmetic unit that performs multiplication. 2. A plurality of sets of musical tone generators each including the waveform generator, the envelope storage device, and the arithmetic unit are provided, and the readout control device selects at least one of the plurality of musical tone generators based on the time information. 2. The electronic musical instrument according to claim 1, wherein envelope information used in two sets of musical tone generators is updated. 3. In the statement of claim 2, the waveform generators in the plural sets of musical tone generators are constituted by sine wave generators, and the frequency of the sine wave signals generated by these sine wave generators is set to a reference value. An electronic musical instrument characterized in that the frequency is substantially an integral multiple of the frequency of a sine wave signal generated by a sine wave generator.
JP56183558A 1981-11-16 1981-11-16 Electronic musical instrument Granted JPS5885491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56183558A JPS5885491A (en) 1981-11-16 1981-11-16 Electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56183558A JPS5885491A (en) 1981-11-16 1981-11-16 Electronic musical instrument

Publications (2)

Publication Number Publication Date
JPS5885491A JPS5885491A (en) 1983-05-21
JPS6323558B2 true JPS6323558B2 (en) 1988-05-17

Family

ID=16137898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56183558A Granted JPS5885491A (en) 1981-11-16 1981-11-16 Electronic musical instrument

Country Status (1)

Country Link
JP (1) JPS5885491A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188299A (en) * 1984-10-06 1986-05-06 ヤマハ株式会社 Musical sound signal generator
JPH0693195B2 (en) * 1984-07-24 1994-11-16 ヤマハ株式会社 Music signal generator
JPH07105951B2 (en) * 1984-09-04 1995-11-13 松下電器産業株式会社 Digital convergence device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53107815A (en) * 1977-01-10 1978-09-20 Kawai Musical Instr Mfg Co Tone frequency generator for multiisound synthesizer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53107815A (en) * 1977-01-10 1978-09-20 Kawai Musical Instr Mfg Co Tone frequency generator for multiisound synthesizer

Also Published As

Publication number Publication date
JPS5885491A (en) 1983-05-21

Similar Documents

Publication Publication Date Title
JPS5919356B2 (en) electronic musical instruments
US4680479A (en) Method of and apparatus for providing pulse trains whose frequency is variable in small increments and whose period, at each frequency, is substantially constant from pulse to pulse
US4402243A (en) Synthesizer circuit for electronic musical instrument
US4890527A (en) Mixing type tone signal generation device employing two channels generating tones based upon different parameter
JPS6140119B2 (en)
JPS6323558B2 (en)
JP2915452B2 (en) Tone generator
JP3536426B2 (en) Waveform generator
JP2606918B2 (en) Music information calculation method
JPH0225515B2 (en)
JP2503744B2 (en) Music synthesizer
JPH0131638B2 (en)
JPS6248239B2 (en)
JP3552265B2 (en) Sound source device and audio signal forming method
JPS5921038B2 (en) electronic musical instruments
JPS5888790A (en) Electronic musical instrument
JP3311898B2 (en) Music synthesis circuit
JP2797140B2 (en) Musical sound wave generator
JPS6347917Y2 (en)
JP2640991B2 (en) Tone generator
JP3104281B2 (en) Music generator
JP3433764B2 (en) Waveform changing device
JP3095323B2 (en) Electronic musical instrument
JP3245411B2 (en) Electronic musical instrument
JPH043875B2 (en)