JPS63234437A - キヤプスタンサ−ボ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的１ （産業上の利用分野） 本発明は磁気記録再生装置のキャプスタンサーボ回路に
係り、特に位相補償回路に関する。

（従来の技術） 第４図は従来のキャプスタンサーボ回路の一例を示した
ブロック図である。キャプスタンモータ１１の速度に対
応したＦＧ信号１００はアンプ１にて増幅され、波形整
形回路２にて波形整形された後、速度弁別器３及び１／
ｎ分周器４に入力される。

速度弁別器３はＦＧ信号１００より第５図に示すような
速度弁別器＠（パルス幅変調信号）２００を出力する。

第５図（Ａ）はキャプスタンモータが設定速度で回転し
ている時の速度弁別信号波形例であり、第５図（８）は
キャプスタンモータ１１が設定速度より遅い場合の信号
波形例で、オンデユーテイが小ざく（即ち電圧が小さく
）なっており、第５図（Ｃ）はキャプスタンモータが設
定速度より速い場合の信号波形例でオンデユーテイが大
きくなっている。このような速度弁別信号２００はキャ
リアフィルタ５にてＤＣ化（ｖＡＦｃ）された後加算回
路６に入力される。一方、１／ｎ分周器４はＦＧ倍信号
１／ｎに分周した分周信号を位相比較器７に出力する。

位相比較器７はキャプスタンモータ１１の位相が遅れて
いる場合にはデユーティが大きい、位相が進んでいる場
合はデユーティが小さい位相幅差信＠３００を出力する
。この位相偏差信号３００はキャリアフィルタ位相補償
回路８により、ＤＣ化（ＶＡ、。）された後加算回路６
に入力される。

加算回路６ではＤＣ化された速度制御電圧ＶＡＦＣと位
相補償された位相制御電圧Ｖ　ＡＰＣが加算され、ｈａ
算結果が位相補償回路９を介して駆動回路（ＰＷＭ駆動
）１０に入力される。駆動回路１０は入力信号に基づい
てキャプスタンモータ１１を駆動する。

第６図は第４図に示した加算回路６以降の只法的回路例
でおる。加算回路６は演算増幅器６１の帰１部にコンデ
ンサＣｔｆｉ挿入されているため、ＤＣゲインは大きく
、また高域ゲインは帰還部のＲで決められる。このため
駆動回路１０の利得は小ざくで良い。

ところで、キャプスタンサーボループを考えると既製の
ＶＴＲにはβ■、β■、βＩ［ＩヤＳＰ、　ＬＰ、ＥＰ
等の各種の記録モードが存在するため、簡便に各記録モ
ードに対応したサーボループを構成するには、加算回路
６の利得を切換える必要がある。しかし、第６図に示す
如く加算回路６の帰還部にコンデンサＣがおると、Ｒと
Ｃの時定数でカットオフ周波数が決まるため、多くのモ
ードを切換えられなくなる。そこで、第７図に示すよう
に加算回路６の帰還部に帰還抵抗Ｒ１〜Ｒ４を複数設け
、モードによってこの抵抗を切換えてゲイン補正する方
法が採られている。この結果、加算回路６におけるＤＣ
ゲイン不足が生じ負荷変動の大きいキャプスタンループ
として使用に耐えないのと、高域ゲインも不足すること
があり（加算回路利得が小ざい場合）帯域を広げられな
いため、駆動回路にＤＣゲインと高域ゲインを補うアン
プが必要となる。このようにすれば、加算回路６の次段
におる位相補償回路の出力Ｖ。とその基準電圧ｖＦとが
つり合ってキャプスタンループ系が成り立つことになる
。しかし、位相補償回路にコンデンサが存在するため、
１度コンデンサの電位が高くなるとモータは急激に速度
を上げてしまい速度を落とすのが困難となる。第８図は
上記の関係を示したタイミングチャートで、第８図（Ａ
）にて時刻ｔ。でキャプスタンモータをオンとすると位
相補償回路のコンデンサの電位が第８図（Ｂ）に示す如
く上昇し、これと共にキャプスタンモータの速度も第８
図（Ｃ）に示す如く急激に速度を上げてしまい、設定速
度に速度を落とすことが困難となってしまう。また、第
８図（Ｄ）は従来の速度制御電圧ＶＡＦＣの変化を示し
たもので、一旦上がった速度を落とすために急激に電圧
が下降している。

〈発明が解決しようとする問題点） 上記の如〈従来の加算回路の帰還抵抗を記録モードによ
って切換えてゲイン補正キャプスタンサーボ回路では、
モータ制御信号の位相補償回路のコンデンサ電位が高く
なると、キャプスタンモータが暴走気味となり速度を落
とすように制御するのが困難になるという欠点があった
。そこで本発明は上記の欠点を除去するもので、サーボ
系の引き込みを簡単な回路にて早め、且つ加算回路の帰
還抵抗を記録モードによって切換えてゲイン補正を行う
ことができるキャプスタンサーボ回路を提供することを
目的としている。

［発明の構成］ （問題点を解決するための手段） 本発明は、キャプスタンモータの回転数に対応したＦＧ
倍信号りキャプスタンモータの速度に対応して速度制御
電圧と同モータの位相偏差に応じた位相制御電圧とを加
算して同モータの回転数を制御する制御信号を得、且つ
この制御信号の位相を補償する位相補償回路を有するキ
ャプスタンサーボ回路において、速度制御電圧が所定電
圧以上となったか否かを検出する検出回路と、前記速度
制御電圧が所定電圧以上となると前記位相補償回路のコ
ンデンサの電荷を放電させる放電回路とを具備して構成
される。

（作用） 本発明のキャプスタンサーボ回路において、検出回路は
速度制御電圧が所定電圧以上となるとこれを放電回路に
出力する。放電回路は前記速度制御電圧が所定電圧とな
ると前記位相補償回路のコンデンサの電荷を放電させる
。

（実施例） 以下本発明の一実施例を従来例と同一部には同一符号を
付して図面を参照して説明する。第１、図は本発明のキ
ャプスタンサーボ回路の一実施例を示した要部ブロック
図である。５は速度弁別信号２００をＤＣ化して速度制
御電圧ｖＡＦＣにするキャリアフィルタ、６は速度制御
電圧ＶＡＦＣと位相速度電圧ＶＡＰ。とを加算してモー
タ制御信号４００を出力する加算回路、８は位相偏差信
号３００をＤＣ化して位相制御電圧ＶＡＰ。を出力する
キャリアフィルタ位相補償回路、９はモータ制御信号４
００の位相補償を行う位相補償回路、１０はモータ制御
信号４００に応じてキャプスタンモータ１１を駆動制御
する駆動回路、１１はキャプスタンモータ、１２は速度
制御電圧ＶＡ、。が所定値を越えたことを検出する検出
回路、１３は検出回路１２の検出信号により位相補償回
路９のコンデンサの放電を行う放電回路である。

第２図は第１図に示した加算回路６以降の具体例で、オ
ペアンプ６１の入力部に設けられたＣ、、ＲＱから成る
平滑回路にてＶＡＦＣの微変動を取り除いたｖＭでか検
出回路１２に入力され、放電回路１３の出力側が位相補
償回路９の入力側に接続されている。又は、オペアンプ
６１の帰還部には複数の抵抗Ｒ１〜Ｒ４が設けられてお
り、この抵抗を記録モードに合わせて切換えることによ
り、オペアンプ６１のゲインを変更し得るようになって
いる。

第３図は第１図に示した検出回路１２及び放電回路１３
の具体的回路例である。オペアンプＱ１が主に検出回路
１２を構成し、主にトランジスタＱ２　。

Ｑ３が放電回路１３を構成している。

次に本実施例の動作について説明する。第１図及び第２
図において検出回路１２は速度制御電圧ＶＡＦＣｔＲｏ
　−Ｃ１の平滑回路にて平滑したＶＡＦＣを入力し、こ
れを第３図に示したオペアンプＱ１により基準電圧■ｒ
ｅｆと比較し、ＶＡＦτ〉■ｒｅｆの時その出力をハイ
レベルからローレベルとしてトランジスタＱ２をオフと
する。これによりトランジスタＱ３がオンとなって第２
図の位相補償回路９の入力側がトランジスタＱ３を介し
て接地される。これにより第２図に示した位相補償回路
９のコンデンサＣ８にたまっている電荷がトランジスタ
Ｑ３を介して放電される。第８図（Ｄ）〜（Ｆ）は上記
動作を説明するタイミングチャートでおる。第８図（Ａ
）に示す如くキャプスタンモータ１１が時刻ｔ。でオン
となると、第８図（Ｄ）に示す如く速度制御電圧ＶＡＦ
Ｃが上昇してキャプスタンモータ１１の速度を上昇させ
る。この速度制御電圧ＶＡＦＣ（実際はｖＭで）が基準
電圧ｖｒｅｆに達すると、上記した如く検出回路１２の
出力が第８図（Ｅ）で示したタイミングにてローレベル
となる。

これにより放電回路１３が動作して第２図に示したコン
デンサＣ８の電位は第３図（Ｆ）の実線で示す如く時間
Ｔ１で急速に下降し、キャプスタンモータ１１を所定速
度とする安定電位となる。なお、放電回路１３がない場
合は、コンデンサＣ８の電位が前記安定電位になるまで
に１２時間かかる。

本実施例によれば、加算回路６のオペアンプ６１の帰還
部に複数の抵抗Ｒ１〜Ｒ４を設け、記録モードに応じて
これら抵抗の１つを選択して各モード最適なオペアンプ
６１のゲインを得ることができる。その際前記オペアン
プ６１のゲインにかかわらず制御電圧Ｖ　　が基準電圧
ｖｒｅｆを越えると検ＦＣ 出回路１２がこれを検出して放電回路１３を働かせ位相
補償回路９のコンデンサＣ８の放電を行って、このコン
デンサＣ０の電位を急速に安定電位としキャプスタンモ
ータ１１の速度を短時間に所定速度とすることができる
。

［発明の効果］ 以上記述した如く本発明のキャプスタンサーボ回路によ
れば、サーボ系の引き込みを簡単な回路にて早め、且つ
加算回路の帰還抵抗を記録モードによって切換えてゲイ
ン補正を行い得る効果がある。

【図面の簡単な説明】

第１図は本発明のキャプスタンサーボ回路の一実施例を
示した要部ブロック図、第２図は第１図に示した加算回
路以降の具体的例を示した回路図、第３図は第１図に示
した検出回路及び放電回路の具体例を示した回路図、第
４図は従来のキャプスタンサーボ回路の一例を示したブ
ロック図、第５図は第１図の速度弁別器から出力される
速度弁別信号の波形例を示した波形図、第６図は第１図
に示した加算回路以降の具体例を示した回路図第７図は
加算回路の他の例を示した回路図、第８図は従来例と本
実施例の動作タイミングチャートである。 ５・・・キャリアフィルタ　　６・・・加算回路８・・
・キャリアフィルタ位相補償回路９・・・位相補償回路
　　　　１０・・・駆動回路１１・・・キャプスタンモ
ータ　１２・・・検出回路１３・・・放電回路　　　　
　６１．　Ｑｌ・・・オペアンプＣ０・・・コンデンサ
　Ｑ２．Ｑ３・・・トランジスタ代理人　弁理士　則　
近　憲　佑 同　　宇治　弘 第１図 第３図 〉　　〉 ｔ。 ■２ 第８図

Claims (1)

【特許請求の範囲】
1. キャプスタンモータの回転数に対応したＦＧ信号よりキ
   ャプスタンモータの速度に対応した速度制御電圧と同モ
   ータの位相偏差に応じた位相制御電圧とを加算して同モ
   ータの回転数を制御する制御信号を得、且つこの制御信
   号の位相を補償する位相補償回路を有するキャプスタン
   サーボ回路において、速度制御電圧が所定電圧以上とな
   ったか否かを検出する検出回路と、前記速度制御電圧が
   所定電圧以上となると前記位相補償回路のコンデンサの
   電荷を放電させる放電回路とを具備したことを特徴とす
   るキャプスタンサーボ回路。