JPS63219123A - Manufacture of thin film transistor - Google Patents

Manufacture of thin film transistor

Info

Publication number
JPS63219123A
JPS63219123A JP5208187A JP5208187A JPS63219123A JP S63219123 A JPS63219123 A JP S63219123A JP 5208187 A JP5208187 A JP 5208187A JP 5208187 A JP5208187 A JP 5208187A JP S63219123 A JPS63219123 A JP S63219123A
Authority
JP
Japan
Prior art keywords
substrate
thin film
plasma
polycrystalline silicon
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5208187A
Other languages
Japanese (ja)
Inventor
Kenji Nakazawa
中沢 憲二
Hiroshi Yamada
宏 山田
Shigeto Koda
幸田 成人
Yasuhiro Torii
鳥居 康弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP5208187A priority Critical patent/JPS63219123A/en
Publication of JPS63219123A publication Critical patent/JPS63219123A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To manufacture a thin film transistor having a high field effect mobility on a low-cost glass substrate by forming a polycrystalline silicon film of a high degree of orientation having a particular plane orientation at a low temperature. CONSTITUTION:After heating a substrate 15 to 600 deg.C, a SiH4 gas 26 is introduced into a plasma chamber 12, and a magnetic field satisfying the electron cyclotron resonance condition is generated. A microwave 27 satisfying the resonance condition for this magnetic field is propagated into a microwave guide 17 and introduced into a plasma generating chamber 11 via a microwave introducing window 18. As a result, the gas 26 is decomposed by the interaction of the microwave 27 and the magnetic field, generating a plasma 28 composed of SiH2 ions. At this time, if a d.c. voltage is applied between a holder 14 and the chamber 12, the plasma 28 is deposited on the substrate 15 by the electric field directing to a vacuum chamber 13 and the diverging magnetic field, thereby forming a polycrystalline silicon film. With this, a thin film transistor of a high field effect mobility can be manufactured on a low-cost glass substrate.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体薄膜に多結晶シリコン膜を用いた薄膜
トランジスタ、いわゆる多結晶シリコン薄膜トランジス
タの製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a thin film transistor using a polycrystalline silicon film as a semiconductor thin film, a so-called polycrystalline silicon thin film transistor.

〔従来の技術〕[Conventional technology]

近年、アクティブマトリックス型平面ディスプレイパネ
ルの実現を目的として、半導体薄膜に多結晶シリコン膜
を用いた薄膜トランジスタの開発    ゛が進められ
ている。この平面ディスプレイパネルを安価に実現する
ためには、低価格なガラス基板上に、高速なスイッチン
グ特性をもつ薄膜トランジスタを形成する必要がある。
In recent years, development of thin film transistors using polycrystalline silicon films as semiconductor thin films has been progressing with the aim of realizing active matrix type flat display panels. In order to realize this flat display panel at low cost, it is necessary to form thin film transistors with high-speed switching characteristics on a low-cost glass substrate.

したがって、このような薄膜トランジスタは、標準的な
ガラス基板が変形しない600℃以下の温度で形成され
、かつ高い電界効果移動度をもたなければならない。
Therefore, such thin film transistors must be formed at temperatures below 600° C., at which standard glass substrates do not deform, and must have high field-effect mobility.

従来の多結晶シリコン膜を用いた薄膜トランジスタの製
造方法を第4図に示す薄膜トランジスタの断面図を用い
て説明する。まず、多結晶シリコン膜42を減圧CVD
法によって基板41上に形成する。次に、ゲート絶縁膜
43をプラズマCVD法。
A conventional method for manufacturing a thin film transistor using a polycrystalline silicon film will be described with reference to a cross-sectional view of a thin film transistor shown in FIG. First, the polycrystalline silicon film 42 is deposited by low pressure CVD.
It is formed on the substrate 41 by a method. Next, the gate insulating film 43 is formed by plasma CVD.

減圧CVD法等の方法で形成した後、アルミニウム。Aluminum is formed by a method such as a low pressure CVD method.

モリブデン等の金属膜あるいは、多結晶シリコン膜より
なるゲート電極44を形成する。次いで、前記ゲート電
極44をマスクとしてイオン注入法によりリン、ボロン
、ヒ素等の不純物を打ち込んだ後、熱処理を施して不純
物の活性化を行ない、多結晶シリコン膜42の表面にソ
ース領域45゜ドレイン領域46を形成する。次に、層
間絶縁膜47を堆積した後、ソース領域45.ドレイン
領域46上の層間絶縁膜47にそれぞれコンタクトホー
ルを開口し、これら開口を通じてソース領域。
A gate electrode 44 made of a metal film such as molybdenum or a polycrystalline silicon film is formed. Next, impurities such as phosphorus, boron, arsenic, etc. are implanted by ion implantation using the gate electrode 44 as a mask, and then heat treatment is performed to activate the impurities, forming a source region 45° drain on the surface of the polycrystalline silicon film 42. A region 46 is formed. Next, after depositing an interlayer insulating film 47, source regions 45. Contact holes are formed in the interlayer insulating film 47 above the drain region 46, and the source region is formed through these openings.

ドレイン領域とそれぞれ接触したソース電極48゜ドレ
イン電極49を形成する。最後に、水素を含むガス中で
400℃程度の熱処理を施すことによって、多結晶シリ
コン膜42の水素化、およびソース領域45とソース電
極48とのコンタクト抵抗。
A source electrode 48 and a drain electrode 49 are formed in contact with the drain region, respectively. Finally, by performing heat treatment at about 400° C. in a gas containing hydrogen, the polycrystalline silicon film 42 is hydrogenated and the contact resistance between the source region 45 and the source electrode 48 is reduced.

ドレイン領域46とドレイン電極49とのコンタクト抵
抗の低減を行なって薄膜トランジスタを完成する。
The contact resistance between the drain region 46 and the drain electrode 49 is reduced to complete the thin film transistor.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、上記した製造方法による薄膜トランジスタに
おいて、電界効果移動度を向上するためには、結晶粒の
配向性が良い多結晶シリコン膜を用いる必要がある。ま
た、低価格なガラス基板を使用するためには、ガラス基
板の歪点以下すなわち600℃以下の温度で多結晶シリ
コン膜を形成する必要がある。しかしながら、従来の減
圧CVD法により水素化シリコンガスを熱分解して形成
する方法では、結晶粒の配向性が良い多結晶シリコン膜
を600℃以下の温度では形成できなかった。したがっ
て、基板として高価な石英ガラスを用いねばならず、低
価格なガラス基板上に高速なスイン= 3= チング特性をもつ薄膜トランジスタを形成できないとい
う問題があった。
By the way, in order to improve field effect mobility in the thin film transistor manufactured by the above manufacturing method, it is necessary to use a polycrystalline silicon film with good crystal grain orientation. Furthermore, in order to use a low-cost glass substrate, it is necessary to form a polycrystalline silicon film at a temperature below the strain point of the glass substrate, that is, below 600°C. However, with the conventional method of thermally decomposing hydrogenated silicon gas using the low-pressure CVD method, a polycrystalline silicon film with good crystal grain orientation cannot be formed at a temperature of 600° C. or lower. Therefore, expensive quartz glass must be used as the substrate, and there is a problem in that a thin film transistor with high-speed swinging characteristics cannot be formed on an inexpensive glass substrate.

本発明は上記のような問題点を解消するためになされた
ものであり、その目的は、特定の面方位を有する高配向
性の多結晶シリコン膜を低温で形成することによって、
低価格なガラス基板上に高速なスイッチング特性をもつ
薄膜トランジスタを製造する方法を提供することにある
The present invention has been made to solve the above-mentioned problems, and its purpose is to form a highly oriented polycrystalline silicon film having a specific plane orientation at a low temperature.
An object of the present invention is to provide a method for manufacturing a thin film transistor having high-speed switching characteristics on a low-cost glass substrate.

〔問題点を解決するための手段〕[Means for solving problems]

すなわち、本発明は、基板上に半導体薄膜として多結晶
シリコン膜を形成する工程を具備する薄膜トランジスタ
の製造方法において、前記多結晶シリコン膜の形成工程
は、前記基板を真空チャンバ内に設置し加熱する基板加
熱工程と、前記真空チャンバに隣接したプラズマ発生室
で水素化シリコンガスをマイクロ波と磁場との相互作用
にょシ分解し、プラズマを生成するプラズマ発生工程と
、前記基板と前記プラズマ発生室との間に電圧を印加し
て、前記プラズマをプラズマ発生室より引き出し、所定
の運動エネルギをもって前記基板上に=4− 堆積させる膜堆積工程を含有し、前記膜堆積工程で基板
上に到達するプラズマ中のイオンの量および運動エネル
ギが、特定の面方位を有する高配向性の多結晶シリコン
膜を形成するように選択されていることを特徴とする。
That is, the present invention provides a method for manufacturing a thin film transistor comprising a step of forming a polycrystalline silicon film as a semiconductor thin film on a substrate, in which the step of forming the polycrystalline silicon film includes placing the substrate in a vacuum chamber and heating it. a substrate heating step; a plasma generation step of generating plasma by decomposing hydrogenated silicon gas through interaction between microwaves and a magnetic field in a plasma generation chamber adjacent to the vacuum chamber; the plasma reaching the substrate in the film deposition step; the plasma reaching the substrate in the film deposition step; The amount and kinetic energy of the ions therein are selected to form a highly oriented polycrystalline silicon film with a specific plane orientation.

〔作用〕[Effect]

したがって、本発明においては、基板に電圧を加えて多
結晶シリコン膜を形成することにより、基板の加熱温度
にして600℃以下の低温で電界効果移動度の高い薄膜
トランジスタを得ることができる。
Therefore, in the present invention, by applying voltage to the substrate to form a polycrystalline silicon film, a thin film transistor with high field effect mobility can be obtained at a low heating temperature of the substrate of 600° C. or less.

〔実施例〕〔Example〕

以下、本発明による薄膜トランジスタの製造方法の一実
施例について図面を参照して説明する。
Hereinafter, an embodiment of the method for manufacturing a thin film transistor according to the present invention will be described with reference to the drawings.

第1図は本発明において使用する装置の概略図であり、
ここでは、電子サイクロトロン共鳴(ECRとも称する
)を利用したプラズマCVD装置を用いた場合を示す。
FIG. 1 is a schematic diagram of the apparatus used in the present invention,
Here, a case is shown in which a plasma CVD apparatus using electron cyclotron resonance (also referred to as ECR) is used.

第1図において、11はマイクロ波励起によるプラズマ
チャンバ12を有スルプラズマ発生室、13は基板ホル
ダ14上に設置する基板15を収容すると共に、その基
板15を加熱するためのヒータ16を備えた真空チャン
バである。また、1Tはマイクロ波導波管、18はその
マイクロ波導入窓、19はプラズマチャンバ12に設け
られたガス導入口、20はプラズマチャンバ12の外部
に設けられたマグネットコイル、21はプラズマチャン
バ12に設けられたプラズマ引き出し口、22はプラズ
マチャンバ12と真空チャンバ13を電気的に絶縁する
絶縁物、23はプラズマチャンバ12と基板ホルダ14
つまシ基板15との間に直流電圧を印加してプラズマ発
生室11より発生するプラズマ28を引き出し、所定の
運動エネルギをもってその基板15上に堆積させるだめ
の外部電源である。なお、第1図中、24はシールド板
、25は排気口である。
In FIG. 1, numeral 11 is a plasma generation chamber containing a plasma chamber 12 by microwave excitation, and numeral 13 is a plasma generation chamber that houses a substrate 15 placed on a substrate holder 14 and is equipped with a heater 16 for heating the substrate 15. It is a vacuum chamber. Further, 1T is a microwave waveguide, 18 is its microwave introduction window, 19 is a gas inlet provided in the plasma chamber 12, 20 is a magnet coil provided outside the plasma chamber 12, and 21 is a microwave introduction window provided in the plasma chamber 12. 22 is an insulator that electrically insulates the plasma chamber 12 and the vacuum chamber 13; 23 is an insulator that electrically insulates the plasma chamber 12 and the substrate holder 14;
This is an external power source for applying a DC voltage between the base plate 15 and the plasma generating chamber 11 to draw out the plasma 28 generated from the plasma generation chamber 11 and depositing it on the substrate 15 with a predetermined kinetic energy. In addition, in FIG. 1, 24 is a shield plate, and 25 is an exhaust port.

しかして、まず、多結晶シリコン膜の形成方法を第1図
を用いて説明する。まず、プラズマ発生室11.真空チ
ャンバ13を排気口25より真空排気する。次に、基板
ホルダ14上に配置した基板15をヒータ16によって
、例えば600℃に加熱する。次いで、水素化シリコン
ガスとして、例えばS i H4ガス26をプラズマチ
ャンバ12へ導入する。次に、マイクロ波領域の電磁波
に対し、電子サイクロトロン共鳴条件を満足する磁場を
、マグネットコイル20に電流を流すことによってプラ
ズマ発生室11内部に発生させる。そして、この磁場に
対して電子サイクロトロン共鳴条件を満足する周波数を
もつマイクロ波27をマイクロ波導波管17内部に伝播
させ、そのマイクロ波導入窓18からプラズマ発生室1
1へ導入する。例えば、磁場の強度が875Gauss
 、マイクロ波27の周波数が2.45GHzで実施で
きる。この結果、それらマイクロ波27と磁場との相互
作用(ECR)によ、りStH<ガス26が分解し、5
iHzイオン等からなるプラズマ28が生成する。この
とき、あらかじめ基板ホルダ14とプラズマチャンバ1
2の間には外部電源23から直流電圧を印加しておく。
First, a method for forming a polycrystalline silicon film will be explained with reference to FIG. First, plasma generation chamber 11. The vacuum chamber 13 is evacuated through the exhaust port 25. Next, the substrate 15 placed on the substrate holder 14 is heated to, for example, 600° C. by the heater 16. Next, as hydrogenated silicon gas, for example, S i H4 gas 26 is introduced into the plasma chamber 12 . Next, a magnetic field that satisfies the electron cyclotron resonance conditions for electromagnetic waves in the microwave region is generated inside the plasma generation chamber 11 by passing a current through the magnet coil 20. Then, a microwave 27 having a frequency that satisfies the electron cyclotron resonance condition with respect to this magnetic field is propagated inside the microwave waveguide 17, and is passed through the microwave introduction window 18 into the plasma generation chamber 1.
1. For example, if the magnetic field strength is 875 Gauss
, the frequency of the microwave 27 is 2.45 GHz. As a result, due to the interaction (ECR) between the microwaves 27 and the magnetic field, the StH<gas 26 is decomposed, and 5
A plasma 28 made of iHz ions or the like is generated. At this time, the substrate holder 14 and the plasma chamber 1 are placed in advance.
2, a DC voltage is applied from an external power supply 23.

したがって、プラズマ28は、真空チャンバ13へ向か
う電界と発散磁界とによって基板15上へ輸送され、S
iH2イオン等が基板15に付着することによってシリ
コン膜つまり多結晶シリコン膜の形成が行なわれる。
Therefore, the plasma 28 is transported onto the substrate 15 by the electric field directed toward the vacuum chamber 13 and the diverging magnetic field, and S
By adhering iH2 ions and the like to the substrate 15, a silicon film, that is, a polycrystalline silicon film is formed.

以上の操作によって形成したシリコン膜について、XD
回折により結晶性を調べた結果を第2図に示す。ここで
は、一実施例として、基板加熱温度がT、=600℃、
基板印加電圧がV1=−400Vの条件で形成したシリ
コン膜(特性A1)と、基板加熱温度がT2=500℃
 、基板印加電圧がV2−−200 Vの条件で形成し
たシリコン膜(特性A2)についてのみ示しである。ま
た、第2図には、従来の多結晶シリコン膜の製造方法で
ある減圧CVD法によって基板加熱温度(T3)は60
0℃で形成したシリコン膜についても、特性Bのように
合わせて示しである。第2図から明らかなように、従来
の減圧CVD法による方法で形成した多結晶シリコ−ン
膜では、その特性Bのように、XD回折強度が弱く、か
つ(111)ピーク、(220)ピークの強度が同程度
である。これに対して、本発明による多結晶シリコン膜
は、特性AIおよびA2のように、結晶粒の配向性が(
220)において極めて強いことがわかる。
Regarding the silicon film formed by the above operations,
The results of examining the crystallinity by diffraction are shown in FIG. Here, as an example, the substrate heating temperature is T, = 600°C,
A silicon film (characteristic A1) formed under conditions where the substrate applied voltage is V1 = -400V and the substrate heating temperature is T2 = 500°C.
, only the silicon film (characteristic A2) formed under conditions where the substrate applied voltage is V2--200 V is shown. In addition, FIG. 2 shows that the substrate heating temperature (T3) is 60°C by the low pressure CVD method, which is a conventional method for manufacturing polycrystalline silicon films.
A silicon film formed at 0° C. is also shown as characteristic B. As is clear from Figure 2, in the polycrystalline silicone film formed by the conventional low pressure CVD method, the XD diffraction intensity is weak as shown in characteristic B, and the (111) peak and (220) peak have the same strength. On the other hand, the polycrystalline silicon film according to the present invention has crystal grain orientation (
220) is extremely strong.

次に、第2図に示した結晶粒の配向性をもつ多結晶シリ
コン膜を用いて形成する薄膜トランジスタの製造方法を
第3図に示す薄膜トランジスタの断面構造を用いて説明
する。
Next, a method for manufacturing a thin film transistor formed using a polycrystalline silicon film having the crystal grain orientation shown in FIG. 2 will be explained using the cross-sectional structure of the thin film transistor shown in FIG.

まず多結晶シリコン膜32を基板31上に200画程度
堆積する。次に、例えばレジスト、金属膜等をマスクに
して、リンをイオン注入法により打ち込み、そのレジス
ト、金属膜等を除去した後、600℃程度の熱処理を施
してソース領域33.ドレイン領域34を活性化する。
First, about 200 layers of polycrystalline silicon film 32 are deposited on substrate 31. Next, using, for example, a resist, a metal film, etc. as a mask, phosphorus is implanted by ion implantation, and after removing the resist, metal film, etc., heat treatment is performed at about 600° C. to the source region 33. Activate drain region 34.

次に、多結晶シリコン膜32上に、例えばシリコン窒化
膜5IH4とNH3のグロー放電分解法により膜厚20
0nm堆積して、ゲート絶縁膜35を形成する。次いで
、ゲート絶縁膜35にコンタクトホールを開口し、それ
ぞれの開口を通してソース領域33゜ドレイン領域34
と接触したソース電極36.ドレイン電極37を例えば
アルミニウムにより形成する。また、同時に該アルミニ
ウムによりゲート電極38をも形成する。最後に、例え
ば水素を含むガス中で400℃の熱処理を20分間熱処
理を施して、薄膜トランジスタを完成する。
Next, on the polycrystalline silicon film 32, for example, a silicon nitride film 5IH4 and NH3 are deposited to a thickness of 20 mm by glow discharge decomposition.
A gate insulating film 35 is formed by depositing 0 nm. Next, contact holes are opened in the gate insulating film 35, and a source region 33 and a drain region 34 are connected through each opening.
source electrode 36. in contact with the source electrode 36. The drain electrode 37 is made of aluminum, for example. At the same time, a gate electrode 38 is also formed from the aluminum. Finally, heat treatment is performed at 400° C. for 20 minutes in a gas containing hydrogen, for example, to complete the thin film transistor.

しかして上記実施例による薄膜トランジスタの製造方法
によれば、ECRによるプラズマCVD法を用いて高配
向性の多結晶シリコン膜を低温で形成できるため低価格
なガラス基板上に電界効果移動度の高い薄膜トランジス
タを形成することができる。
According to the method for manufacturing a thin film transistor according to the above embodiment, a highly oriented polycrystalline silicon film can be formed at low temperature using a plasma CVD method using ECR. can be formed.

このように本発明による薄膜トランジスタでは、基板印
加電圧−400V 、基準加熱温度600℃で形成した
シリコン膜を用いた場合、電界効果移動度が10cr1
12/vI!I  となった。したがって、基板に電圧
を印加して多結晶シリコン膜を形成することにより、低
温で電界効果移動度の高い薄膜トランジスタを製造する
ことができる。
As described above, in the thin film transistor according to the present invention, when a silicon film formed at a substrate applied voltage of -400V and a reference heating temperature of 600°C is used, the field effect mobility is 10 cr1.
12/vI! It became I. Therefore, by forming a polycrystalline silicon film by applying a voltage to the substrate, a thin film transistor with high field effect mobility can be manufactured at low temperature.

さらに、従来の減圧CVD法等の方法では、電界効果移
動度10cm2/VBを得るには結晶粒径を少なくとも
1100n以上にする必要があったが、本発明によれば
、結晶粒径が14nmと小さくても同程度の電界効果移
動度が得られる。一方、多結晶シリコン膜の表面形態は
、結晶粒径を反映するため、加工し易い滑らかな膜を得
るには、結晶粒径を小さくする必要がある。したがって
、従来の減圧C’/D法等の方法に比べ、本発明によれ
ば、多結晶シリコン膜の表面形態をも改善することがで
きるオし点を奏する。
Furthermore, in conventional methods such as low pressure CVD, the crystal grain size had to be at least 1100 nm or more in order to obtain a field effect mobility of 10 cm2/VB, but according to the present invention, the crystal grain size has to be 14 nm or more. Even if it is small, the same field effect mobility can be obtained. On the other hand, since the surface morphology of a polycrystalline silicon film reflects the crystal grain size, it is necessary to reduce the crystal grain size in order to obtain a smooth film that is easy to process. Therefore, compared to conventional methods such as the reduced pressure C'/D method, the present invention has the advantage that the surface morphology of the polycrystalline silicon film can also be improved.

なお、上述した実施例では、ソース領域、ドレイン領域
を形成する工程の後に、ゲート電極を形成しているが、
これに限ることはな? ゲート電極をマスクにしたイオ
ン注入による従来の方法でも同様に実施でき、本発明は
、各、T、1=の形成順序には左右されないものである
。また、上述した実施例の製造方法では層間絶縁膜を堆
積していないが、これを堆積しても同様に実施できるこ
とは勿論である。
Note that in the above embodiment, the gate electrode is formed after the step of forming the source region and the drain region.
Isn't it limited to this? The conventional method of ion implantation using the gate electrode as a mask can be similarly carried out, and the present invention is not affected by the order in which T and 1 are formed. Furthermore, although the interlayer insulating film is not deposited in the manufacturing method of the embodiment described above, it goes without saying that the same process can be carried out even if this film is deposited.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、高配向性の多結晶
シリコン膜を600℃以下で形成できるため、歪点が6
00℃以下にある低価格ガラス基板の上に電界効果移動
度の高い薄膜トランジスタを製造できる効果がある。
As explained above, according to the present invention, a highly oriented polycrystalline silicon film can be formed at a temperature below 600°C, so that the strain point can be reduced to 600°C.
This has the advantage that thin film transistors with high field effect mobility can be manufactured on low-cost glass substrates at temperatures below 00°C.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による薄膜トランジスタの製
造方法に使用する装置の概略図、第2図は第1図に示し
た装置によって形成したシリコン膜についてXD回折に
よ多結晶性を調べた測定結果を示す特性図、第3図は本
発明の一実施例による薄膜トランジスタの製造方法を説
明するために用いる薄膜トランジスタの断面図、第4図
は従来の薄膜トランジスタの製造方法を説明するために
用いる薄膜トランジスタの断面図である。 11・・・・プラズマ発生室、12・・・・プラズマチ
ャンバ、13・・Φ・真空チャンバ、14・・・・基板
ホルダ、15・・・・基板、16・・・・ヒータ、17
・・・・マイクロ波導波管、18・・・・マイクロ波導
入窓、19・・・・ガス導入口、20・・・・マグネッ
トコイル、23・・・・外部電源、26・・・・SiH
4,27拳・・φマイクロ波、28・・・・プラズマ、
31・・・・基板、32・・・・多結晶シリコン膜、3
3・・・Φソース領域、34・争・・ドレイン領域、3
5・・・・ゲート絶縁膜、36・・・・ソース電極、3
7・・・・ドレイン電極、38・・・参ゲート電極。
FIG. 1 is a schematic diagram of an apparatus used in a method for manufacturing a thin film transistor according to an embodiment of the present invention, and FIG. 2 shows polycrystallinity of a silicon film formed by the apparatus shown in FIG. 1 examined by XD diffraction. A characteristic diagram showing the measurement results, FIG. 3 is a cross-sectional view of a thin film transistor used to explain a method of manufacturing a thin film transistor according to an embodiment of the present invention, and FIG. 4 is a cross-sectional view of a thin film transistor used to explain a method of manufacturing a conventional thin film transistor. FIG. 11... Plasma generation chamber, 12... Plasma chamber, 13... Φ vacuum chamber, 14... Substrate holder, 15... Substrate, 16... Heater, 17
... Microwave waveguide, 18 ... Microwave introduction window, 19 ... Gas inlet, 20 ... Magnet coil, 23 ... External power supply, 26 ... SiH
4,27 fist...φ microwave, 28...plasma,
31...Substrate, 32...Polycrystalline silicon film, 3
3...Φ source region, 34...drain region, 3
5... Gate insulating film, 36... Source electrode, 3
7...Drain electrode, 38... Reference gate electrode.

Claims (2)

【特許請求の範囲】[Claims] (1)基板上に半導体薄膜として多結晶シリコン膜を形
成する工程を具備する薄膜トランジスタの製造方法にお
いて、前記多結晶シリコン膜の形成工程は、前記基板を
真空チャンバ内に設置し加熱する基板加熱工程と、前記
真空チャンバに隣接したプラズマ発生室で水素化シリコ
ンガスをマイクロ波と磁場との相互作用により分解し、
プラズマを生成するプラズマ発生工程と、前記基板と前
記プラズマ発生室との間に電圧を印加して、前記プラズ
マをプラズマ発生室より引き出し、所定の運動エネルギ
をもつて前記基板上に堆積させる膜堆積工程を有し、前
記膜堆積工程で基板上に到達するプラズマ中のイオンの
量および運動エネルギが、特定の面方位を有する高配向
性の多結晶シリコン膜を形成するように選択されている
ことを特徴とする薄膜トランジスタの製造方法。
(1) In a method for manufacturing a thin film transistor comprising a step of forming a polycrystalline silicon film as a semiconductor thin film on a substrate, the step of forming the polycrystalline silicon film includes a substrate heating step of placing and heating the substrate in a vacuum chamber. and decomposing silicon hydride gas by interaction between microwaves and a magnetic field in a plasma generation chamber adjacent to the vacuum chamber,
a plasma generation step of generating plasma; and a film deposition step of applying a voltage between the substrate and the plasma generation chamber to draw out the plasma from the plasma generation chamber and depositing it on the substrate with a predetermined kinetic energy. the amount and kinetic energy of ions in the plasma reaching the substrate in the film deposition step are selected to form a highly oriented polycrystalline silicon film having a specific plane orientation; A method for manufacturing a thin film transistor characterized by:
(2)基板加熱工程における加熱温度が600℃以下で
あり、かつ膜堆積工程における多結晶シリコン膜は、基
板垂直方向に対する結晶粒の面方位(220)の配向性
が他の面方位に比べて強くなるようにイオンの量および
運動エネルギを付与して形成することを特徴とする特許
請求の範囲第1項記載の薄膜トランジスタの製造方法。
(2) The heating temperature in the substrate heating process is 600°C or less, and the polycrystalline silicon film in the film deposition process has a crystal grain plane orientation (220) with respect to the substrate vertical direction that is higher than other plane orientations. 2. The method of manufacturing a thin film transistor according to claim 1, wherein the thin film transistor is formed by applying an amount of ions and kinetic energy to increase the strength of the thin film transistor.
JP5208187A 1987-03-09 1987-03-09 Manufacture of thin film transistor Pending JPS63219123A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5208187A JPS63219123A (en) 1987-03-09 1987-03-09 Manufacture of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5208187A JPS63219123A (en) 1987-03-09 1987-03-09 Manufacture of thin film transistor

Publications (1)

Publication Number Publication Date
JPS63219123A true JPS63219123A (en) 1988-09-12

Family

ID=12904871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5208187A Pending JPS63219123A (en) 1987-03-09 1987-03-09 Manufacture of thin film transistor

Country Status (1)

Country Link
JP (1) JPS63219123A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052013A1 (en) * 1998-03-31 1999-10-14 Matsushita Electric Industrial Co., Ltd. Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same
KR100239698B1 (en) * 1996-09-19 2000-01-15 김영환 Plasma chemical vapor deposition system
US6700133B1 (en) 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700133B1 (en) 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100239698B1 (en) * 1996-09-19 2000-01-15 김영환 Plasma chemical vapor deposition system
WO1999052013A1 (en) * 1998-03-31 1999-10-14 Matsushita Electric Industrial Co., Ltd. Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same
US6472297B1 (en) 1998-03-31 2002-10-29 Matsushita Electric Industrial Co., Ltd. Method of producing TFT array substrate for liquid crystal display device

Similar Documents

Publication Publication Date Title
US5132754A (en) Thin film silicon semiconductor device and process for producing thereof
US5248630A (en) Thin film silicon semiconductor device and process for producing thereof
US5011705A (en) Plasma processing method
US20080135954A1 (en) Semiconductor device and method of producing the semiconductor device
JPH04100233A (en) Manufacture of semiconductor device
JPH06505362A (en) polysilicon thin film transistor
JP2005150637A (en) Treatment method and apparatus
KR20010031890A (en) Method for annealing an amorphous film using microwave energy
JP2516951B2 (en) Method for manufacturing semiconductor device
KR102083036B1 (en) Method for forming an interfacial layer on a semiconductor using hydrogen plasma
JPS62203328A (en) Plasma cvd apparatus
JPS63219123A (en) Manufacture of thin film transistor
US7939434B2 (en) Method for fabricating polysilicon film
JPS6232653A (en) Manufacture of thin film transistor
JP3565911B2 (en) Method for manufacturing semiconductor device
JP3406386B2 (en) Single wafer type plasma CVD equipment
JP2719690B2 (en) Doping equipment
JP3313088B2 (en) Film formation method
KR0182370B1 (en) Deposition and doping apparatus of thin film using ion shower method
JPS6271276A (en) Manufacture of thin film transistor
KR100190311B1 (en) Apparatus and method of manufacturing semiconductor element
JPH11150284A (en) Manufacture of polycrystalline silicon thin film
JP3088447B2 (en) Plasma processing apparatus and plasma processing method
JPS60257515A (en) Manufacture of thin film
JPH036028A (en) Manufacture of thin-film transistor