JPS63208285A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS63208285A JPS63208285A JP63034116A JP3411688A JPS63208285A JP S63208285 A JPS63208285 A JP S63208285A JP 63034116 A JP63034116 A JP 63034116A JP 3411688 A JP3411688 A JP 3411688A JP S63208285 A JPS63208285 A JP S63208285A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor
- layer
- thickness
- arsenide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 3
- 239000002800 charge carrier Substances 0.000 claims description 3
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 108091006149 Electron carriers Proteins 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53285—Conductive materials containing superconducting materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複数の回路素子及びこれら回路素子間に設けら
れた相互接続部を有する半導体本体を具える集積回路に
関するものである。
れた相互接続部を有する半導体本体を具える集積回路に
関するものである。
高速信号を転送するための導電性ラインを具える回路は
しばしば用いられると共に既知である。
しばしば用いられると共に既知である。
実際上、任意の半導体材料によって信号を、これが低速
信号であれ高速信号であれ移送する。しかし、これら信
号の前縁が極めて急峻である場合には大きな欠点が生じ
る。即ち導電材料がその抵抗R及び容量Cのためこの前
縁をRC時定数に従って積分するようになる。換言すれ
ばこれら前縁がボケ状態となり、その上信号の循環に遅
延が生じるようになる。更に、実際の電子回路の設計及
び製造の技術的進歩は著しく、これら回路及び装置への
アクセス時間は徐々に減少すると共にその動作速度は徐
々に増大するようになる。従って、かかる利点に及ぼす
不所望な影響を防止するためにはこれら回路及び装置の
入出力へのアクセスを与える導電性ラインは信号を著し
く高速で歪みなく伝送し得るようにするのが重要である
。
信号であれ高速信号であれ移送する。しかし、これら信
号の前縁が極めて急峻である場合には大きな欠点が生じ
る。即ち導電材料がその抵抗R及び容量Cのためこの前
縁をRC時定数に従って積分するようになる。換言すれ
ばこれら前縁がボケ状態となり、その上信号の循環に遅
延が生じるようになる。更に、実際の電子回路の設計及
び製造の技術的進歩は著しく、これら回路及び装置への
アクセス時間は徐々に減少すると共にその動作速度は徐
々に増大するようになる。従って、かかる利点に及ぼす
不所望な影響を防止するためにはこれら回路及び装置の
入出力へのアクセスを与える導電性ラインは信号を著し
く高速で歪みなく伝送し得るようにするのが重要である
。
本発明の目的は上述した欠点を回避し得るようにした有
効な手段を提供せんとするにある。
効な手段を提供せんとするにある。
本発明は複数の回路素子及びこれら回路素子間に設けら
れた相互接続部を有する半導体本体を具える集積回路に
おいて、前記半導体本体を少なくとも第1エネルギーギ
ャップを有する第1半導体層と、前記第1エネルギーギ
ャップよりも高い第2エネルギーギャップを有する第2
半導体層とを有する階層構体を具え、該第1及び第2半
導体層によってこれら半導体層間にインターフェースを
形成すると共に2次元電荷キャリアガスによって前記イ
ンターフェースの近くに電流路を形成し、充分に低い温
度で前記インターフェースに直交する充分に高い磁界成
分を供給する際に、前記電流路が超伝導状態となって少
なくとも前記電流路の長手方向の抵抗値かは零に減少す
るようにしたことを特徴とする。
れた相互接続部を有する半導体本体を具える集積回路に
おいて、前記半導体本体を少なくとも第1エネルギーギ
ャップを有する第1半導体層と、前記第1エネルギーギ
ャップよりも高い第2エネルギーギャップを有する第2
半導体層とを有する階層構体を具え、該第1及び第2半
導体層によってこれら半導体層間にインターフェースを
形成すると共に2次元電荷キャリアガスによって前記イ
ンターフェースの近くに電流路を形成し、充分に低い温
度で前記インターフェースに直交する充分に高い磁界成
分を供給する際に、前記電流路が超伝導状態となって少
なくとも前記電流路の長手方向の抵抗値かは零に減少す
るようにしたことを特徴とする。
かように本発明によれば、超高速回路の信号伝送及び動
作を行うことができる。これがため、所定の温度及び磁
界状態で回路の材料が超導電状態となると共に導電性ラ
インの長手方向の抵抗が疑似零状態となり、かつ導通が
準理想的となる。即ち導電性ラインに供給される信号が
所望の媒体において光速でほぼ伝搬し得るようになる。
作を行うことができる。これがため、所定の温度及び磁
界状態で回路の材料が超導電状態となると共に導電性ラ
インの長手方向の抵抗が疑似零状態となり、かつ導通が
準理想的となる。即ち導電性ラインに供給される信号が
所望の媒体において光速でほぼ伝搬し得るようになる。
これがため、慣例の導電材料における信号の伝搬中に確
認された信号の遅延及び歪みが抑圧され、従って超高速
電子回路又は装置をその性能が制限されることなく確実
に利用することが出来る。又、上述した条件で用いられ
る本発明回路には他の大きな利点も有することは重要で
ある。実際上、各導電性ラインの横方向の抵抗が無限の
値となる傾向にあることを実験により確かめた。これは
各導電性ラインが周囲から完全に絶縁されていることを
意味する。
認された信号の遅延及び歪みが抑圧され、従って超高速
電子回路又は装置をその性能が制限されることなく確実
に利用することが出来る。又、上述した条件で用いられ
る本発明回路には他の大きな利点も有することは重要で
ある。実際上、各導電性ラインの横方向の抵抗が無限の
値となる傾向にあることを実験により確かめた。これは
各導電性ラインが周囲から完全に絶縁されていることを
意味する。
図面につき本発明を説明する。
本発明による半導体材料は2次元電子キャリアガス(電
子及び正孔)を有するようにする必要がある。即ちこの
材料は禁止帯の小さな・材料及び禁止帯の大きな材料(
或いはその逆の材料)を積層にして得ることができる。
子及び正孔)を有するようにする必要がある。即ちこの
材料は禁止帯の小さな・材料及び禁止帯の大きな材料(
或いはその逆の材料)を積層にして得ることができる。
2次元電子キャリアガスはこれら2層のインターフェー
スに位置させると共にこのガスを存在させることによっ
て材料を半導電性にする。これら材料、特に三元合金及
び四元合金を含む■−■化合物材料(特に本発明におい
て重要)を大きく変化させることによってこの材料を多
数組み合わせることができる。本発明集積回路の好適な
例ではAlGaAs/GaAsの型の組合せに対してか
かる選択を行う。しかし、この選択は制限されるもでな
いことは明らかである。即ち例えば次に示すような他の
組合せも極めて好適である。
スに位置させると共にこのガスを存在させることによっ
て材料を半導電性にする。これら材料、特に三元合金及
び四元合金を含む■−■化合物材料(特に本発明におい
て重要)を大きく変化させることによってこの材料を多
数組み合わせることができる。本発明集積回路の好適な
例ではAlGaAs/GaAsの型の組合せに対してか
かる選択を行う。しかし、この選択は制限されるもでな
いことは明らかである。即ち例えば次に示すような他の
組合せも極めて好適である。
Ink/GaInAs
GaAs/Ga1nAs
AIGa InAs/Ga InAs
AlInAs/GaIn
Ga1nP/GaAs等
第1図は導電性ラインを具える本発明集積回路のエピタ
キシャル構体を断面で示す。
キシャル構体を断面で示す。
このエミッタ構体は半絶縁性のクロムドープされたGa
Asの基板層1上に得ることができる。
Asの基板層1上に得ることができる。
即ちこのエピタキシャル構体は厚さL 2 (0,5μ
m≦L2≦1μm)の非ドープAlGaAs層2と、厚
さLa(0,5μm≦L3≦1μm)の非ドープGaA
s層3と、厚さL4(20人≦L4≦100 人)の非
ドープAlGaAs薄層4と、厚さL5(50人≦L5
≦500人、Nos” 10111cm−3)の珪素ド
ープAlGaAs層5と、厚さL 6 (50人≦L6
≦500 人、Nos”:: 10 ”cm−’)の珪
素ドープA1GaAs層6とで構成する。2次元電子キ
ャリアガス2DECは層3及び4のへテロ接合に位置さ
せる。これら層4及び5の厚さ並びに層5のドーピング
を適宜選定して2次元ガスn2Dの電子密度を3 X
10 ”cnr’とする。
m≦L2≦1μm)の非ドープAlGaAs層2と、厚
さLa(0,5μm≦L3≦1μm)の非ドープGaA
s層3と、厚さL4(20人≦L4≦100 人)の非
ドープAlGaAs薄層4と、厚さL5(50人≦L5
≦500人、Nos” 10111cm−3)の珪素ド
ープAlGaAs層5と、厚さL 6 (50人≦L6
≦500 人、Nos”:: 10 ”cm−’)の珪
素ドープA1GaAs層6とで構成する。2次元電子キ
ャリアガス2DECは層3及び4のへテロ接合に位置さ
せる。これら層4及び5の厚さ並びに層5のドーピング
を適宜選定して2次元ガスn2Dの電子密度を3 X
10 ”cnr’とする。
この電子密度は磁界已に対する2次元ガスの第2ランド
ウ(Landau)サブレベルに相当するホールブラト
ウ(Hall plateau)の形成に相当し、その
誘導は7テスラ以下とし、このプラトウに対し超導電効
果が得られた(磁界を導電性ラインに直角に印加する)
。本発明によれば上記ガス濃度を高くすることができ、
かつ、大きな磁界でホールブラトウを得ることができた
。
ウ(Landau)サブレベルに相当するホールブラト
ウ(Hall plateau)の形成に相当し、その
誘導は7テスラ以下とし、このプラトウに対し超導電効
果が得られた(磁界を導電性ラインに直角に印加する)
。本発明によれば上記ガス濃度を高くすることができ、
かつ、大きな磁界でホールブラトウを得ることができた
。
又、他の特性と組み合わせて準理想状態を得るためには
、温度を低く保持し得るようにする。本例ではこの温度
を数’K(4,2’K)とする。かかる効果は多数のハ
ンドブック及び文献、例えば“サーフェイス サイエン
ス142”(エンセピア、 1984) ”ノベル フ
ィジックス イン ツウ ディメンションズ″′第13
0〜146頁、特に第137頁、セクション3JにH,
L、Sti5rmerにより開示されている。
、温度を低く保持し得るようにする。本例ではこの温度
を数’K(4,2’K)とする。かかる効果は多数のハ
ンドブック及び文献、例えば“サーフェイス サイエン
ス142”(エンセピア、 1984) ”ノベル フ
ィジックス イン ツウ ディメンションズ″′第13
0〜146頁、特に第137頁、セクション3JにH,
L、Sti5rmerにより開示されている。
かくして形成した材料から任意形状の導電性ラインを次
に示す幾つかの既知の方法によって得ることができる。
に示す幾つかの既知の方法によって得ることができる。
*非導電性(又は3次元導電性)の材料を形成するため
に導電性ラインの外側に(例えばほう素、水素・・・)
のイオンを注入する。
に導電性ラインの外側に(例えばほう素、水素・・・)
のイオンを注入する。
*導電性ラインの外側にイオンを注入して焼結する(部
分破壊)。
分破壊)。
*導電性ラインの外側に局部拡散を施す。
*化学的なイオン注入を施す。
実際上、材料の全破壊又は局部破壊は導電性ラインの外
側で行って所望の導電性ラインのみが存在し得るように
する。
側で行って所望の導電性ラインのみが存在し得るように
する。
導電性ラインを具えるかかる回路は容易に得ることがで
きる。この回路は新たな用途、特に超導電効果を得るに
必要な環境(磁界、低温度)を当然必要とするマイクロ
コンピュータに特に有利に用いることができる。
きる。この回路は新たな用途、特に超導電効果を得るに
必要な環境(磁界、低温度)を当然必要とするマイクロ
コンピュータに特に有利に用いることができる。
第1図は本発明集積回路の材料の可能な構成を示す断面
図である。 1・・・基板層 2・・・非ドープAlGaA
s層3・・・非ドープGaAs層 4・・・非ドープAlGaAs薄層 5・・・珪素ドープAlGaAs層 6・・・珪素ドープGaAs層 B・・・磁界 2DG・・・2次元ガス特
許出頭人 エン・ベー・フィリップス・フルーイラン
ペンファブリケン
図である。 1・・・基板層 2・・・非ドープAlGaA
s層3・・・非ドープGaAs層 4・・・非ドープAlGaAs薄層 5・・・珪素ドープAlGaAs層 6・・・珪素ドープGaAs層 B・・・磁界 2DG・・・2次元ガス特
許出頭人 エン・ベー・フィリップス・フルーイラン
ペンファブリケン
Claims (1)
- 【特許請求の範囲】 1、複数の回路素子及びこれら回路素子間に設けられた
相互接続部を有する半導体本体を具える集積回路におい
て、前記半導体本体を少なくとも第1エネルギーギャッ
プを有する第1半導体層と、前記第1エネルギーギャッ
プよりも高い第2エネルギーギャップを有する第2半導
体層とを有する階層構体を具え、該第1及び第2半導体
層によってこれら半導体層間にインターフェースを形成
すると共に2次元電荷キャリアガスによって前記インタ
ーフェースの近くに電流路を形成し、充分に低い温度で
前記インターフェースに直交する充分に高い磁界成分を
供給する際に、前記電流路が超伝導状態となって少なく
とも前記電流路の長手方向の抵抗値がほ零に減少するよ
うにしたことを特徴とする集積回路。 2、前記第1半導体層は砒化ガリウム及びガリウムイン
ジウム砒素の群の少なくとも半導体材料を具え、前記第
2半導体層は燐化インジウム、ガリウムインジウム砒素
、アルミニウムガリウムインジウム砒素、アルミニウム
インジウム砒素、及びガリウムインジウム燐の群の少な
くとも半導体材料を具えることを特徴とする請求項1に
記載の集積回路。 3、前記相互接続部をイオン注入された半導体領域によ
り横方向に囲むようにしたことを特徴とする請求項1に
記載の集積回路。 4、前記相互接続部を拡散半導体領域により横方向に囲
むようにしたことを特徴とする請求項1又は2に記載の
集積回路。 5、前記磁界成分を7テラスよりも低くするようにした
ことを特徴とする請求項1〜4の何れかの項に記載の集
積回路。 6、前記2次元電荷キャリアガスを約3×10^1^1
/cm^2の電子密度の電子ガスとしたことを特徴とす
る請求項1〜5の何れかの項に記載の集積回路。 7、前記階層構体は半絶縁層上に、厚さLが0.5μm
≦L≦1μmのアルミニウムガリウム砒素の非ドープ層
と、厚さLが0.5μm≦L≦1μmの砒化ガリウムの
非ドープ層と、厚さLが2nm≦L≦10nmのアルミ
ニウムガリウム砒素の非ドープ層と、厚さLが5nm≦
L≦50nmのアルミニウムガリウム砒素の10^1^
8cm^−^3の珪素ドープ層と、厚さLが5nm≦L
≦50nmの砒化ガリウムの10^1^8cm^−^3
の珪素ドープ層とを具える事を特徴とする請求項1〜6
のいずれかの項に記載の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8702233 | 1987-02-20 | ||
FR8702233A FR2611305B1 (fr) | 1987-02-20 | 1987-02-20 | Circuit comportant des lignes conductrices pour le transfert de signaux rapides |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63208285A true JPS63208285A (ja) | 1988-08-29 |
Family
ID=9348137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63034116A Pending JPS63208285A (ja) | 1987-02-20 | 1988-02-18 | 集積回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4857974A (ja) |
EP (1) | EP0279497B1 (ja) |
JP (1) | JPS63208285A (ja) |
KR (1) | KR880010485A (ja) |
CN (1) | CN88100934A (ja) |
DE (1) | DE3881229T2 (ja) |
FR (1) | FR2611305B1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5189367A (en) * | 1991-11-21 | 1993-02-23 | Nec Research Institute, Inc. | Magnetoresistor using a superlattice of GaAs and AlGaAs |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2913068A1 (de) * | 1979-04-02 | 1980-10-23 | Max Planck Gesellschaft | Heterostruktur-halbleiterkoerper und verwendung hierfuer |
JPS57176772A (en) * | 1981-04-23 | 1982-10-30 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
FR2520157B1 (fr) * | 1982-01-18 | 1985-09-13 | Labo Electronique Physique | Dispositif semi-conducteur du genre transistor a heterojonction(s) |
JPH0783107B2 (ja) * | 1984-04-19 | 1995-09-06 | 日本電気株式会社 | 電界効果トランジスタ |
JPS61174776A (ja) * | 1985-01-30 | 1986-08-06 | Sony Corp | ヘテロ接合電界効果トランジスタ |
JPS6213063A (ja) * | 1985-07-11 | 1987-01-21 | Nec Corp | 化合物半導体多層集積回路 |
-
1987
- 1987-02-20 FR FR8702233A patent/FR2611305B1/fr not_active Expired - Lifetime
-
1988
- 1988-02-16 CN CN198888100934A patent/CN88100934A/zh active Pending
- 1988-02-16 DE DE88200280T patent/DE3881229T2/de not_active Expired - Fee Related
- 1988-02-16 EP EP88200280A patent/EP0279497B1/fr not_active Expired - Lifetime
- 1988-02-16 US US07/156,375 patent/US4857974A/en not_active Expired - Fee Related
- 1988-02-18 JP JP63034116A patent/JPS63208285A/ja active Pending
- 1988-02-19 KR KR1019880001755A patent/KR880010485A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP0279497B1 (fr) | 1993-05-26 |
FR2611305B1 (fr) | 1990-04-27 |
FR2611305A1 (fr) | 1988-08-26 |
DE3881229D1 (de) | 1993-07-01 |
DE3881229T2 (de) | 1993-12-23 |
CN88100934A (zh) | 1988-08-31 |
EP0279497A1 (fr) | 1988-08-24 |
KR880010485A (ko) | 1988-10-10 |
US4857974A (en) | 1989-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Solomon | A comparison of semiconductor devices for high-speed logic | |
Casey | Devices for integrated circuits: silicon and III-V compound semiconductors | |
JP3292894B2 (ja) | 集積化受光回路 | |
GB2189345A (en) | High mobility p channel semi conductor devices | |
TW201044580A (en) | Modulation-doped halo in quantum well field-effect transistors, apparatus made therewith, and methods of using same | |
EP0521700B1 (en) | Logic circuit using vertically stacked heterojunction field effect transistors | |
Abe et al. | Recent advances in ultrahigh-speed HEMT LSI technology | |
JPH021138A (ja) | 半導体装置 | |
Bate et al. | Prospects for quantum integrated circuits | |
EP0521696A1 (en) | Self-doped high performance complementary heterojunction field effect transistor | |
JPS63208285A (ja) | 集積回路 | |
Hida et al. | 0.6 V suppy voltage 0.25/spl mu/m E/D-HJFET (IS/sup 3/T) LSI technology for low power consumption and high speed LSIs | |
JPS58192384A (ja) | 半導体素子 | |
JPH06296011A (ja) | 半導体デバイス | |
US5349202A (en) | Tunneling transistor | |
Kiehl et al. | Heterojunction FETs in III–V compounds | |
Lu et al. | Heterodimensional field effect transistors for ultra low power applications | |
Eastman | Use of molecular beam epitaxy in research and development of selected high speed compound semiconductor devices | |
DINGLE et al. | The selectively doped heterostructure transistor: materials, devices, and circuits | |
JPS63252484A (ja) | ヘテロ接合電界効果トランジスタ | |
Abe et al. | Semiconductor heterostructure devices | |
US5289014A (en) | Semiconductor device having a vertical quantum well via and method for making | |
Morkoç | New approaches in heteroepitaxy and related devices | |
JPS62224969A (ja) | 半導体装置 | |
US5280180A (en) | Interconnect structure for coupling semiconductor regions and method for making |