JPS63193524A - Ｌｓｉ描画パタ−ン・デ−タ作成装置 - Google Patents
Ｌｓｉ描画パタ−ン・デ−タ作成装置Info
- Publication number
- JPS63193524A JPS63193524A JP2455487A JP2455487A JPS63193524A JP S63193524 A JPS63193524 A JP S63193524A JP 2455487 A JP2455487 A JP 2455487A JP 2455487 A JP2455487 A JP 2455487A JP S63193524 A JPS63193524 A JP S63193524A
- Authority
- JP
- Japan
- Prior art keywords
- data
- lsi
- storage means
- pattern
- drawing pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001459 lithography Methods 0.000 title abstract 3
- 239000002245 particle Substances 0.000 claims abstract description 12
- 238000013500 data storage Methods 0.000 claims description 27
- 238000010894 electron beam technology Methods 0.000 description 8
- 238000000609 electron-beam lithography Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高速に図形データを処理する装置に係り、特に
電子線等、荷電粒子線によるＬＳＩパターン描画のため
のＬＳＩ描画パターン・データを高速に作成するに好適
なパターン・データ作成装置に関する。
電子線等、荷電粒子線によるＬＳＩパターン描画のため
のＬＳＩ描画パターン・データを高速に作成するに好適
なパターン・データ作成装置に関する。
ＬＳＩパターンを電子線描画装置で描画するためには、
ＣＡＤによるＬＳＩ設計パターンを描画パターンにデー
タ形式を変換し、電子線描画装置に入力する必要がある
。従来この種のＬＳＩ描画パターン・データ作成装置は
、１個の電子計算機と図形処理ソフトウェアにより構成
されており、ＬＳＩ設計データを順次直列的に処理する
ことにより電子線描画パターン・データを作成するもの
であった。なお、この種の装置として関連するものとし
ては、′「精密機械Ｊ Ｖｏ Ｑ、５１．１９８５年版
、 ２１９０〜２１９５、重電子ビーム露光装置傘″に
記載されたものが挙げられる。
ＣＡＤによるＬＳＩ設計パターンを描画パターンにデー
タ形式を変換し、電子線描画装置に入力する必要がある
。従来この種のＬＳＩ描画パターン・データ作成装置は
、１個の電子計算機と図形処理ソフトウェアにより構成
されており、ＬＳＩ設計データを順次直列的に処理する
ことにより電子線描画パターン・データを作成するもの
であった。なお、この種の装置として関連するものとし
ては、′「精密機械Ｊ Ｖｏ Ｑ、５１．１９８５年版
、 ２１９０〜２１９５、重電子ビーム露光装置傘″に
記載されたものが挙げられる。
ところで、近年、ＬＳＩの微細化に伴ってＬＳ Ｉｉ計
パターンのデータ量は増大し、データ形式の変換には長
時間を要し、電子線描画システム全体のスループットが
低下してきているという問題があった。
パターンのデータ量は増大し、データ形式の変換には長
時間を要し、電子線描画システム全体のスループットが
低下してきているという問題があった。
本発明の目的は、ＬＳＩ設計データから荷電粒子線で描
画可能なＬＳＩ描画パターン・データを作成する際の所
要時間を短縮できるＬＳＩ描画パターン・データ作成装
置を提供することにある。
画可能なＬＳＩ描画パターン・データを作成する際の所
要時間を短縮できるＬＳＩ描画パターン・データ作成装
置を提供することにある。
上記目的を達成した本発明は、ＬＳＩパターンを荷電粒
子線で描画するための描画パターン・データ作成におい
て、ＬＳＩ設計データを複数の領域に分割する領域分割
装置と、該領域分割装置からの領域分割データを記憶す
る領域分割データ記憶手段と、上記領域分割データ記憶
手段からのデータを用い荷電粒子線で描画可能のデータ
形式であるＬＳＩ描画パターン・データを作成する複数
の演算装置と、該複数の演算装置の出力データを記憶す
る複数の記憶手段と、該記憶手段内のＬＳＩ描画パター
ン・データを出力する手段とを少なくとも備え、上記複
数の演算′！Ａ置により複数の領域におけるＬＳＩ描画
パターン・データ作成を並列して行うことを特徴とする
ものである。
子線で描画するための描画パターン・データ作成におい
て、ＬＳＩ設計データを複数の領域に分割する領域分割
装置と、該領域分割装置からの領域分割データを記憶す
る領域分割データ記憶手段と、上記領域分割データ記憶
手段からのデータを用い荷電粒子線で描画可能のデータ
形式であるＬＳＩ描画パターン・データを作成する複数
の演算装置と、該複数の演算装置の出力データを記憶す
る複数の記憶手段と、該記憶手段内のＬＳＩ描画パター
ン・データを出力する手段とを少なくとも備え、上記複
数の演算′！Ａ置により複数の領域におけるＬＳＩ描画
パターン・データ作成を並列して行うことを特徴とする
ものである。
また、他の発明は、ＬＳＩパターンを荷電粒子線で描画
するための描画パターン・データ作成装置において、Ｌ
ＳＩ設計データを複数の領域に分割する領域分割装置と
、該領域分割装置からの領域分割装置と、該領域分割装
置からの傾頭分割データを記憶する領域分割データ記憶
手段と、前記領域分割データ記憶手段からのデータをさ
らに２次領域に分割する２次領域分割装置と、該２次領
域分割装置からの出力である２次領域分割データを記憶
する複数の記憶手段と、前記記憶手段の２次領域分割デ
ータを用い荷電粒子線で描画可能なデータ形式であるＬ
ＳＩ描画パターン・データを作成する複数の演算装置と
、該複数の演算装置の出力データを記憶する複数の記憶
手段と、該記憶手段内のＬＳＩ描画パターン・データを
出力する手段とを少なくとも備え、上記２次領域分割装
置が複数の領域分割データに対し、順次２次領域分割を
行う間、並行して前記演算装置が領域分割の完了した複
数の２次領域分割データについて並列してＬＳＩ描画パ
ターン・データを作成することを特徴とするものである
。
するための描画パターン・データ作成装置において、Ｌ
ＳＩ設計データを複数の領域に分割する領域分割装置と
、該領域分割装置からの領域分割装置と、該領域分割装
置からの傾頭分割データを記憶する領域分割データ記憶
手段と、前記領域分割データ記憶手段からのデータをさ
らに２次領域に分割する２次領域分割装置と、該２次領
域分割装置からの出力である２次領域分割データを記憶
する複数の記憶手段と、前記記憶手段の２次領域分割デ
ータを用い荷電粒子線で描画可能なデータ形式であるＬ
ＳＩ描画パターン・データを作成する複数の演算装置と
、該複数の演算装置の出力データを記憶する複数の記憶
手段と、該記憶手段内のＬＳＩ描画パターン・データを
出力する手段とを少なくとも備え、上記２次領域分割装
置が複数の領域分割データに対し、順次２次領域分割を
行う間、並行して前記演算装置が領域分割の完了した複
数の２次領域分割データについて並列してＬＳＩ描画パ
ターン・データを作成することを特徴とするものである
。
領域分割装置は、ＬＳＩ１層分の入力データを対応する
ＬＳＩチップ内の複数の領域に分割し、領域に対応した
複数の記憶手段に記憶する。複数の演算装置は、各々上
記複数の領域毎のＬＳＩ設計データのいずれかを１個読
み込み、並列して該設計データよりＬＳＩ描画パターン
・データを作成し、領域毎に複数の記憶手段に出力する
。上記領域の数が、上記演算装置の数より多い場合は残
りの領域に対して上記と同様の処理を行う。上記ＬＳＩ
チップの領域は、各々独立しているため上記演算装置間
で同期、あるいは、情報交換の必要が全くない、したが
って、本発明により、ＬＳＩ描画パターン・データ作成
の際、上記演算装置の処理時間は、演算装置の数に反比
例して短くすることができる。
ＬＳＩチップ内の複数の領域に分割し、領域に対応した
複数の記憶手段に記憶する。複数の演算装置は、各々上
記複数の領域毎のＬＳＩ設計データのいずれかを１個読
み込み、並列して該設計データよりＬＳＩ描画パターン
・データを作成し、領域毎に複数の記憶手段に出力する
。上記領域の数が、上記演算装置の数より多い場合は残
りの領域に対して上記と同様の処理を行う。上記ＬＳＩ
チップの領域は、各々独立しているため上記演算装置間
で同期、あるいは、情報交換の必要が全くない、したが
って、本発明により、ＬＳＩ描画パターン・データ作成
の際、上記演算装置の処理時間は、演算装置の数に反比
例して短くすることができる。
また、領域分割データをさらに第２領域に分割してから
上記演算装置に入力するようにしてもよい。こうすると
、さらに処理時間を短くできる。
上記演算装置に入力するようにしてもよい。こうすると
、さらに処理時間を短くできる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例を示すブロック図である。
１はＬＳＩ設計データを記憶する３大容量記憶装置であ
る。２はフィード分割装置であり、該フィールド分割装
置２は、大容量記憶装置１のＬＳＩ設計データをフィー
ルド（後述）毎の設計データに分割する装置であって、
計算機及び制御ソフトウェアより構成されている。３は
記憶装置であり、該記憶装置３は該フィールド分割装置
２が出力するフィールド毎のＬＳＩ設計データを記憶す
る装置であって、フィールドの数と同数だけ設けられて
いる。４はサブフィールド分割装置であり、該サブフィ
ールド分割装置４は、フィールド毎のＬＳＩ設計データ
をサブフィールド（後述）毎の設計データに分割する。
る。２はフィード分割装置であり、該フィールド分割装
置２は、大容量記憶装置１のＬＳＩ設計データをフィー
ルド（後述）毎の設計データに分割する装置であって、
計算機及び制御ソフトウェアより構成されている。３は
記憶装置であり、該記憶装置３は該フィールド分割装置
２が出力するフィールド毎のＬＳＩ設計データを記憶す
る装置であって、フィールドの数と同数だけ設けられて
いる。４はサブフィールド分割装置であり、該サブフィ
ールド分割装置４は、フィールド毎のＬＳＩ設計データ
をサブフィールド（後述）毎の設計データに分割する。
５は記憶装置であり、該記憶装置５は、前記サブフィー
ルド分割装置４の出力するサブフィールド毎のＬＳＩ設
計データを記憶するものであって、１個のフィールドに
含まれるサブフィールドと同数だけ設けられている。
ルド分割装置４の出力するサブフィールド毎のＬＳＩ設
計データを記憶するものであって、１個のフィールドに
含まれるサブフィールドと同数だけ設けられている。
６はサブフィールドデータ保存用記憶装置であり、該サ
ブフィールドデータ保存用記憶装置６は、前記記憶装置
５のサブフィールド毎のＬＳＩ設計データを保存し、前
記記憶装置５と同数設けられている。７は図形演算装置
であり、該図形演算装置７は、サブフィールド毎のＬＳ
Ｉｉ計データからＬＳＩ描画パターン・データを作成
し、計算機及び制御ソフトウェアより構成されている。
ブフィールドデータ保存用記憶装置６は、前記記憶装置
５のサブフィールド毎のＬＳＩ設計データを保存し、前
記記憶装置５と同数設けられている。７は図形演算装置
であり、該図形演算装置７は、サブフィールド毎のＬＳ
Ｉｉ計データからＬＳＩ描画パターン・データを作成
し、計算機及び制御ソフトウェアより構成されている。
また。
該演算装置７は、前記データ保存用記憶装置６と同様か
、または、それ以下の数だけ備えておくものとする。８
はパターン・データ記憶装置であり、該パターン・デー
タ記憶装置８は、前記演算装置７の出力するサブフィー
ルド毎のＬＳＩ描画パターン・データを記憶し、前記デ
ータ保存用記憶装置６の数、すなわち、サブフィールド
の数と同数だけ設けておくものとする。９はパターン・
データ転送装置であり、該パターン・データ転送装置。
、または、それ以下の数だけ備えておくものとする。８
はパターン・データ記憶装置であり、該パターン・デー
タ記憶装置８は、前記演算装置７の出力するサブフィー
ルド毎のＬＳＩ描画パターン・データを記憶し、前記デ
ータ保存用記憶装置６の数、すなわち、サブフィールド
の数と同数だけ設けておくものとする。９はパターン・
データ転送装置であり、該パターン・データ転送装置。
９は、前記記憶装置８に記憶されたサブフィールド毎の
ＬＳＩ描画パターンを転送するものであって、計算機及
び制御ソフトウェアより構成されている。１０は、大容
量記憶装置であり、該記憶装置１０はパターン・データ
転送装置９の出力するＬＳＩ描画パターン・データを記
憶する。
ＬＳＩ描画パターンを転送するものであって、計算機及
び制御ソフトウェアより構成されている。１０は、大容
量記憶装置であり、該記憶装置１０はパターン・データ
転送装置９の出力するＬＳＩ描画パターン・データを記
憶する。
上記のように構成された本実施例の動作を説明する。
第２図（１）及至（ＩＩＩ）は、ＬＳＩチップの構成を
示したものである。
示したものである。
設計データ記憶装置１に記憶されているＬＳＩチップ２
１は、該フィールド分割装置２によって第２図（１）に
示すようにフィールド２２で区切られて、そのデータに
応じたフィールドデータ記憶装置３のいずれかに記憶さ
れている。このフィールド２２は、電子線描画装置の電
磁偏向により電子線を走査することが可能な範囲を示し
ている。
１は、該フィールド分割装置２によって第２図（１）に
示すようにフィールド２２で区切られて、そのデータに
応じたフィールドデータ記憶装置３のいずれかに記憶さ
れている。このフィールド２２は、電子線描画装置の電
磁偏向により電子線を走査することが可能な範囲を示し
ている。
さらに、各フィールドデータ記憶装置３に記憶されたフ
ィールド２２は、サブフィールド分割装置４によって第
２図（ｎ）に示すようにサブフィールド２３に、その区
切られたデータに応じてサブフィールド記憶装置５のい
ずれかに記憶されている。サブフィールド２３は、電子
線描画装置の静電偏向によって電子線を走査することが
可能な範囲を示している。
ィールド２２は、サブフィールド分割装置４によって第
２図（ｎ）に示すようにサブフィールド２３に、その区
切られたデータに応じてサブフィールド記憶装置５のい
ずれかに記憶されている。サブフィールド２３は、電子
線描画装置の静電偏向によって電子線を走査することが
可能な範囲を示している。
ところで、設計データ記憶装置１に記憶されているＬＳ
Ｉ設計データは、フィールド２２、あるいは、サブフィ
ールド２３には無関係に、ＬＳＩ内部の回路情報を表現
している。このＬＳＩ設計データをフィールド分割装置
２により、第２図（１）に示すようにフィールド毎に分
割し、記憶装置３に記憶することは既に述べた。フィー
ルド分割は、ＬＳ Ｉ １層分のすべての設計データに
対して行う。フィールド２２は、電子線描画装置の描画
類に対応して、１からｎ（ｎはフィールド数）の番号で
順序づけ、記憶装置３も１からｎの番号で順序づけてお
き、その番号に従って記憶させるものである。サブフィ
ールド分割装置４は、まず、第１フイールド２２のＬＳ
Ｉ設計データを読み込み、これをサブフィールド２３毎
に分割し、記憶装置５に記憶する。サブフィールド分割
は、１個のフィールドのＬＳＩ設計データすべてを分割
するまで行う。サブフィールド２３も、フィールドと同
様に１から３ｍ（ｍは、１個のフィールド内のサブフィ
ールド数）の番号で順序づけ、記憶装置５も１から３ｍ
の番号で順序づけておき、この番号に従って記憶させる
。第１フイールドのサブフィールド分割が終了すると、
記憶装置１１５のデータをサブフィールドデータ保存装
［６に転送し、第２フイールドのＬＳＩ設計データに対
して同様にサブフィールド分割を行う。以後、順次、最
終の第ｎフィールドまでサブフィールド分割を行う。
Ｉ設計データは、フィールド２２、あるいは、サブフィ
ールド２３には無関係に、ＬＳＩ内部の回路情報を表現
している。このＬＳＩ設計データをフィールド分割装置
２により、第２図（１）に示すようにフィールド毎に分
割し、記憶装置３に記憶することは既に述べた。フィー
ルド分割は、ＬＳ Ｉ １層分のすべての設計データに
対して行う。フィールド２２は、電子線描画装置の描画
類に対応して、１からｎ（ｎはフィールド数）の番号で
順序づけ、記憶装置３も１からｎの番号で順序づけてお
き、その番号に従って記憶させるものである。サブフィ
ールド分割装置４は、まず、第１フイールド２２のＬＳ
Ｉ設計データを読み込み、これをサブフィールド２３毎
に分割し、記憶装置５に記憶する。サブフィールド分割
は、１個のフィールドのＬＳＩ設計データすべてを分割
するまで行う。サブフィールド２３も、フィールドと同
様に１から３ｍ（ｍは、１個のフィールド内のサブフィ
ールド数）の番号で順序づけ、記憶装置５も１から３ｍ
の番号で順序づけておき、この番号に従って記憶させる
。第１フイールドのサブフィールド分割が終了すると、
記憶装置１１５のデータをサブフィールドデータ保存装
［６に転送し、第２フイールドのＬＳＩ設計データに対
して同様にサブフィールド分割を行う。以後、順次、最
終の第ｎフィールドまでサブフィールド分割を行う。
図形演算装置７は、複数個Ｑ（サブフィールド数ｍがＱ
の倍数になるように０を決める）だけ設けられている。
の倍数になるように０を決める）だけ設けられている。
第１から第ｎまでの図形演算装置７は、それぞれ、第１
から第ｎのサブフィールド・データ保存用記憶装置６か
らＬＳＩ設計データを読み込み、電子線描画が可能な、
描画パターンのデータ形式に変換し、第１から第ｎのパ
ターン・データ記憶、装置８に記憶する。これが終了す
ると図形演算装置７は、同様に、第１２＋１から第２ａ
までのサブフィールド毎のＬＳ Ｉ３計データを読み込
み、同じ処理を行う、このようにして、第１フイールド
のすべてのＬＳＩ設計データが描画パターンに変換され
、パターン・データ記憶装置８に記憶されると転送装置
９は、パターン・データ記憶装置８から出力データ記憶
装置１０に描画パターン・データを第１サブフイールド
から第ｍサブフィールドまで順次転送する。この間、サ
ブフィールド分割装置４は、第２フイールドのＬＳＩ設
計データをサブフィールド分割し、記憶装置５にそれぞ
れ記憶させておく、第１から第ｍの記憶装置５のＬＳＩ
設計データは、対応する第１から第ｍのサブフィールド
・データ保存用記憶装置６のＬＳＩ設計データが図形演
算袋！ｉ！７により処理されると順次サブフィールド・
データ保存用記憶装置６に転送され、描画パターンのデ
ータ形式に変換される。このように、サブフィールド分
割装置１！４の処理速度と第１から第ｎの図形演算袋Ｗ
１７の処理速度のバランスを取り、並行して処理を行う
。第１から第ｎのフィールド２２に含まれるすべてのサ
ブフィールド３３について、データ形式が変換されると
ＬＳＩ１層分の描画パターン・データが記憶袋ｆｅ？１
０に作成される。
から第ｎのサブフィールド・データ保存用記憶装置６か
らＬＳＩ設計データを読み込み、電子線描画が可能な、
描画パターンのデータ形式に変換し、第１から第ｎのパ
ターン・データ記憶、装置８に記憶する。これが終了す
ると図形演算装置７は、同様に、第１２＋１から第２ａ
までのサブフィールド毎のＬＳ Ｉ３計データを読み込
み、同じ処理を行う、このようにして、第１フイールド
のすべてのＬＳＩ設計データが描画パターンに変換され
、パターン・データ記憶装置８に記憶されると転送装置
９は、パターン・データ記憶装置８から出力データ記憶
装置１０に描画パターン・データを第１サブフイールド
から第ｍサブフィールドまで順次転送する。この間、サ
ブフィールド分割装置４は、第２フイールドのＬＳＩ設
計データをサブフィールド分割し、記憶装置５にそれぞ
れ記憶させておく、第１から第ｍの記憶装置５のＬＳＩ
設計データは、対応する第１から第ｍのサブフィールド
・データ保存用記憶装置６のＬＳＩ設計データが図形演
算袋！ｉ！７により処理されると順次サブフィールド・
データ保存用記憶装置６に転送され、描画パターンのデ
ータ形式に変換される。このように、サブフィールド分
割装置１！４の処理速度と第１から第ｎの図形演算袋Ｗ
１７の処理速度のバランスを取り、並行して処理を行う
。第１から第ｎのフィールド２２に含まれるすべてのサ
ブフィールド３３について、データ形式が変換されると
ＬＳＩ１層分の描画パターン・データが記憶袋ｆｅ？１
０に作成される。
本実施例によれば、長時間を必要とする描画パターン・
データを複数（Ｑ個）の図形演算装置７が、２個のサブ
フィールドについて同時に行うため、時間は１／Ｑに短
縮できる。
データを複数（Ｑ個）の図形演算装置７が、２個のサブ
フィールドについて同時に行うため、時間は１／Ｑに短
縮できる。
さらに、本実施例によれば、１個のフィールドについて
、図形演算装置７がデータ形式を変換する間、サブフィ
ールド分割装置４は、次のフィールドについてサブフィ
ールド分割を行うため、実質的にサブフィールド分割の
時間は、データ形式変換時間に含めることができる。従
来の１個の計算機より成る描画パターン作成装置がＬＳ
Ｉ１層分について、フィールド分割に関して処理時間Ｔ
１．サブフィールド分割に関して処理時間Ｔ２、データ
形式変換に関して処理時間Ｔδを要し１合計すると、時
間（Ｔｌ ＋Ｔｚ ＋Ｔａ ）を要するものとすると、
本実施例では、（Ｔｚ＋Ｔδ）／１２の程度の処理時間
に短縮できる。
、図形演算装置７がデータ形式を変換する間、サブフィ
ールド分割装置４は、次のフィールドについてサブフィ
ールド分割を行うため、実質的にサブフィールド分割の
時間は、データ形式変換時間に含めることができる。従
来の１個の計算機より成る描画パターン作成装置がＬＳ
Ｉ１層分について、フィールド分割に関して処理時間Ｔ
１．サブフィールド分割に関して処理時間Ｔ２、データ
形式変換に関して処理時間Ｔδを要し１合計すると、時
間（Ｔｌ ＋Ｔｚ ＋Ｔａ ）を要するものとすると、
本実施例では、（Ｔｚ＋Ｔδ）／１２の程度の処理時間
に短縮できる。
つまり、上記領域を２次領域に分割する２次領域分割装
置と該２次領域分割装置の出力を記憶する蓄積手段を設
けることにより、上記２次領域分割装置が複数の領域に
達し、順次２次領域分割を行う間、既に２次領域に分割
された領域のＬＳＩ設計データを用い、上記演算装置に
よるＬＳＩパターン・データ作成を並行して行うことが
でき、２次領域分割に必要な時間は、上記ＬＳＩ描画パ
ターン・データ作成の時間にほぼ含めることができるの
である。
置と該２次領域分割装置の出力を記憶する蓄積手段を設
けることにより、上記２次領域分割装置が複数の領域に
達し、順次２次領域分割を行う間、既に２次領域に分割
された領域のＬＳＩ設計データを用い、上記演算装置に
よるＬＳＩパターン・データ作成を並行して行うことが
でき、２次領域分割に必要な時間は、上記ＬＳＩ描画パ
ターン・データ作成の時間にほぼ含めることができるの
である。
上記説明では、フィールド、サブフィールドを装置の物
理的領域に分割処理する場合について行ったが、データ
量に応じフィールドをさらに小さな領域に分割する場合
や、複数のサブフィールドをまとめて第２次領域にする
場合も容易に対応することができる。
理的領域に分割処理する場合について行ったが、データ
量に応じフィールドをさらに小さな領域に分割する場合
や、複数のサブフィールドをまとめて第２次領域にする
場合も容易に対応することができる。
以上述べたように本発明によれば、ＬＳＩ設計データか
ら荷電粒子線で描画するためのＬＳＩ描画パターン・デ
ータの作成を複数の演算装置が並列して行うようにした
ため、ＬＳＩ描画パターン作成に要する時間を著しく短
縮することができる。
ら荷電粒子線で描画するためのＬＳＩ描画パターン・デ
ータの作成を複数の演算装置が並列して行うようにした
ため、ＬＳＩ描画パターン作成に要する時間を著しく短
縮することができる。
第１図は本発明の実施例を示すブロック図、第２図（１
）及至（ＩＩＩ）はＬＳＩチップを電子線描画する際の
電磁偏向、静電偏向範囲を表わすチップ内フィールド及
びサブフィールド配置を示す説明図である。 １・・・設計データ記憶装置、２・・・フィールド分割
装置、３・・・フィールド・データ記憶装置、４・・・
サブフィールド分割装置、５・・・サブフィールド・デ
ータ記憶装置、６・・・サブフィールド・データ保存用
記憶装置、７・・・図形演算装置、８・・・パター゛ン
・データ記憶装置、９・・・転送装置、１０・・・記憶
装置、２１・・・ＬＳＩチップ、２２・・・フィールド
、２３・・・サブフィールド。
°−１ｊ−夛 代理人 弁理士 小川勝男゛−−−− 弔 １ 国 第Ｚ口
）及至（ＩＩＩ）はＬＳＩチップを電子線描画する際の
電磁偏向、静電偏向範囲を表わすチップ内フィールド及
びサブフィールド配置を示す説明図である。 １・・・設計データ記憶装置、２・・・フィールド分割
装置、３・・・フィールド・データ記憶装置、４・・・
サブフィールド分割装置、５・・・サブフィールド・デ
ータ記憶装置、６・・・サブフィールド・データ保存用
記憶装置、７・・・図形演算装置、８・・・パター゛ン
・データ記憶装置、９・・・転送装置、１０・・・記憶
装置、２１・・・ＬＳＩチップ、２２・・・フィールド
、２３・・・サブフィールド。
°−１ｊ−夛 代理人 弁理士 小川勝男゛−−−− 弔 １ 国 第Ｚ口
Claims (1)
- 【特許請求の範囲】 １、ＬＳＩパターンを荷電粒子線で描画するための描画
パターン・データ作成装置において、ＬＳＩ設計データ
を複数の領域に分割する領域分割装置と、該領域分割装
置からの領域分割データを記憶する領域分割データ記憶
手段と、上機領域分割データを記憶手段からのデータを
用い荷電粒子線で描画可能なデータ形式であるＬＳＩ描
画パターン・データを作成する複数の演算装置と、該複
数の演算装置の出力データを記憶する複数の記憶手段と
、該記憶手段内のＬＳＩ描画パターン・データを出力す
る手段とを少なくとも備え、上記複数の演算装置により
複数の領域におけるＬＳＩ描画パターン・データ作成を
並列して行なうことを特徴とする ＬＳＩ描画パターン・データ作成装置。 ２、特許請求の範囲第１項において、前記演算装置は、
前記領領分割装置がＬＳＩ設計データを順次領域分割し
ている間、先行領域分割されて領域分割データ記憶装置
に記憶されているデータに関して並行してＬＳＩ描画パ
ターン・データ作成するように構成されていることを特
徴とするＬＳＩパターン・データ作成装置。 ３、ＬＳＩパターンを荷電粒子線で描画するための描画
パターン・データ作成装置において、ＬＳＩ設計データ
を複数の領域に分割する領域分割装置と、該領域分割装
置からの領域分割データを記憶する領域分割データ記憶
手段と、前記領域分割データ記憶手段からのデータをさ
らに２次領域に分割する２次領域分割装置と、該２次領
域分割装置からの出力である２次領域分割データを記憶
する複数の記憶手段と、前記記憶手段の２次領域分割デ
ータを用い荷電粒子線で描画可能なデータ形式であるＬ
ＳＩ描画パターン・データを作成する複数の演算装置と
、該複数の演算装置の出力データを記憶する複数の記憶
手段と、該記憶手段内のＬＳＩ描画パターン・データを
出力する手段とを少なくとも備え、上記２次領域分割装
置が複数の領域分割データに対し、順次２次領域分割を
行う間、並行して前記演算装置が領域分割の完了した複
数の２次領域分割データについて並列してＬＳＩ描画パ
ターン・データを作成することを特徴とするＬＳＩ描画
パターン・データ作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2455487A JPS63193524A (ja) | 1987-02-06 | 1987-02-06 | Ｌｓｉ描画パタ−ン・デ−タ作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2455487A JPS63193524A (ja) | 1987-02-06 | 1987-02-06 | Ｌｓｉ描画パタ−ン・デ−タ作成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63193524A true JPS63193524A (ja) | 1988-08-10 |
Family
ID=12141374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2455487A Pending JPS63193524A (ja) | 1987-02-06 | 1987-02-06 | Ｌｓｉ描画パタ−ン・デ−タ作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63193524A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159014A (ja) * | 1988-12-13 | 1990-06-19 | Toshiba Corp | 荷電ビーム描画用データの作成方法及び作成装置 |
| JPH04242916A (ja) * | 1991-01-08 | 1992-08-31 | Fujitsu Ltd | 露光データの生成方法 |
| JP2012212829A (ja) * | 2011-03-31 | 2012-11-01 | Nuflare Technology Inc | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
-
1987
- 1987-02-06 JP JP2455487A patent/JPS63193524A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159014A (ja) * | 1988-12-13 | 1990-06-19 | Toshiba Corp | 荷電ビーム描画用データの作成方法及び作成装置 |
| JPH04242916A (ja) * | 1991-01-08 | 1992-08-31 | Fujitsu Ltd | 露光データの生成方法 |
| JP2012212829A (ja) * | 2011-03-31 | 2012-11-01 | Nuflare Technology Inc | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001513219A (ja) | 非常に複雑な超微細リソグラフィ・パターン用マルチビームレーザライタのデータ変換方法 | |
| EP0240032B1 (en) | Vector processor with vector data compression/expansion capability | |
| CA1092720A (en) | Method and apparatus for accessing horizontal sequences, vertical sequences, and rectangular subarrays from a memory | |
| US4532598A (en) | Electron beam exposure system | |
| JPH02219178A (ja) | 回路図発生方式 | |
| JP2601586B2 (ja) | 配置要素の配置配線方法 | |
| EP1314099B1 (en) | Method and apparatus for connecting a massively parallel processor array to a memory array in a bit serial manner | |
| JPS63193524A (ja) | Ｌｓｉ描画パタ−ン・デ−タ作成装置 | |
| JP2926637B2 (ja) | ボリュームレンダリング装置及びこれに好適な方法 | |
| JP3071899B2 (ja) | 荷電ビーム描画用データ作成装置 | |
| JPS6381819A (ja) | 電子ビ−ム露光の制御方式 | |
| JP3305406B2 (ja) | プログラム制御のプロセッサ | |
| JP2991459B2 (ja) | 荷電ビーム描画用データの作成方法及び作成装置 | |
| JP2839597B2 (ja) | 荷電ビーム描画用データの作成装置 | |
| JPH1131219A (ja) | 図形データ作成処理装置 | |
| JP3536362B2 (ja) | 描画データ生成方法 | |
| JPH06223052A (ja) | 多体問題用計算装置及び計算方法 | |
| JPH07239843A (ja) | 並列演算処理装置 | |
| JPS62115574A (ja) | 並列配線方式 | |
| JP3408010B2 (ja) | 荷電粒子ビーム露光装置用パターン展開方法及び装置 | |
| JPH04137614A (ja) | 荷電ビーム描画方法 | |
| JPS62269267A (ja) | 描画デ−タ作成装置 | |
| JP2697943B2 (ja) | 荷電粒子ビーム描画における描画データの処理方法 | |
| JPH01142934A (ja) | 情報処理回路 | |
| JPS58146960A (ja) | 図形演算装置 |