JPS6317270B2 - - Google Patents

Info

Publication number
JPS6317270B2
JPS6317270B2 JP55144202A JP14420280A JPS6317270B2 JP S6317270 B2 JPS6317270 B2 JP S6317270B2 JP 55144202 A JP55144202 A JP 55144202A JP 14420280 A JP14420280 A JP 14420280A JP S6317270 B2 JPS6317270 B2 JP S6317270B2
Authority
JP
Japan
Prior art keywords
circuit
signal
clamp
video
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55144202A
Other languages
English (en)
Other versions
JPS5767380A (en
Inventor
Akyuki Yoshisato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP55144202A priority Critical patent/JPS5767380A/ja
Priority to US06/311,064 priority patent/US4415929A/en
Publication of JPS5767380A publication Critical patent/JPS5767380A/ja
Publication of JPS6317270B2 publication Critical patent/JPS6317270B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、映像クランプ回路、特に映像信号内
に含まれる雑音レベルの大きさに対してペデスタ
ル・クランプ用スイツチング回路のクランプ性能
を弱め、上記雑音レベルが小さいとき映像信号よ
り取り出した水平同期パルス信号に設けられたバ
ースト信号の後の位置で同期したクランプ・パル
ス信号によつてエネルギー拡散された放送衛星信
号の当該エネルギー拡散信号を除去するようにし
た映像クランプ回路に関するものである。
放送衛星を利用して映像信号を送信する場合、
映像信号はFM変調されるので、無変調時等の干
渉を防ぐ目的で第1図Aのように約30Hzの三角波
信号(エネルギー拡散信号)が映像信号に重畳さ
れる。
その為、このような映像信号を受信する受信機
においては、一般に復調回路の後にペデスタル・
レベルを同期信号に同期してクランプするクラン
プ回路を設けて三角波信号(エネルギー拡散信
号)を除去している。第1図Bは第1図Aの一部
拡大図を示し、ペデスタル・クランプ位置を明示
している図、同図Cはクランプ・パルスの時間関
係を説明する同図Bの拡大説明図である。
従来、例えば70MHz帯の映像中間周波数(IF)
に周波数変換された衛星からのダウン・リンク信
号は第2図図示の如く、FM復調回路1で復調さ
れ第1映像増幅回路2で増幅された後、高域での
S/Nの劣化を防止するため送信側で強調された
プリエンフアシス効果をもとの特性に戻すデイエ
ンフアシス回路3に送り、更に第2映像増幅回路
4で増幅される。一般に音声については映像信号
と音声搬送波との合成した映像信号を同一の中間
周波増幅回路で増幅するインターキヤリア方式が
採用されており、上記第2映像増幅回路4の出力
の一部は図示されていない音声復調回路に送ら
れ、音声搬送波を復調して音声信号を取り出して
いる。一方第2映像増幅回路4の出力は上記音声
搬送波の通過を阻止し映像搬送波のみを通過させ
るビデオ・フイルタ5に送られ、ペデスタル・ク
ランプ用スイツチング回路例えばFETスイツチ
ング回路6に入力される。FETスイツチング回
路6の出力は第3映像増幅回路7に入力される
が、当該第3映像増幅回路7の出力の一部は同期
増幅回路8に入力され、当該同期増幅回路8では
入力された映像信号から分離された同期信号を増
幅すると共に、第1図Cに示す如く、水平同期信
号のバツク・ポーチに挿入されるカラー・バース
ト信号の後のペデスタル・クランプ位置に所定の
ペデスタル・レベルを得るためのクランプ・パル
スを発生させるロジツク回路9に入力させる。当
該ロジツク回路9では画面の1ライン毎に水平同
期信号のバツク・ポーチに挿入されるカラー・バ
ースト信号の後にペデスタル・クランプ用のパル
スを例えば第1図Cに示す時間関係で作出して、
上記FETスイツチング回路6を駆動させ、ビデ
オ・フイルタ5から送られてくる映像信号の所定
の位置でクランプされ、約30Hzの非所望な三角波
信号(エネルギー拡散信号)を除去するようにし
ている。このようにしてペデスタル・レベルをそ
ろえる方式をペデスタル・クランプ方式と呼ばれ
る。
一般にペデスタル・クランプ方式の場合におい
て、S/N比が良い場合にはパルス・クランプの
特徴であるクランプ性能が非常に強力で、例えば
拡散信号除去比は46〜50db以上得られる。一方
S/N比が悪い場合には雑音が重畳された信号に
対しクランプをかけることになるため、ペデスタ
ル・レベルが雑音の重畳レベル分だけゆれ、画面
上に薄いランダムな横縞が発生したり、またS/
N比が非常に悪く画像にならないような場合には
ロジツク回路9からFETスイツチング回路6に
対し正確なタイミングでクランプ・パルスを作出
することができなくなり、所定のペデスタル・ク
ランプ位置以外の位置、例えば映像信号の中に上
記クランプ・パルスが作出され、画面上に大きな
雑音を発生させる欠点を有する。これらの様子が
第7図A,Bのの破線に現われている。
第3図は逆位相波重畳方式と呼ばれるペデスタ
ル・レベルを一定にそろえる方式の回路構成の他
の一例であり、図中1ないし5,7,8は第2図
のものに対応している。ビデオ・フイルタ5の出
力は差動増幅回路51の一方の入力端子に入力さ
れている。そして第3映像増幅回路7の出力の一
部はサンプル・アンド・ホールド回路52と、同
期増幅回路8に入力されている。上記説明した如
く同期増幅回路8では同期信号が増幅された後波
形整形回路53で波形整形を行ない上記サンプ
ル・アンド・ホールド回路52を駆動させる。当
該サンプル・アンド・ホールド回路52では画面
の1ライン毎に水平同期信号のバツク・ポーチに
挿入されるカラー・バースト信号の後の直流レベ
ルをサンプル・ホールドし、当該信号は積分回路
54に送られ三角波信号を作り出し増幅回路55
に入力される。増幅回路55では上記三角波信号
はビデオ・フイルタ5から差動増幅回路51に入
力される映像信号のペデスタル・レベルの傾きと
逆相のレベルに調整され、上記差動増幅回路51
の他の入力端子に入力される。これにより当該差
動増幅回路51はビデオ・フイルタ5から送られ
てくる映像信号のエネルギー拡散信号を除去す
る。
しかしこの逆位相波重畳方式にあつても、三角
波信号(エネルギー拡散信号)を検出し逆相にし
て加え当該三角波信号を打消しペデスタル・レベ
ルをそろえる方式であるため、雑音による誤動作
は少ないが、上記逆相にして加えるレベルに変動
があると誤動作が生じ、拡散信号除去比は悪くな
り、また回路の温度安定度や経時変化による変動
に起因して上記拡散信号除去比が例えば40db以
下になると30Hzの縞が画面上に現われる欠点があ
る。これらの様子が第7図A,Bのの一点鎖線
に現われている。
本発明は上記欠点の解決することを目的として
おり、S/N比の良いときは上記ペデスタル・ク
ランプ方式における強力なクランプ性能を発揮さ
せ、S/N比が悪いときS/N比に応じて上記ク
ランプ性能を徐々に弱めるようになし、雑音によ
つてクランプ回路の誤動作することが少なくなる
ペデスタル・クランプ用スイツチング回路を構成
し、当該ペデスタル・クランプ用スイツチング回
路にてデユアル・ゲートFETを用いる構成とし
てS/N比の広範囲にわたつて良好なクランプ性
能を発揮する映像クランプ回路の提供を目的とし
ている。以下第4図以降を参照しつつ説明する。
第4図は本発明に係る映像クランプ回路の一実
施例構成、第5図は第4図の各ブロツクを具体化
した回路構成の一実施例、第6図はロジツク回路
の動作説明図、第7図A,Bは本発明に係る映像
クランプ回路と従来のクランプ回路の特性を比較
した実験結果の曲線図を示す。
第4図において符号1ないし5,7ないし9は
第2図のものに対応する。10はペデスタル・ク
ランプ用スイツチング回路、11は雑音増幅回
路、12は雑音検波回路を表わしている。
ペデスタル・クランプ用スイツチング回路10
のスイツチング素子としてデユアル・ゲート
FETが用いられる。当該デユアル・ゲートFET
の第1ゲートにはロジツク回路9から第1図Cに
図示されたタイミングでクランプ・パルスが加え
られる。一方第1映像増幅回路2の出力の一部か
ら映像信号に含まれている雑音信号成分を取り出
して雑音増幅回路11で増幅し、雑音検波回路1
2で負の直流レベルに変換され、当該信号は上記
ペデスタル・クランプ用スイツチング回路10に
使用されているデユアル・ゲートFETの第2の
ゲートに入力される。当該デユアル・ゲート
FETの動作の概略は次のようである。即ち映像
信号に含まれる雑音信号のレベルが小さいとき
S/N比は良好な状態にあり、雑音検波回路12
からのデユアル・ゲートFETへの第2ゲート印
加電圧はほゞOVの電圧であるから、第1ゲート
に入力されるロジツク回路9からのクランプ・パ
ルスによつてデユアル・ゲートFETは制御され、
強力なクランプ性能で動作しペデスタル・レベル
は所定のレベルにそろえられる。また映像信号中
に含まれる雑音信号のレベルが大きくなるとS/
N比が悪くなり、それに伴ない雑音検波回路12
からの上記デユアル・ゲートFETの第2ゲート
への印加電圧は負電圧が深くなり、クランプ性能
が上記S/N比の悪化と伴に徐々に弱められる。
これによつて雑音によるクランプ・パルスがロジ
ツク回路9から発生しても当該デユアル・ゲート
FETは動作することはなく、画面上における雑
音発生防止がなされる。この様子が第7図A,B
のの実線に現われている。
第5図は第4図の各ブロツクを具体的に示した
回路構成の一実施例を示しており、図中1ないし
5,7ないし9は第2図のものに対応し、10な
いし12は第4図のものに対応する。符号13は
デユアル・ゲートFET、14,16はFET、1
5,17,18はトランジスタ、27ないし32
はダイオード、33ないし38はインダクタンス
(コイル)、61ないし94は抵抗、95ないし9
8は半固定抵抗、101ないし123はコンデン
サをそれぞれ表わしている。
同期増幅回路8の出力には映像信号の高域及び
雑音成分を減衰させるコイル36,37とコンデ
ンサ108とからなるロー・パス・フイルタがあ
り、第3映像増幅回路7の出力の一部はトランジ
スタ15で位相反転されて正の同期信号が作ら
れ、コンデンサ110とダイオード27とで当該
正の同期信号の先端でピーク・クランプをかけ波
形整形される。FET16のソース側に接続され
ているダイオード28は同期信号が存在する間オ
ン状態となり、当該FET16のゲインが増加し
て同期成分を伸長させる。その後、ダイオード2
9によつて負の映像信号部分はクリツプされ、ト
ランジスタ17の出力即ち抵抗81には同期信号
だけが取出される。当該同期信号はコンデンサ1
13を介してノア・ゲートで構成されるロジツク
回路9に入力される。ノア・ゲート19はインバ
ータとして使用され、ノア・ゲート20,21,
22及び抵抗82、半固定抵抗97の合成抵抗と
コンデンサ114とから構成される単安定マル
チ・バイブレータでのパルス幅は第6図図示のノ
ア・ゲート22の出力を表わすタイム・チヤート
から判るように約8μsに設定される。また抵抗8
4とコンデンサ115及びノア・ゲート23,2
4,25とから構成される単安定マルチ・バイブ
レータでは第6図図示のノア・ゲート25の出力
を表わすタイム・チヤートの如く、ノア・ゲート
22の出力に発生する約8μsのパルスの後縁から
約0.7μs幅のパルスが作り出され、当該パルスに
よつて水平同期信号のバツク・ポーチに挿入され
るカラー・バースト信号の後の位置即ち第1図C
に示す位置にクランプ・パルスをロジツク回路9
は生成する。なおノア・ゲート26については垂
直同期信号の期間に限り当該ロジツク回路9から
上記約0.7μsのクランプ・パルスを作出しないよ
うにゲートを閉じている。
ペデスタル・クランプ用スイツチング回路10
内のデユアル・ゲートFET13とコンデンサ1
07とはビデオ・フイルタ5から入力されて来た
映像信号に対しクランプをかけるもので、上記デ
ユアル・ゲートFET13の第1ゲートは上記ロ
ジツク回路9からのクランプ・パルスが入力され
る。一方第2ゲートは雑音検波回路12のダイオ
ード32のアノード側に接続されている。なお
FET14は入力インピーダンスを高くするため
のインピーダンス変換器として使用されている。
雑音増幅回路11のトランジスタ18には第1
映像増幅回路2の出力がコンデンサ123を介し
て入力され、例えば約10MHzに同調するようにし
たコイル38とコンデンサ119との共振回路に
よつて映像搬送波及び音声搬送波と関係を有しな
い周波数の信号即ち雑音を選択し、トランジスタ
18で増幅した後、雑音検波回路12のダイオー
ド31,32によつて負電圧に検波をなし、映像
信号成分と雑音成分の比S/Nの大きさに応じて
上記ペデスタル・クランプ用スイツチング回路1
0内のデユアル・ゲートFET13を制御する。
従がつて第1映像増幅回路2の出力に雑音が小さ
く即ちS/N比が良好な状態にある場合雑音検波
回路12からのデユアル・ゲートFET13に対
する第2ゲートの印加電圧はほゞOVの電圧が印
加されているから、ロジツク回路9から発生する
クランプ・パルスによつてデユアル・ゲート
FETは導通し、ペデスタル・クランプがなされ
エネルギー拡散信号が除去される。また上記第1
映像増幅回路2の出力に雑音が大きくなるにつれ
S/N比が悪くなると、雑音検波回路12からの
デユアル・ゲートFET13に対する第2ゲート
の印加電圧は負に追い込まれ、当該デユアル・ゲ
ートFET13のクランプ能力が弱められ、雑音
に起因する映像信号のクランプの誤動作が少なく
なる。
第7図において図Aは入力信号のS/N比に対
するクランプ性能を実験結果により表わした特性
図で、従来のパルス・クランプ方式である破線の
パルス・クランプ方式及び一点鎖線の逆位相波
重畳方式では入力信号のS/Nに関係なく一定
のクランプ性能を有しており、またパルス・クラ
ンプ方式の方がクランプ性能が強力であること
を示している。これらに対して、本発明の場合に
は上記S/N比が小になるにつれてクランプ性能
が自動的に低下される形となる。
第7図において図Bは入力信号のS/Nに対す
る実用上の画面S/N比を表わした説明図で従来
のパルス・クランプ方式に係るものはS/N比
が悪くなるとクランプ回路によつて発生する雑音
によつて画面S/N比が急激に悪くなることを示
している。また逆位相波重畳方式の場合、入力
S/N比が高い範囲において画面S/N比が必ら
ずしも高くない。これらに対して本発明の場合に
は入力S/N比が高い範囲から低い範囲にわたつ
て所望な画面S/N比を得ることが可能となる。
上記説明では同期増幅回路8の入力信号を第3
映像増幅回路7の出力であるクランプ後から取つ
ているが、クランプ前の信号即ちビデオ・フイル
タ5の出力、また別には第3映像増幅回路7の入
力から取り出しても効果は同じである。
また、雑音増幅回路11における入力信号はビ
デオ・フイルタ5よりも以前の回路から取り出す
ことも可能であり、効果も同様である。
以上説明した如く、本発明によれば、S/N比
の良いときはペデスタル・クランプ用スイツチン
グ回路のクランプ性能が発揮され、S/N比が悪
いとき当該S/N比に応じて上記クランプ性能を
徐々に弱める動作がなされるから雑音によつてク
ランプ回路の誤動作が少なくなり、S/N比の広
範囲にわたつて良好なクランプ性能が得られ、従
がつてエネルギー拡散信号が有効に除去されると
共に安定な映像を得ることができる。
【図面の簡単な説明】
第1図Aは直流分の伝送がなされないときのペ
デスタル・レベルが変動している様子を示す説明
図、第1図Bは同図Aの1部拡大図、第1図Cは
同図Bの部分拡大図、第2図、第3図は従来の映
像クランプを行なう回路構成図、第4図は本発明
に係る映像クランプ回路の一実施例構成、第5図
は第4図の各ブロツクを具体化した回路構成の一
実施例、第6図はロジツク回路の動作説明図、第
7図A,Bは本発明に係る映像クランプ回路と従
来のクランプ回路との特性を比較した実験結果の
特性図を示す。 図中、1はFM復調回路、2は第1映像増幅回
路、3はデイエンフアシス回路、4は第2映像増
幅回路、5はビデオ・フイルタ、6はFETスイ
ツチング回路、7は第3映像増幅回路、8は同期
増幅回路、9はロジツク回路、10はペデスタ
ル・クランプ用スイツチング回路、11は雑音増
幅回路、12は雑音検波回路、13はデユアル・
ゲートFET、14,16はFET、15,17,
18はトランジスタ、19ないし26はノア・ゲ
ート、27ないし32はダイオード、33ないし
38はコイル、51は差動増幅回路、52はサン
プル・アンド・ホールド回路、53は波形整形回
路、54は積分回路、55は増幅回路、61ない
し94は抵抗、95ないし98は半固定抵抗、1
01ないし123はコンデンサを各々表わしてい
る。

Claims (1)

    【特許請求の範囲】
  1. 1 エネルギー拡散された放送衛星信号について
    のエネルギー拡散信号の除去を行なう映像信号処
    理回路において、映像信号の黒のレベルの基礎と
    なるペデスタル・レベルを一定に保持するための
    ペデスタル・クランプ用スイツチング回路とそな
    えると共に、映像信号に含まれる雑音を検波する
    雑音検波回路を設け、該雑音検波回路からの出力
    を上記ペデスタル・クランプ用スイツチング回路
    に供給するよう構成されてなり、上記雑音検波回
    路からの出力によつて、上記雑音検波回路に入力
    するS/N比が悪いときペデスタル・クランプ用
    スイツチング回路のクランプ性能を弱めるように
    作用せしめて、上記ペデスタル・レベルの変動を
    抑制するよう構成され、かつ上記ペデスタル・ク
    ランプ用スイツチング回路は、デユアル・ゲート
    電界効果トランジスタをそなえると共に当該電界
    効果トランジスタの第1ゲートに対してクラン
    プ・パルスが入力され第2ゲートに対して上記雑
    音検波回路からの出力が入力されるよう構成され
    ることを特徴とする映像クランプ回路。
JP55144202A 1980-10-15 1980-10-15 Video clamping circuit Granted JPS5767380A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP55144202A JPS5767380A (en) 1980-10-15 1980-10-15 Video clamping circuit
US06/311,064 US4415929A (en) 1980-10-15 1981-10-13 Video clamp circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55144202A JPS5767380A (en) 1980-10-15 1980-10-15 Video clamping circuit

Publications (2)

Publication Number Publication Date
JPS5767380A JPS5767380A (en) 1982-04-23
JPS6317270B2 true JPS6317270B2 (ja) 1988-04-13

Family

ID=15356589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55144202A Granted JPS5767380A (en) 1980-10-15 1980-10-15 Video clamping circuit

Country Status (2)

Country Link
US (1) US4415929A (ja)
JP (1) JPS5767380A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2105547A (en) * 1981-09-11 1983-03-23 Philips Electronic Associated Clamping video signals
JPS592490A (ja) * 1982-06-28 1984-01-09 Hitachi Ltd Fmテレビジヨン信号の受信回路
US4516042A (en) * 1982-06-30 1985-05-07 Tektronix, Inc. Clamp circuits
US4742392A (en) * 1983-08-04 1988-05-03 Canon Kabushiki Kaisha Clamp circuit with feed back
JPS60186183A (ja) * 1984-03-06 1985-09-21 Sony Corp 衛星放送受信装置
US4707741A (en) * 1986-04-11 1987-11-17 Harris Corporation Video signal clamping with clamp pulse width variation with noise
NL8700294A (nl) * 1987-02-09 1988-09-01 At & T & Philips Telecomm Klemcircuit voor een televisietransmissiesysteem.
US5003564A (en) * 1989-04-04 1991-03-26 Rca Licensing Corporation Digital signal clamp circuitry
US4965669A (en) * 1989-04-12 1990-10-23 Rca Licensing Corporation Apparatus for digitally controlling the D.C. value of a processed signal
CA2071283C (en) * 1991-06-18 1999-07-27 Shigeru Kawakami Satellite television broadcasting receiver
JP2570115B2 (ja) * 1993-06-28 1997-01-08 日本電気株式会社 フィードバッククランプ装置
JP2547079Y2 (ja) * 1993-12-28 1997-09-03 株式会社杉山 座席もたれカバー
JP3127878B2 (ja) * 1998-03-18 2001-01-29 日本電気株式会社 クランプ回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5019409A (ja) * 1973-06-14 1975-02-28

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5255321A (en) * 1975-10-31 1977-05-06 Hitachi Ltd Tv receiver
US4237489A (en) * 1979-02-26 1980-12-02 Gte Products Corporation Video black level reference system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5019409A (ja) * 1973-06-14 1975-02-28

Also Published As

Publication number Publication date
JPS5767380A (en) 1982-04-23
US4415929A (en) 1983-11-15

Similar Documents

Publication Publication Date Title
EP0056464B1 (en) Pulsive noise removing apparatus
US4066845A (en) Pulsive noise removing apparatus for an FM receiver
JPS6317270B2 (ja)
US3919482A (en) FM receiver noise suppression circuit
JP3662544B2 (ja) テレビジョンシステム
US2906817A (en) Television receiver signal processing circuits
KR910007349A (ko) 텔레비젼수신장치
KR100211412B1 (ko) Fm 라디오를 포함하는 텔레비젼 수상기
US5113439A (en) Catv terminal and video apparatus having a noise eliminating circuit
NL8204865A (nl) Geluidsdetectieschakeling voor op het "intercarrier"-principe gebaseerde geluidsdetectie bij een televisieontvanger.
CA1112755A (en) Burst gate circuit
FI65351C (fi) Styrkoppling foer en mottagare bearbetande en faergtelevisionssignal
US2868873A (en) Signal separator circuit for television receivers
US5510855A (en) Satellite television broadcasting receiver including improved clamping circuit
JP2950527B2 (ja) 画質調節回路
US3961135A (en) Synchronized demodulation system
US5327464A (en) Dispersal signal removing apparatus
KR920002840B1 (ko) 텔레비젼 음성 검출장치
KR0164775B1 (ko) 텔레비젼 수신기를 위한 잡음 감소장치 및 방법
EP0901292B1 (en) Video processing circuit
US3231669A (en) Control apparatus for television receiver
JPS596009Y2 (ja) 自動周波数制御装置
JPS6211085Y2 (ja)
JP2721182B2 (ja) Afc回路
CA1212464A (en) Television sound detection system using a frequency translation phase-locked loop