JPS63160337A - 半導体基板研削用保護テ−プ - Google Patents

半導体基板研削用保護テ−プ

Info

Publication number
JPS63160337A
JPS63160337A JP61309821A JP30982186A JPS63160337A JP S63160337 A JPS63160337 A JP S63160337A JP 61309821 A JP61309821 A JP 61309821A JP 30982186 A JP30982186 A JP 30982186A JP S63160337 A JPS63160337 A JP S63160337A
Authority
JP
Japan
Prior art keywords
protective tape
semiconductor substrate
bubble
grinding
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61309821A
Other languages
English (en)
Inventor
Shigeru Harada
繁 原田
Junichi Moriya
純一 守谷
Junichi Arima
純一 有馬
Masanori Obata
正則 小畑
Mitsuyoshi Nakamura
充善 中村
Masaaki Ikegami
雅明 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61309821A priority Critical patent/JPS63160337A/ja
Publication of JPS63160337A publication Critical patent/JPS63160337A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Adhesive Tapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、固定台に半導体基板を固定し、半導体男根
M面を研削するにあたり、固定台に接触する半導体基板
表面を保護するために該半導体表面に貼り付ける半導体
基板研削用保護テープに関するものである。
[従来の技術] 半導体装置製造過程において、半導体基板表面の処理を
行なう場合、半導体基板の裏面にも不本意の処理が行な
われることがある。たとえば、半導体基板を拡散炉に入
れて、半導体基板表面に拡散処理を施す場合、半導体基
板の裏面にも拡散層がまねり込むことがある。このよう
な半導体基板をそのまま半導体装置に使用すると電気的
特性が著しく悪化する。したがって、半導体基板の裏面
を研削する必要がある。また、半導体チップの薄膜化、
コンパクト化のため、半導体基板の裏面を研削する必要
もある。
第6図は従来のシリコン基板の裏面を研削する方法を示
した模式図である。
表面保護膜1が被覆され、表面保護テープ2が貼り付け
られたシリコン基板3を、表面を下にして、研削機の基
板ステージ4の上に置く。基板ステージ4のシリコン基
板3の置かれる部分は、多孔質セラミック板5よりでき
ている。真空ライン6はシリコン基板3を吸着し、該シ
リコン基板3を固定するためのものである。砥石7は、
回転しながら矢印8の方向に移動するもので、シリコン
基板3の裏面を研削するためのものである。
次にこの研削機を用いてシリコン基板3の裏面を研削し
て、裏面が研削されたシリコン基板を得るまでの工程を
説明する。
第7A図〜第7D図は、裏面が研磨されたシリコン基板
を得るまでの工程を示した図である。
(1) シリコン基板3の上にレジスト系の材料である
表面保護膜1を回転塗布法により1〜5μmの厚さに塗
布する(第7A図)。その上に、厚さ50〜300μm
の表面保護テープ2を貼り付ける(第7A図)。この表
面保護テープ2の接看面には接着力を高めるために糊が
塗布されている。このように、シリコン基板3の上に表
面保護膜1を塗布し、表面保護テープ2を貼りつけるの
は、シリコン基板3の表面を研削時の機械的衝撃から保
護するためである。
(2) 以上のようにして表面を保護したシリコン基板
3を、表面を下にして、基板ステージ4の上に置く(第
7B図)、。
基板ステージ4のシリコン基板3の置かれる部分は、多
孔質セラミック板5で形成されているので、真空ライン
6を駆動させることにより、シリコン基板3は多孔質セ
ラミック板5に吸着され、固定される。そして、研削用
砥石7を回転させながら、矢印8の方向に平行に移動さ
せ、シリコン基板3の裏面を研削する(第7B図)。研
削は、荒削り、中削り、仕上げ削りの3段階で行ない、
所望の厚みになるまで行なう。
〈3) シリコン基板3の研削が完了した後、表面保護
テープ2を機械的に剥がし取る(第7C図)。このとき
、表面保護テープ2に用いられている糊9が若干ではあ
るが表面保護膜1上に残る〈第7C図〉。
(4) 次いで、表面保護テープ2が剥がされた状態の
シリコン基板3を、トリクロルエチレン、トリクロルエ
タン、アセトン等の有機溶剤で洗浄処理するかあるいは
酸素プラズマで処理する。この洗浄処理あるいは酸素プ
ラズマ処理により、表面像1111および糊9が同時に
除去される。そして、裏面が研削されたシリコン基板3
を得る(第7D図)。
[発明が解決しようとする問題点] 半導体基板の裏面研削工程は以上のとおりある。
すなわち、シリコン基板3の上に表面像i[1を塗布し
、さらに表面保護テープ2を貼り付けて、シリコン基板
3の表面を保護して、裏面を研削している。
〈1) この場合、表面保護膜1だけでシリコン基板3
の表面を保護するのは、無理である。なぜなら、表面像
IPAIの厚みは1〜5μm程度であるので、研削時に
シリコン基板3に加わる力からシリコン基板表面を十分
に保護することができないからである。
(2) また、シリコン基板3の表面に表面保護テープ
2だけを貼り付けて保護するのも不可能である。図を用
いてその理由を説明する。
第8A図〜第88図は、シリコン基板3に表面保護テー
プ2を直接貼り付け、裏面研削した場合の問題点を説明
するために示した図である。
第8A図に示ずように、シリコン基板3の表面に、直接
表面保護テープ2を貼り付けた場合、裏面研削時に加わ
る目械的力10が表面像6!!テープ2とシリコン基板
3の接雪面に加わり、両者の界面が強固に接着されてし
まう。そのため、第8B図に示すように、表面保護テー
プ2を剥がすと、シリコン基板3の上に大きな糊の塊1
1が残る。
この大きな糊の塊11は有機溶剤やili!素プラズマ
で処理するぐらいでは除去できない。糊が付いたまま半
導体装置に応用すると電気的特性が著しく低下する。
(3) それゆえに、従来の表面保護テープ2を用いて
半導体基板の裏面研削を行なう場合、表面保1!II!
J1および表面保護テープ2の両者の併用は必要不可欠
のものである。
しかしながら、レジスト系の材料である表面保護wi1
を塗布し、その上に表面保護テープ2を貼り付けるのは
工程が複雑となり、かつコスト高となり、問題である。
本発明は上記のような問題点を解決するためになされた
もので、半導体基板表面に直接貼り付けても、接着面で
ある半導体基板表面に大きな糊の塊を残さない半導体基
板研削用保護テープを提供することを目的とする。
[問題点を解決するための手段1 本発明は固定台に半導体基板を固定し、該半導体基板の
裏面を研削するにあたり、固定台に接触する半導体基板
表面を保護するために該半導体表面に貼り付ける半導体
基板研削用保護テープに係るものである。
そして、前記問題点を解決するために、保護テープに、
気泡が内部に分散しでいる気泡含有層を含むものを用い
る。
[作用コ この発明に係る半導体基板研削用保腹テープは内部に多
数の小さな気泡を含んでいるので、該保護テープ自身が
、半導体基板研削時に接着面に加わる機械的な力を緩衝
させる働きを持つ。それゆえ、この保護テープを半導体
基板表面に直接貼り付けても、接着面に大きな力が加わ
らないので、表面保護テープを剥がしたとき、大きな糊
の塊が半導体基板表面に残らなくなる。
[実施例] 以下、この発明の実施例を図について説明する。
第1図は、この発明に係る半導体基板研削用保護テープ
すなわち気泡含有保護テープを用いて、シリコン基板の
裏面を研削する方法を示した図である。
シリコン基板3の表面に気泡15を含有する気泡含有保
護テープ12を貼り付ける。気泡含有保護テープ12の
接着面には、接着力を高めるために糊が塗布されている
次に、表面を気泡含有保護テープ12で保護したシリコ
ン基板3を、表面を下にして、基板ステージ4の上に置
く。基板ステージ4のシリコン基板3の置かれる部分は
多孔質セラミック板5で形成されているので、真空ライ
ンを駆動させることにより、シリコン基板3は多孔質セ
ラミック板5に吸着され、固定される。
そして、研削用砥石7を回転させながら、矢印8の方向
に平行移動させ、シリコン基板3の裏面を研削する。
ここで、裏面研削時に加わる機械的な力は従来の場合と
同じである。しかし、この機械的な力は気泡含有保護テ
ープ12により緩和される、という点が従来と異なる。
図を用いて説明する。
第2A図(J裏面研削時に加わる機械的力がシリコン’
!a ”a 3および気泡含有保護テープ12に及んで
いる様子を示した図である。
シリコン基板研削時に機械的力10が加わっても、気泡
含有保護テープ12自身が適度に変形し、接着面に加わ
る機械的力を緩衝させる。そのため、シリコン基板3と
気泡含有保護テープの界面が強固に接着されすぎるとい
うことがなくなる。その結果、気泡含有保護テープ12
を剥がしたとき、第2B図に示すように、糊9がシリコ
ン基板3の表面に若干外る程度で、大きな糊の塊は残ら
ない。
残った糊9がこの程度のものであると、有機溶剤による
洗浄除去あるいは酸素プラズマによる除去は容易である
なお、本発明に用いる気泡含有保護テープの内部に含ま
れる気泡15の直径は1〜50μm、保護テープ中の気
泡の体積比は30〜80%であることが好ましい。気泡
15の直径は半導体チップのパターンの大きさと同じレ
ベルに合わせたちので、気泡15の直径が1μ−以下で
あると、気泡含有保護テープ12の緩衝力がなくなり、
50μ−以上であると局部的な力が接着面に加わるよう
になる。また、気泡含有保護テープ12中の気泡の体積
が30%以下であると局部的な力が接着面に加わり、8
0%以上であると気泡含有保護テープ12をシリコン基
板3に貼り付ける操作が困難となる。
なお、上記実施例では半導体基板研削用保護テープとし
て、内部に多数の小さな気泡を含む単層の気泡含有保護
テープを示したが、本願発明はこれに限られず、気泡を
含む気泡含有層と気泡を含まない層を組合わせて半導体
基板研削用保護テープを作っても、実施例と同様の効果
を期待できる。
第3図はこの発明の他の実m態様を示すもので、下層を
気泡含有層13とし、上層を気泡を含まない層14とし
た半導体基板研削用保護テープの断面図である。かかる
保護テープを用いても、実施例と同様の効果が期待でき
る。
第4図はこの発明のさらに他の実FM態様を示すもので
、上層を気泡含有層13とし、下層を気泡を含まない層
14とした半導体基板研削用保護テープの断面図である
。かかる保護テープを用いても、実施例と同様の効果が
期待できる。
第5図はこの発明のさらに他の実施R様を示すもので、
上層を気泡を含まない層14とし、中間層を気泡含有1
113とし、下層を気泡を含まない層14とした半導体
基板研削用保護テープの断面図である。かかる保護テー
プを用いても、実施例と同様の効果が期待できる。
なお、上記実施例では半導体基板にシリコン基板を用い
た場合を例にとり説明したが、本発明はこれに限られず
、他の材料からなる半導体基板を用いても実施例と同様
の効果が実現する。
[発明の効果] 以上のようにこの発明に係る半導体基板研削用保護テー
プは、内部に多数の小さな気泡を含んでいるので、該保
護テープ自身が、半導体基板研削時に接着面に加わる機
械的力を、l!衝させる働きを持つ。それゆえ、この保
護テープを半導体基板表面に直接貼り付けても、接着面
に大きな力が加わらないので、該保護テープを剥がした
とき、大きな糊の塊が半導体基板表面に残らなくなる。
その結果、半導体基板の裏面の研削時にこの保護テープ
を用いると、従来使用していた表面保護膜を使わなくて
よいので、該表面保m膜を塗布する工程が省かれ、かつ
コスト安になる。
【図面の簡単な説明】
第1図はこの発明に係る気泡含有保護テープを用いて、
シリコン基板の1!面を研削する方法を示した図、第2
A図はシリコン基板表面に貼り付けた気泡含有保護テー
プに機械的力が及んでいる様子を示した図、第2B図は
気泡含有保護テープをシリコン基板から剥がしている様
子を示した因、第3図はこの発明の他の実施例を示す断
面図、第4図はこの発明のさらに他の実施例を示す断面
図、第5図はこの発明のさらに他の実施例を示す断面図
、第6図は半導体基板の裏面の研削を行なう従来の方法
を示した図、第7八図ないし第7D図は、裏面が研削さ
れたシリコン基板を得るまでの工程を示した図、第8A
図および第8B図は、シリコン基板に表面保護テープを
直接貼り付は裏面研削した場合の問題点を示した図であ
る。 図において3はシリコン基板、4は基板ステージ、5は
多孔質セラミック板、7は砥石、12は気泡含有保護テ
ープ、13は気泡含有層、15は気泡である。 なお、各図中同一符号は同一または相当部分を示す。 代理人   大  岩  増  雄 第1図 3: シ11コ〉基板 4: 基ねステーじ 5: 夕1し質セラミ、クオ及 7: 石ε石。 12:  気老含を保護デーア 15:  矢 5邑 第2A図 第28図 第3図 第4図 第5図 第6図 第7A図 第7B図 第7C図 第7D図 口======コーへ3 第8A図 第88図

Claims (5)

    【特許請求の範囲】
  1. (1)固定台に半導体基板を固定し、該半導体基板の裏
    面を研削するにあたり、固定台に接触する半導体基板表
    面を保護するために該半導体表面に貼り付ける半導体基
    板研削用保護テープであって、 前記保護テープは気泡が内部に分散している気泡含有層
    を含むものであることを特徴とする半導体基板研削用保
    護テープ。
  2. (2)前記保護テープは2層構造のものであり、その一
    方の層が前記気泡を内部に含む気泡含有層である特許請
    求の範囲第1項記載の半導体基板研削用保護テープ。
  3. (3)前記保護テープは3層構造のものであり、そのい
    ずれか1つの層が前記気泡を内部に含む気泡含有層であ
    る特許請求の範囲第1項記載の半導体基板研削用保護テ
    ープ。
  4. (4)前記気泡の直径は1〜50μmであり、該気泡が
    前記気泡含有層の中に体積比で30〜80%含まれてい
    る特許請求の範囲第1項記載の半導体基板研削用保護テ
    ープ。
  5. (5)前記気泡含有層は前記気泡を均一に分布させてい
    る特許請求の範囲第1項ないし第4項のいずれかに記載
    の半導体基板研削用保護テープ。
JP61309821A 1986-12-24 1986-12-24 半導体基板研削用保護テ−プ Pending JPS63160337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61309821A JPS63160337A (ja) 1986-12-24 1986-12-24 半導体基板研削用保護テ−プ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61309821A JPS63160337A (ja) 1986-12-24 1986-12-24 半導体基板研削用保護テ−プ

Publications (1)

Publication Number Publication Date
JPS63160337A true JPS63160337A (ja) 1988-07-04

Family

ID=17997660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61309821A Pending JPS63160337A (ja) 1986-12-24 1986-12-24 半導体基板研削用保護テ−プ

Country Status (1)

Country Link
JP (1) JPS63160337A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235387B1 (en) 1998-03-30 2001-05-22 3M Innovative Properties Company Semiconductor wafer processing tapes
CN103839862A (zh) * 2014-02-28 2014-06-04 华进半导体封装先导技术研发中心有限公司 一种机械式拆键合工艺方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235387B1 (en) 1998-03-30 2001-05-22 3M Innovative Properties Company Semiconductor wafer processing tapes
US6478918B2 (en) 1998-03-30 2002-11-12 3M Innovative Properties Company Semiconductor wafer processing tapes
CN103839862A (zh) * 2014-02-28 2014-06-04 华进半导体封装先导技术研发中心有限公司 一种机械式拆键合工艺方法

Similar Documents

Publication Publication Date Title
KR100661282B1 (ko) 웨이퍼의 배면 연마방법
JP2002305168A (ja) 研磨方法及び研磨装置および半導体装置の製造方法
JP2000031185A (ja) 半導体装置の製造方法
JP2004349649A (ja) ウエハーの薄加工方法
JPH04263425A (ja) 半導体基板の研削装置及び研削方法
US6439968B1 (en) Polishing pad having a water-repellant film theron and a method of manufacture therefor
JPH0917984A (ja) 貼り合わせsoi基板の製造方法
JP3216583B2 (ja) 貼り合わせsoi基板の製造方法
US6406357B1 (en) Grinding method, semiconductor device and method of manufacturing semiconductor device
JP3362478B2 (ja) ウェハ研磨装置及びウェハ研磨方法
JPS63160337A (ja) 半導体基板研削用保護テ−プ
JPH08107091A (ja) Soi基板の製法
JPH11145089A (ja) 半導体ウエハの裏面研削方法およびそれに使用される保護テープ
JPS6222439A (ja) ウエ−ハ保護テ−プ
JP3553196B2 (ja) Soi基板の製造方法
JP3422225B2 (ja) 貼り合わせ半導体基板及びその製造方法
JPH0319336A (ja) 半導体ウェーハの研磨方法
JPH0417332A (ja) 半導体ウェーハの研磨方法
WO2001096065A1 (fr) Procede de polissage de pieces
JP2950457B2 (ja) 半導体ウェーハ研磨装置
JPS5972139A (ja) 薄板材の加工方法
JP3982572B2 (ja) 板状物保護テープ及び半導体ウェーハの研磨方法
JPS63160341A (ja) 半導体装置の裏面研磨装置
JPS63134167A (ja) 半導体ウエハの研磨方法
JP2510038B2 (ja) 半導体装置の製造方法