JPS63139320A - アクテイブマトリクス基板 - Google Patents
アクテイブマトリクス基板Info
- Publication number
- JPS63139320A JPS63139320A JP61287044A JP28704486A JPS63139320A JP S63139320 A JPS63139320 A JP S63139320A JP 61287044 A JP61287044 A JP 61287044A JP 28704486 A JP28704486 A JP 28704486A JP S63139320 A JPS63139320 A JP S63139320A
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- conductive film
- liquid crystal
- electrode
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 16
- 239000011159 matrix material Substances 0.000 title claims description 9
- 239000011521 glass Substances 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims 1
- 229910001936 tantalum oxide Inorganic materials 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 9
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract description 5
- 239000003989 dielectric material Substances 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 34
- 239000003990 capacitor Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
マトリックス基板の構成に関するものであり、特に透過
型の液晶ディスプレイに用いられるアクティブマトリッ
クス基板に関するものである。
型の液晶ディスプレイに用いられるアクティブマトリッ
クス基板に関するものである。
従来の技術
第２図にゲート絶縁型ＴＰＴを用いたアクティブマトリ
ックス方式の液晶ディスプレイの一画素の等価回路［第
２図（Ａ）】とその実際の構造［第２図（Ｂ）］を示す
。（ａ）は走査ｔｌ（ゲートバス）、（ｂ）はデータ線
（ソース電極またはドレイン電極）、（Ｃ）はソース電
極あるいはドレイン電極と、これに電気的に接続された
液晶駆動用の絵素電極を示す。通常透過型の液晶ディス
プレイ装置においては背面光源からの光を透過させる必
要があるので、この絵素電極は透明導電膜でなければな
らない。（ｄ）は液晶を示しくｅ）は液晶と電気的に並
列に接続されているコンデンサである。ゲート絶縁型Ｔ
ＰＴを用いたアクティブマトリクス基板において、全て
のゲート線を走査するのに必要な時間（一般的にフレー
ム周波数をｆｏとすれば、この時間ｔは１／ｆｏで示さ
れる。）内で、ゲート線（ａ）の走査が終了し、次の走
査パルスが再びゲート線（ａ）に加わるまでの間に、（
Ｃ）点の電位は最初の走査が終った時点での電位より、
点（ｃ）とアース電位までの容量Ｃｏ（ＣＬＣ＋Ｃ＊ｄ
ｄ）と液晶の抵抗とトランジスタのＯＦＦ抵抗により決
まる抵抗（ＲＬ）との積ＣＯ＊ＲＬの時定数をもって減
少する。ここでＣＬＣとＣａｄｄはそれぞれ液晶の容量
と液晶にパラレルに接続している補助容量である。従っ
て１フレ一ム間での点（Ｃ）における電位の変動を小さ
く抑えるにはＣａｄｄを大きく取る必要がある。第２図
（Ｂ）は実際のアクティブマトリクス基板の１絵素部分
の構造図である。第一の透明導電膜２１と第二の透明導
電膜２３（絵素電極）との間で誘電体２２を挟むことに
より補助容量Ｃａｄｄを形成しているが、この２つの電
極間に挟まれる誘電体層２２としては、ＳｉＯ２，５ｉ
ＮＸ等がプラスＶＣＶＤ法、常ＩＥＣＶＤ法、ス゛バッ
タ法等を用いて形成される。２４はこの絵素を駆動する
ための逆スタガー型薄膜トランジスタ（ＴＰＴ）、２５
はガラス基板である。２６はＴＰＴのソース、ドレイン
電極、２７は非晶質シリコン、２８はゲート絶縁膜、２
９はゲート電極である。
ックス方式の液晶ディスプレイの一画素の等価回路［第
２図（Ａ）】とその実際の構造［第２図（Ｂ）］を示す
。（ａ）は走査ｔｌ（ゲートバス）、（ｂ）はデータ線
（ソース電極またはドレイン電極）、（Ｃ）はソース電
極あるいはドレイン電極と、これに電気的に接続された
液晶駆動用の絵素電極を示す。通常透過型の液晶ディス
プレイ装置においては背面光源からの光を透過させる必
要があるので、この絵素電極は透明導電膜でなければな
らない。（ｄ）は液晶を示しくｅ）は液晶と電気的に並
列に接続されているコンデンサである。ゲート絶縁型Ｔ
ＰＴを用いたアクティブマトリクス基板において、全て
のゲート線を走査するのに必要な時間（一般的にフレー
ム周波数をｆｏとすれば、この時間ｔは１／ｆｏで示さ
れる。）内で、ゲート線（ａ）の走査が終了し、次の走
査パルスが再びゲート線（ａ）に加わるまでの間に、（
Ｃ）点の電位は最初の走査が終った時点での電位より、
点（ｃ）とアース電位までの容量Ｃｏ（ＣＬＣ＋Ｃ＊ｄ
ｄ）と液晶の抵抗とトランジスタのＯＦＦ抵抗により決
まる抵抗（ＲＬ）との積ＣＯ＊ＲＬの時定数をもって減
少する。ここでＣＬＣとＣａｄｄはそれぞれ液晶の容量
と液晶にパラレルに接続している補助容量である。従っ
て１フレ一ム間での点（Ｃ）における電位の変動を小さ
く抑えるにはＣａｄｄを大きく取る必要がある。第２図
（Ｂ）は実際のアクティブマトリクス基板の１絵素部分
の構造図である。第一の透明導電膜２１と第二の透明導
電膜２３（絵素電極）との間で誘電体２２を挟むことに
より補助容量Ｃａｄｄを形成しているが、この２つの電
極間に挟まれる誘電体層２２としては、ＳｉＯ２，５ｉ
ＮＸ等がプラスＶＣＶＤ法、常ＩＥＣＶＤ法、ス゛バッ
タ法等を用いて形成される。２４はこの絵素を駆動する
ための逆スタガー型薄膜トランジスタ（ＴＰＴ）、２５
はガラス基板である。２６はＴＰＴのソース、ドレイン
電極、２７は非晶質シリコン、２８はゲート絶縁膜、２
９はゲート電極である。
発明が解決しようとする問題点
前述のように液晶の補助容量が大きいほど時定数が大と
なり、点（Ｃ）の電位の変動を小さく抑えることができ
る。Ｃａｄｄを大きく取るためには、誘電体層の膜厚を
薄くする、第一と第二の透明導電膜との重なり面積を太
き（取る、あるいは誘電率の高い物質を前記誘電体層に
用いるなどの方法が考えられる。しかしながら誘電体層
の膜厚を薄（すると、必然的に第一の透明導電膜と、第
二の透明導電膜とのショートの確率が増加し液晶ディス
プレイの点欠陥が増加する。また電極面積を太き（する
のは、一方の電極が液晶の表示電極となるために基本的
に補助容量の電極面積を絵素電極の面積以上に大きく取
ることはできない。補助容量を取る誘電体材料としてＳ
ｉＯ２，５ｉＮＸ用いた場合は、膜厚２０００Ａ程度が
第一の透明導電膜と第二の透明導電膜とのショートを防
ぐことのできる限界である。補助容量を形成する物質と
して誘電率の高い物質を用いれば同一膜厚、同一面積で
あっても補助容量を大きくすることが可能であるが、こ
の場合、誘電体形成時に第一の透明導電膜にダメージを
与えない、第一の透明導電膜との密着性がよい、誘電体
層にピンホールが皆無であり、第一の透明導電膜と第二
の透明導電膜とのショートを防ぐ、等の特性が必要であ
る。
なり、点（Ｃ）の電位の変動を小さく抑えることができ
る。Ｃａｄｄを大きく取るためには、誘電体層の膜厚を
薄くする、第一と第二の透明導電膜との重なり面積を太
き（取る、あるいは誘電率の高い物質を前記誘電体層に
用いるなどの方法が考えられる。しかしながら誘電体層
の膜厚を薄（すると、必然的に第一の透明導電膜と、第
二の透明導電膜とのショートの確率が増加し液晶ディス
プレイの点欠陥が増加する。また電極面積を太き（する
のは、一方の電極が液晶の表示電極となるために基本的
に補助容量の電極面積を絵素電極の面積以上に大きく取
ることはできない。補助容量を取る誘電体材料としてＳ
ｉＯ２，５ｉＮＸ用いた場合は、膜厚２０００Ａ程度が
第一の透明導電膜と第二の透明導電膜とのショートを防
ぐことのできる限界である。補助容量を形成する物質と
して誘電率の高い物質を用いれば同一膜厚、同一面積で
あっても補助容量を大きくすることが可能であるが、こ
の場合、誘電体形成時に第一の透明導電膜にダメージを
与えない、第一の透明導電膜との密着性がよい、誘電体
層にピンホールが皆無であり、第一の透明導電膜と第二
の透明導電膜とのショートを防ぐ、等の特性が必要であ
る。
問題点を解決するための手段
本発明は、これらの問題点に関して解決法を与えるもの
であり、前記第一の透明導電膜と前記第二の透明導電膜
との間にはいる誘電体層材料として’Ｉ： ａ ２０
ｅを用いることを特徴とするものである。
であり、前記第一の透明導電膜と前記第二の透明導電膜
との間にはいる誘電体層材料として’Ｉ： ａ ２０
ｅを用いることを特徴とするものである。
作用
誘電体層に酸化チタン（Ｔａ２０ｓ）（比誘電率２３）
を用いることにより、同一膜厚、同一面積での５ｉｎ２
．５ｉＮＸと比較して、補助容量の値がそれぞれ６．４
倍、３．６倍とすることができる。またＴ ａ ２０
ｔｓ成膜時においては、第一の透明導電膜に対してダメ
ージを与えることはなく、これに続（第二の透明導電膜
の形成、ＴＰＴ形成工程での３０００以上の処理にも安
定であり、下部及び上部の透明導電膜にダメージを与え
ることがなく、Ｔａ２０５自身もキャパシタ形成以後の
工程を経ても、膜中のピンホールは発生しない。
を用いることにより、同一膜厚、同一面積での５ｉｎ２
．５ｉＮＸと比較して、補助容量の値がそれぞれ６．４
倍、３．６倍とすることができる。またＴ ａ ２０
ｔｓ成膜時においては、第一の透明導電膜に対してダメ
ージを与えることはなく、これに続（第二の透明導電膜
の形成、ＴＰＴ形成工程での３０００以上の処理にも安
定であり、下部及び上部の透明導電膜にダメージを与え
ることがなく、Ｔａ２０５自身もキャパシタ形成以後の
工程を経ても、膜中のピンホールは発生しない。
実施例
次に本発明を具体的な実施例を挙げてその製造過程を説
明する。第１図（Ａ）、（Ｂ）に示す様に、ガラス基板
１０上に第一の透明導電１］＊１１であるＩＴＯをＤＣ
スパッタ法を用いて１０００Ａ形成する。第１図（Ａ）
は、第１図（Ｂ）のａ−ａ’線断面図である。このＩＴ
Ｏを所定形状にエツチングした後、誘電体層１２として
反応性スパッタ法をもちいてＴａ２０５を２０００Ａ形
成する。スパッタターゲットとして金属Ｔａ、スパッタ
ガスとして、アルゴンと酸素の混合比２：１のガスを用
いる。Ｔ ａ ２０６を形成する方法として他に、スパ
ッタターゲットとしてＴ ａ ２０ ｓを用いＲＦ放電
により成膜することも可能である。この構成では、Ｔ
ａ ２０ ｓ成膜時に下地のＩＴＯ電極にダメージを与
えることがない。次に第二の透明導電膜１３として、再
びＩＴＯをＤＣスパッタ法で１０００Ａ形成する。この
場合第二の透明導電膜としてＩＴＯ以外にネサ膜（Ｓ
ｎ Ｏ２）用いることも可能である。
明する。第１図（Ａ）、（Ｂ）に示す様に、ガラス基板
１０上に第一の透明導電１］＊１１であるＩＴＯをＤＣ
スパッタ法を用いて１０００Ａ形成する。第１図（Ａ）
は、第１図（Ｂ）のａ−ａ’線断面図である。このＩＴ
Ｏを所定形状にエツチングした後、誘電体層１２として
反応性スパッタ法をもちいてＴａ２０５を２０００Ａ形
成する。スパッタターゲットとして金属Ｔａ、スパッタ
ガスとして、アルゴンと酸素の混合比２：１のガスを用
いる。Ｔ ａ ２０６を形成する方法として他に、スパ
ッタターゲットとしてＴ ａ ２０ ｓを用いＲＦ放電
により成膜することも可能である。この構成では、Ｔ
ａ ２０ ｓ成膜時に下地のＩＴＯ電極にダメージを与
えることがない。次に第二の透明導電膜１３として、再
びＩＴＯをＤＣスパッタ法で１０００Ａ形成する。この
場合第二の透明導電膜としてＩＴＯ以外にネサ膜（Ｓ
ｎ Ｏ２）用いることも可能である。
この第一のＩＴＯと、第二のＩＴＯとの間にＴａ ２０
ｅｓ １２を挟むことにより補助容ｊｉｃＡＤＩ）を
形成する。補助容量を形成したのち、Ｃｒによるゲート
電極１４をＤＣスパッタ法により１０００Ａ形成する。
ｅｓ １２を挟むことにより補助容ｊｉｃＡＤＩ）を
形成する。補助容量を形成したのち、Ｃｒによるゲート
電極１４をＤＣスパッタ法により１０００Ａ形成する。
このゲート電極の材料としては、ほかにＡＩやＭＯ１高
融点シリサリド等が用いられる。この上にプラズマＣＶ
Ｄ法を用いて、ゲート絶縁膜１５として５ｉＮＸ４００
０Ａ、非単結晶半導体層１６としてａ−３ｉ８００Ａが
連続に形成される。続いてソース電極１７、ドレイン電
極１８として、ＡＩを７０００Ａ、ＤＣスパッタ法を用
いて液晶駆動ようＴＰＴを作成した。このドレイン電極
を前記の第二のＩＴＯ電極に接続することにより、この
第二のＩＴＯ電極は液晶の駆動用電極としても作用する
。
融点シリサリド等が用いられる。この上にプラズマＣＶ
Ｄ法を用いて、ゲート絶縁膜１５として５ｉＮＸ４００
０Ａ、非単結晶半導体層１６としてａ−３ｉ８００Ａが
連続に形成される。続いてソース電極１７、ドレイン電
極１８として、ＡＩを７０００Ａ、ＤＣスパッタ法を用
いて液晶駆動ようＴＰＴを作成した。このドレイン電極
を前記の第二のＩＴＯ電極に接続することにより、この
第二のＩＴＯ電極は液晶の駆動用電極としても作用する
。
発明の効果
本発明によれば、液晶の補助容量が同一面積、同一膜厚
の従来の材料に比較して３〜６倍とすることができる。
の従来の材料に比較して３〜６倍とすることができる。
また第一の透明導電膜及び第二の透明導電膜にダメージ
を与えることがなく、かつ第一の透明導電膜と第二の透
明導電膜のショートが発生しない良好な液晶ディスプレ
イを作ることができ、その技術的意義は大きい。
を与えることがなく、かつ第一の透明導電膜と第二の透
明導電膜のショートが発生しない良好な液晶ディスプレ
イを作ることができ、その技術的意義は大きい。
第１図（Ａ）、（Ｂ）はそれぞれ本実施例のアクティブ
マトリックス基板の一絵素の平面図及び断とその実際の
構造の断面図である。 ｌＯ・・・・ガラス基板、１１．１３・・・・ＩＴＯｌ
ｌ ２”Ｔ ａ ２０６゜ 代理人の氏名 弁理士 中尾敏男 はが１名第１図 第 ２ 図 （△）
マトリックス基板の一絵素の平面図及び断とその実際の
構造の断面図である。 ｌＯ・・・・ガラス基板、１１．１３・・・・ＩＴＯｌ
ｌ ２”Ｔ ａ ２０６゜ 代理人の氏名 弁理士 中尾敏男 はが１名第１図 第 ２ 図 （△）
Claims (2)
- （１）ガラス基板上に被着形成された第一の透明導電膜
上に、酸化タンタルからなる誘電体層を挟んで、前記第
一の透明導電膜との間に容量を形成する目的で第二の透
明導電膜が選択的に被着形成され、前記ガラス基板上に
形成されたゲート絶縁型電界効果トランジスタのソース
電極あるいはドレイン電極のどちらか一方が、前記第二
の透明導電膜に電気的に接続されていることを特徴とす
るアクティブマトリクス基板。 - （２）第一の透明導電膜あるいは第二の透明導電膜の両
方あるいはどちらか一方の材料がＩＴＯ膜であることを
特徴とする特許請求の範囲第１項記載のアクティブマト
リクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287044A JPS63139320A (ja) | 1986-12-02 | 1986-12-02 | アクテイブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287044A JPS63139320A (ja) | 1986-12-02 | 1986-12-02 | アクテイブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63139320A true JPS63139320A (ja) | 1988-06-11 |
Family
ID=17712323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61287044A Pending JPS63139320A (ja) | 1986-12-02 | 1986-12-02 | アクテイブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63139320A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856853A (en) * | 1993-06-16 | 1999-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Short circuit preventing film of liquid crystal electro-optical device and manufacturing method thereof |
-
1986
- 1986-12-02 JP JP61287044A patent/JPS63139320A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856853A (en) * | 1993-06-16 | 1999-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Short circuit preventing film of liquid crystal electro-optical device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5028122A (en) | Liquid crystal active-matrix display device | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| US7212255B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US5087113A (en) | Liquid crystal display device | |
| JPH07181514A (ja) | 液晶表示装置 | |
| JP2000284326A (ja) | 液晶表示装置とその製造方法 | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| US20020180897A1 (en) | Liquid crystal display and fabricating method thereof | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JPH03149884A (ja) | 薄膜トランジスタ | |
| JP2866516B2 (ja) | アクティブマトリックス基板およびその製造方法 | |
| US6046063A (en) | Method of manufacturing liquid crystal display | |
| JPS63139320A (ja) | アクテイブマトリクス基板 | |
| JP3229905B2 (ja) | 液晶表示パネルとその製造方法 | |
| JP3454913B2 (ja) | 液晶表示パネルの製造方法 | |
| KR0139347B1 (ko) | 양극산화를 이용한 액정디스플레이 제조방법 | |
| JP2664814B2 (ja) | アクティブマトリクス表示装置 | |
| JP2001255549A (ja) | 液晶表示装置 | |
| JPH05323378A (ja) | 液晶表示装置用アレイ基板 | |
| JPH03153217A (ja) | Ｔｆｔパネルおよびその製造方法 | |
| JPH07104315A (ja) | 液晶表示装置 | |
| JP3666771B2 (ja) | スイッチング素子 | |
| JPH0682822A (ja) | 液晶表示素子およびその製造方法 | |
| JP2687459B2 (ja) | 薄膜トランジスタマトリクス | |
| JPH027564A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 |