JPS629724Y2 - - Google Patents

Info

Publication number
JPS629724Y2
JPS629724Y2 JP13150281U JP13150281U JPS629724Y2 JP S629724 Y2 JPS629724 Y2 JP S629724Y2 JP 13150281 U JP13150281 U JP 13150281U JP 13150281 U JP13150281 U JP 13150281U JP S629724 Y2 JPS629724 Y2 JP S629724Y2
Authority
JP
Japan
Prior art keywords
laser
circuit
devices
output
prober
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13150281U
Other languages
Japanese (ja)
Other versions
JPS5837135U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13150281U priority Critical patent/JPS5837135U/en
Publication of JPS5837135U publication Critical patent/JPS5837135U/en
Application granted granted Critical
Publication of JPS629724Y2 publication Critical patent/JPS629724Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【考案の詳細な説明】 本考案はレーザ光線を利用したレーザマーキン
グ装置に関し、特に半導体集積回路チツプの良否
判定に用いられるプローバ装置に装着して、不良
チツプにレーザ加工によりマークをすることを目
的としたレーザマーキング装置に関するものであ
る。
[Detailed description of the invention] The present invention relates to a laser marking device that uses a laser beam, and in particular, its purpose is to attach it to a prober device used for determining the acceptability of semiconductor integrated circuit chips and mark defective chips by laser processing. This invention relates to a laser marking device.

通常、半導体集積回路は、多くの工程と時間を
費やして、1枚の半導体ウエハ上に多数個の素子
又は回路を形成して製造される為、製品直前段階
のウエハは非常に付加価置の高いものとなつてい
る。その個々のチツプ(個々の素子又は回路)に
は、所定の性能が得られる良品と、そうでない不
良品が存在しており、それらを検査して分離する
工程が必要となる。
Normally, semiconductor integrated circuits are manufactured by forming a large number of elements or circuits on a single semiconductor wafer, which takes many steps and time. It is becoming expensive. In each chip (individual element or circuit), there are good products that achieve a predetermined performance and defective products that do not, and a process is required to inspect and separate them.

この工程では、チツプの各電極に探針(以下プ
ローブと称する)を接触させ、回路の電気特性を
測定して良否の判定を行ない不良品のチツプには
表面にマークを行い、後工程で不良チツプは取除
かれ、良品チツプのみ組立られ製品として送り出
される。従つて、この工程で良品と不良品判定を
誤つたりウエハを破損したりすることは、さけな
ければならない。更にマークの再現性(明瞭さ、
大きさ、位置)は、選別工程の自動化のためには
不可欠である。
In this process, a probe (hereinafter referred to as a probe) is brought into contact with each electrode of the chip, and the electrical characteristics of the circuit are measured to determine pass/fail. Defective chips are marked on the surface, and defective chips are marked in the subsequent process. The chips are removed and only good chips are assembled and sent out as products. Therefore, it is necessary to avoid erroneously determining good and defective products or damaging the wafer in this process. Furthermore, the reproducibility (clarity,
size, location) are essential for automating the sorting process.

従来このマークキング方法としては、インクに
よる場合と機械的に傷をつける、二通りの方法が
主に用いられていたが、インクによる場合には、
インクの飛び散りにより良品、不良品の判定をま
ちがえたり、またプローブへの付着により測定不
能事故やインクの目づまりによるマークミス、洗
浄工程においてのマーク消滅等の問題がある。機
械的マークの場合には、硬い表面のウエハには傷
がつきにくくマークが不明瞭であるため、後工程
での選別判定に誤りがでやすく、またウエハに機
械的圧力を加えるので、破損が発生したり、ケガ
キ針の寿命が短いため保守作業が頻発するという
問題点がある。
Traditionally, two methods have been used for this marking: ink and mechanical scratching.
There are problems such as erroneous determination of good and defective products due to ink scattering, inability to measure due to adhesion to the probe, mark errors due to ink clogging, and mark disappearance during the cleaning process. In the case of mechanical marks, wafers with hard surfaces are difficult to scratch and the marks are unclear, making it easy to make mistakes in sorting decisions in post-processing. Also, since mechanical pressure is applied to the wafers, there is a risk of damage. There are problems in that maintenance work is frequently required due to the short lifespan of the scribing needle.

以上のように従来のマーキング方法では、不都
合点が多々あつたがその点、レーザ光線によるマ
ーキング方法はウエハに非接触でマークができる
ことからウエハの割れは無くなり、ウエハの表面
状態にかかわらず簡単にマークができ、また絶対
に消えることが無い明瞭なマークが、一定位置に
出来るので自動化がしやすい等、その製造過程に
多大な効果を与えるものである。従来この種のレ
ーザマーキング装置は既存のテスターと連動した
プローバ装置にレーザ電源部、冷却部と、レーザ
光発振部とこのレーザ光発振部からのレーザ光を
被加工物である半導体ウエハのチツプに集光する
ための集光光学系を装着した構成からなる。この
ような装置では、チツプが多数形成された被加工
物であるウエハはプローバ装置のテーブルに真空
吸着され、測定点に移動し、その後チツプ内の各
電極にプローブが接触して、電気回路の特性を測
定する。もし測定結果が良であれば、次のチツプ
に移動して測定を行うが、測定結果が不良判定の
場合には、プローバ装置より、電気信号をレーザ
電源部の外部信号入力端子に送りレーザ光を発振
させ、集光光学系にてチツプの決められた位置に
レーザ光線を照射して溶融加工を行いマークをつ
ける。しかし、上記の様な構成のレーザマーキン
グ装置では、複数のプローバ装置に対して、それ
と同数のレーザ電源部、冷却部、レーザ光発振部
及集光光学系が必要となり、かなりの床面積を占
有することになる。
As mentioned above, conventional marking methods had many inconveniences, but the laser beam marking method can mark without contacting the wafer, eliminating cracks on the wafer and easily marking the wafer regardless of the surface condition of the wafer. It has great effects on the manufacturing process, such as making a mark and making it easy to automate since a clear mark that never disappears can be made at a fixed position. Conventionally, this type of laser marking device consists of a prober device that is linked to an existing tester, a laser power supply section, a cooling section, a laser beam oscillation section, and a laser beam from this laser beam oscillation section that is applied to the semiconductor wafer chip that is the workpiece. It consists of a condensing optical system for condensing light. In such equipment, a wafer, which is a workpiece on which a large number of chips have been formed, is vacuum-adsorbed onto the table of a prober equipment, moved to a measurement point, and then the probe comes into contact with each electrode within the chip to measure the electrical circuit. Measure properties. If the measurement result is good, move on to the next chip and measure it. However, if the measurement result is determined to be defective, the prober device sends an electrical signal to the external signal input terminal of the laser power supply section and the laser beam is emitted. oscillates and irradiates a laser beam at a predetermined position on the chip using a condensing optical system to perform melting and mark the chip. However, the laser marking device with the above configuration requires the same number of laser power supply units, cooling units, laser beam oscillation units, and focusing optical systems for multiple prober devices, which occupies a considerable amount of floor space. I will do it.

一般に半導体集積回路の製造工場は、内物の環
境(温度、湿度、塵埃等)が整備されたクリーン
ルームとよばれる場所で作業が行なわれるが、こ
の環境維持の為に、設備費・維持費が高くなつて
いる。そのため一般の作業現場に比べ、単位面積
当り割高なので占有床面積は、必要最小限である
事が望まれている。さらに、一台のテスターに連
動した複数のプローバ装置では、テスターが各プ
ローバ装置に同時に判定結果をくだす事は無くか
つプローバ装置自身ではテスターと連動しなけれ
ば動く事が出来ないにもかかわらず、常時判定結
果を入力待機しているレーザ電源部がプローバ装
置と同数あるというのは無駄が多い。半導体製造
装置も一般に高価なものが多く、稼動時間を極力
増して能率を上げるので、休み時間(停止、待ち
時間)の長い装置は価格が低額でも、結果的には
高額な装置となつてしまう。
Generally, work in semiconductor integrated circuit manufacturing factories is carried out in a place called a clean room, where the internal environment (temperature, humidity, dust, etc.) is maintained, but maintaining this environment requires equipment and maintenance costs. It's getting expensive. Therefore, compared to general work sites, it is more expensive per unit area, so it is desirable that the occupied floor space be kept to the minimum necessary. Furthermore, when multiple prober devices are linked to one tester, the tester does not send judgment results to each prober device at the same time, and the prober device itself cannot move unless it is linked to the tester. It is wasteful to have the same number of laser power supply units as prober devices that are always waiting for input of determination results. Semiconductor manufacturing equipment is generally expensive, and efficiency is increased by increasing operating time as much as possible, so equipment with long downtime (stopping and waiting time) ends up being expensive even if the price is low. .

よつて本考案の目的は、従来のレーザマーキン
グ性能を低下させることなく、限られた床面積を
有効に活用する事が可能で、かつレーザ電源部の
入力持ち時間を短かくした能率の良い低価格のレ
ーザマーキング装置を提供することにある。
Therefore, the purpose of this invention is to create an efficient low-speed laser that can effectively utilize the limited floor space without degrading the performance of conventional laser marking, and that shortens the input time of the laser power supply section. Our goal is to provide an affordable laser marking device.

その目的を達成するために、本考案のレーザマ
ーキング装置は、複数のレーザ装置と、これらレ
ーザ装置のそれぞれの出力光を半導体ウエハ上に
形成された半導体集積回路チツプ表面に集光する
光学系と前記チツプに接触するプローブとを有す
るレーザ装置と同数のプローバ装置と、プローブ
の出力から半導体ウエハの良否判定をプローバ装
置ごとに実行し不良の場合に不良判定信号を発生
するテスターと、レーザ装置ごとに配置されテス
ターからの不良判定信号を所定時間保持する複数
の入力保持回路と、入力保持回路のそれぞれの出
力が入力信号として供給される複数の論理積回路
と、各論理積回路の入力を順次走査するゲート信
号を発生するデコーダと、1つのレーザ電源回路
と、論理積回路の出力に応じ不良判定信号が供給
された入力保持回路に対応するレーザ装置に対し
てのみレーザ電源回路の出力を供給する回路とを
有する。
In order to achieve this purpose, the laser marking device of the present invention includes a plurality of laser devices and an optical system that focuses the output light of each of these laser devices onto the surface of a semiconductor integrated circuit chip formed on a semiconductor wafer. A number of prober devices having the same number of laser devices as the laser devices each having a probe that contacts the chip, a tester for each prober device to determine the quality of the semiconductor wafer from the output of the probe and generating a defective judgment signal in the case of a defect, and a tester for each laser device. A plurality of input holding circuits are arranged in the tester and hold the defect judgment signal from the tester for a predetermined period of time, a plurality of AND circuits are supplied with the outputs of each of the input holding circuits as input signals, and the inputs of each AND circuit are sequentially input. The output of the laser power supply circuit is supplied only to the laser device corresponding to the decoder that generates the scanning gate signal, one laser power supply circuit, and the input holding circuit that is supplied with the defective judgment signal according to the output of the AND circuit. It has a circuit.

以下、本考案を一実施例にそつて説明する。 The present invention will be explained below with reference to one embodiment.

第1図は本考案の一実施例を示すもので、1台
のテスターに接続された4台のプローバ装置と組
合せた場合の概略図である。被加工物であるウエ
ハ9aは、プローバ装置2aのウエハ固定テーブ
ル10aに真空吸着されており、チツプの各電源
には、電極の数のプローブ11aが接触できる位
置にある。レーザ光集光光学系3aはチツプのマ
ーキングすべき位置にレーザ光が集光照射される
ようにプローバ装置2aに配置固定されており、
レーザ光発振部7aとは光フアイバ8aにて接続
されている。主レーザ電源部4、信号分配回路
5、冷却器6は一つの筐体に収納されて、プロー
バ装置2a〜2dの外に設置されている。テスタ
ー1からの良否判定信号は各プローバ装置2a〜
2dを経由して、信号分配回路部5に入力されて
いる。
FIG. 1 shows one embodiment of the present invention, and is a schematic diagram when it is combined with four prober devices connected to one tester. The wafer 9a, which is the workpiece, is vacuum-adsorbed on the wafer fixing table 10a of the prober device 2a, and the probes 11a, the number of which is the number of electrodes, can come into contact with each power source of the chip. The laser beam condensing optical system 3a is arranged and fixed on the prober device 2a so that the laser beam is condensed and irradiated to the position on the chip to be marked.
It is connected to the laser beam oscillation section 7a through an optical fiber 8a. The main laser power supply section 4, signal distribution circuit 5, and cooler 6 are housed in one housing and installed outside the prober devices 2a to 2d. The pass/fail judgment signal from the tester 1 is sent to each prober device 2a~
The signal is input to the signal distribution circuit section 5 via 2d.

以上の様な構成において、まずウエハ上に多数
個形成された、チツプの各電極にプローブ11a
が接触し、プローバ装置2aと連動してテスタ1
により回路の特性を測定し、良の判定であれば次
のチツプに移動し次のチツプを測定する。不良の
判定であればプローバ装置2aより、信号分配回
路5へマーキング要求信号が送られる。信号分配
回路5は、この信号を受け、あるタイミングを経
て主レーザ電源部4を動作させ、マーキング要求
信号を発生したプローバ装置2aに対応するレー
ザ光発振部7aからレーザ光を発振させる。発振
したレーザ光は光フアイバ8aを通して伝送され
集光光学系3aにより、チツプの決められた位置
に集光照射されマークをつける。プローバ2b,
2c,2dも上述したプローバ2aと同様の動作
を行なう。第2図は信号分配回路5のブロツク図
である。各プローバ装置から独立に送られてくる
マーキング要求信号は、入力回路12a〜12d
を通して波形整形された後、それぞれのフリツプ
フロツプ13a〜13dをセツトする。一方、ク
ロツクパルス発生回路19はタイミングの基準と
なる信号を発生し、その出力はカウンタ18に加
えられ、さらにデコーダ17により順次分配され
て、各フリツプフロツプの出力があるかを走査し
て調べる。すなわち、デコーダ17はカウンタ1
8の出力を時分割的に分配してAND回路14
a,14b,14c,14dに順次走査信号を出
力する。もしフリツプフロツプ(以下F/Fと称
す)13aに出力があつた場合(マーキング要求
があつた場合)は、デコーダ17の出力とAND
回路14aにて一致をとり遅延回路15aにて信
号を遅延させてから、遅延トリガパルス発生回路
16aと、主レーザ電源部4内部の充電回路22
へ出力する。又この信号F/F13aに戻して、
リセツトを行い、F/F13aを入力待ちの状態
に腹帰させる。以下クロツクの1サイクルごとに
順次F/F13a→13a→13c→13d→1
3a……と走査を繰返して、各F/F13a〜1
3dに出力があればそれに対して上記の様な処理
を行い、無ければ次へ移行するという動作を行
う。ここでクロツクの周期(Tc)は、テスター
の良否判定時間(検査時間)をTt接続されてい
るプローバ装置の台数をNpとするとTc≦Tt/
Npにしておく必要がある。第3図は主レーザ電
源部4内部のブロツク図である。信号分配回路5
により4個の遅延回路15a〜15dの出力は
OR回路20を通つて送り出される。充電回路2
2はどの遅延回路15a〜15dの出力があつて
も、すぐに充電を開始する。そして、マーキング
要求信号のあつた入力回路12a〜12dに対応
する遅延回路の出力15a〜15dは遅延トリガ
回路16a〜16dで遅延されてから、該当する
トリガ回路23a〜23dに送られ、接続されて
いるレーザ光発振部7a〜7d内部の励起ランプ
を発生させる事によりレーザ光が発振する。ここ
で従来のプローバ装置とレーザ電源部がそれぞれ
1台の時にレーザ電源部の動作時間と停止時間の
比率をPとすると、プローバ装置がN台増せば、
その比率はP・Nに改善される事になる。
In the above configuration, first, a probe 11a is attached to each electrode of a chip formed in large numbers on a wafer.
is in contact with the tester 1 in conjunction with the prober device 2a.
The characteristics of the circuit are measured, and if the chip is judged to be good, the circuit moves to the next chip and the next chip is measured. If it is determined to be defective, a marking request signal is sent from the prober device 2a to the signal distribution circuit 5. The signal distribution circuit 5 receives this signal, operates the main laser power supply section 4 after a certain timing, and oscillates a laser beam from the laser beam oscillation section 7a corresponding to the prober device 2a that generated the marking request signal. The oscillated laser beam is transmitted through the optical fiber 8a and is focused and irradiated onto a predetermined position on the chip by the condensing optical system 3a to mark a mark. Prober 2b,
Probers 2c and 2d also perform the same operation as the above-mentioned prober 2a. FIG. 2 is a block diagram of the signal distribution circuit 5. Marking request signals sent independently from each prober device are sent to input circuits 12a to 12d.
After the waveform is shaped through the flip-flops 13a to 13d, each of the flip-flops 13a to 13d is set. On the other hand, the clock pulse generating circuit 19 generates a signal serving as a timing reference, and its output is applied to the counter 18, and further distributed sequentially by the decoder 17 to scan and check whether there is an output from each flip-flop. That is, the decoder 17
The output of 8 is distributed in a time division manner to AND circuit 14.
A scanning signal is sequentially output to a, 14b, 14c, and 14d. If there is an output to the flip-flop (hereinafter referred to as F/F) 13a (if a marking request is made), the output of the decoder 17 and
After a match is made in the circuit 14a and the signal is delayed in the delay circuit 15a, the delay trigger pulse generation circuit 16a and the charging circuit 22 inside the main laser power supply section 4 are connected.
Output to. Also, return to this signal F/F13a,
A reset is performed to return the F/F 13a to the input waiting state. Below, F/F13a → 13a → 13c → 13d → 1 sequentially for each clock cycle
3a... Repeat the scanning, and each F/F13a-1
If there is an output in 3d, the process described above is performed on it, and if there is no output, the process moves to the next step. Here, the clock period (Tc) is Tc≦Tt/, where the pass/fail judgment time (inspection time) of the tester is Tt, and the number of connected prober devices is Np.
Must be set to Np. FIG. 3 is a block diagram of the inside of the main laser power supply section 4. As shown in FIG. Signal distribution circuit 5
Therefore, the outputs of the four delay circuits 15a to 15d are
It is sent out through the OR circuit 20. Charging circuit 2
2 starts charging immediately regardless of the output of any of the delay circuits 15a to 15d. The outputs 15a to 15d of the delay circuits corresponding to the input circuits 12a to 12d receiving the marking request signal are delayed by delay trigger circuits 16a to 16d, and then sent to and connected to the corresponding trigger circuits 23a to 23d. Laser light is oscillated by generating excitation lamps inside the laser light oscillating units 7a to 7d. Here, if the ratio of the operating time and stop time of the laser power supply unit is P when there is only one conventional prober device and one laser power supply unit, then if the number of prober devices increases by N, then
The ratio will be improved to P/N.

以上説明した様に本考案によれば、容積及価格
の占める割合の大きいレーザ電源部の整流、充電
回路が一つあれば良く、又このレーザ電源自体の
動作能率を高くできるので、従来に比べて、小型
で低価格レーザマーキング装置が実現できる。
As explained above, according to the present invention, only one rectification and charging circuit is required for the laser power supply section, which accounts for a large proportion of the volume and cost, and the operating efficiency of the laser power supply itself can be increased, compared to conventional methods. As a result, a compact and low-cost laser marking device can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本考案の一実施例のレーザマーキン
グ装置の概略図、第2図は信号分配回路のブロツ
ク図、第3図は主レーザ電源部のブロツク図であ
る。 1……テスタ、2a〜2d……プローバ装置、
3a〜d……集光光学系、4……主レーザ電源
部、5……信号分配回路、6……冷却器、7a〜
7d……レーザ光発振部、8a〜8d……光フア
イバ、9a〜9d……ウエハ、10a〜10d…
…ウエハ固定テーブル、11a〜11d……プロ
ーブ、12a〜12d……入力回路、15a〜1
5d……遅延回路、16a〜16d……遅延トリ
ガパルス発生回路、17……デコーダ、18……
カウンタ、19……クロツクパルス発生回路、2
1……整流回路、22……充電回路、23a〜2
3d……トリガ回路である。
FIG. 1 is a schematic diagram of a laser marking apparatus according to an embodiment of the present invention, FIG. 2 is a block diagram of a signal distribution circuit, and FIG. 3 is a block diagram of a main laser power supply section. 1... Tester, 2a to 2d... Prober device,
3a-d...Condensing optical system, 4...Main laser power supply section, 5...Signal distribution circuit, 6...Cooler, 7a-
7d...Laser beam oscillation unit, 8a-8d...Optical fiber, 9a-9d...Wafer, 10a-10d...
...Wafer fixing table, 11a-11d...Probe, 12a-12d...Input circuit, 15a-1
5d...Delay circuit, 16a-16d...Delay trigger pulse generation circuit, 17...Decoder, 18...
Counter, 19...Clock pulse generation circuit, 2
1... Rectifier circuit, 22... Charging circuit, 23a-2
3d...Trigger circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 複数のレーザ装置と、前記レーザ装置の出力光
を半導体ウエハ上に形成された半導体集積回路チ
ツプの表面に集光する光学系と前記チツプに接触
するプローブとを有する前記レーザ装置と同数の
プローバ装置と、前記プローブの出力から前記半
導体ウエハの良否判定を前記プローバ装置ごとに
実行し不良の場合に不良判定信号を発生するテス
ターと、前記レーザ装置ごとに配置され前記不良
判定信号を所定時間保持する複数の入力保持回路
と、前記入力保持回路のそれぞれの出力が入力信
号として供給される複数の論理積回路と、前記論
理積回路の入力を順次走査するゲート信号を発生
するデコーダと、1つのレーザ電源回路と、前記
論理積回路の出力に応じ前記不良判定信号が供給
された前記入力保持回路に対応するレーザ装置に
対してのみ前記レーザ電源回路の出力を供給する
回路とを有するレーザマーキング装置。
a plurality of laser devices, an optical system for condensing output light from the laser devices onto the surface of a semiconductor integrated circuit chip formed on a semiconductor wafer, and a number of prober devices equal to the number of the laser devices; a tester that determines the quality of the semiconductor wafer from the output of the probe for each of the prober devices and generates a failure determination signal in the case of failure; and a tester that is arranged for each of the laser devices and holds the failure determination signal for a predetermined period of time. a plurality of input holding circuits, a plurality of AND circuits to which respective outputs of the input holding circuits are supplied as input signals, a decoder that generates a gate signal to sequentially scan the inputs of the AND circuits, and one laser. A laser marking device comprising: a power supply circuit; and a circuit that supplies the output of the laser power supply circuit only to the laser device corresponding to the input holding circuit to which the defect determination signal is supplied in accordance with the output of the AND circuit.
JP13150281U 1981-09-04 1981-09-04 Laser marking device Granted JPS5837135U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13150281U JPS5837135U (en) 1981-09-04 1981-09-04 Laser marking device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13150281U JPS5837135U (en) 1981-09-04 1981-09-04 Laser marking device

Publications (2)

Publication Number Publication Date
JPS5837135U JPS5837135U (en) 1983-03-10
JPS629724Y2 true JPS629724Y2 (en) 1987-03-06

Family

ID=29925076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13150281U Granted JPS5837135U (en) 1981-09-04 1981-09-04 Laser marking device

Country Status (1)

Country Link
JP (1) JPS5837135U (en)

Also Published As

Publication number Publication date
JPS5837135U (en) 1983-03-10

Similar Documents

Publication Publication Date Title
US5760893A (en) Method and apparatus for inspecting component placement and solder connection in printed circuit board manufacture
KR100487658B1 (en) Probe needle cleaning apparatus and the method
JPS629724Y2 (en)
TW202321707A (en) Device and method for detecting the wear rate of a probe
JP2003282654A (en) Method of manufacturing semiconductor device
JP2007005490A (en) Testing prober, tester, and testing method of semiconductor device
CN115407179A (en) Wafer testing method for improving accuracy by utilizing corresponding relation of testing welding spots
JP2002107417A (en) Testing device for semiconductor integrated circuit and its maintenance method
JPS5821838A (en) Wafer test system
KR20060001918A (en) Data communication method and data communication system
JP2006128452A (en) Probe card and prober, process for fabricating semiconductor device
JP3346369B2 (en) Bare chip inspection method
JP2005134204A (en) Characteristic inspection device, characteristic inspection method and characteristic inspection program
JPS621247B2 (en)
JP7495764B1 (en) Semiconductor wafers with non-contact inspection capabilities
JP2003057308A (en) Electronic device, and method of inspecting quality of electronic device
JP2004233171A (en) Assembly failure analytical device of semiconductor device and its failure analytical method
JP2006128451A (en) Prober and its probe maintenance method, process for fabricating semiconductor device
JPH0727935B2 (en) Wafer inspection system
JP2001077164A (en) Defect tester of wafer
JPS6228567B2 (en)
JP2002076076A (en) Probe card and test method
JPH1019958A (en) Detecting method of loose connection by in-circuit tester of ic, and contact type heater probe
JP2000183119A (en) Prober provided with trader cleaning mechanism
KR19980071246A (en) Wafer and wafer inspection method including optoelectronic circuit.