JPS6291007A - Power source voltage detecting circuit - Google Patents

Power source voltage detecting circuit

Info

Publication number
JPS6291007A
JPS6291007A JP60230348A JP23034885A JPS6291007A JP S6291007 A JPS6291007 A JP S6291007A JP 60230348 A JP60230348 A JP 60230348A JP 23034885 A JP23034885 A JP 23034885A JP S6291007 A JPS6291007 A JP S6291007A
Authority
JP
Japan
Prior art keywords
transistor
circuit
voltage
zener diode
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60230348A
Other languages
Japanese (ja)
Inventor
Kazumi Iijima
飯島 和美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP60230348A priority Critical patent/JPS6291007A/en
Publication of JPS6291007A publication Critical patent/JPS6291007A/en
Pending legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To ensure muting at power source application and power source interruption by using a Zener current flowing to a Zener diode provided to a constant voltage circuit so as to detect power source voltage fluctuation. CONSTITUTION:A detection resistor 13 connected to an anode of a Zener diode 9 of a constant voltage circuit and detecting a current flowing to the Zener diode 9 and a common emitter detection transistor (TR) 14 whose base is connected to a connection point A between the anode of the Zener diode 9 and the detection resistor 13 and whose collector receives a power source voltage are provided. In detecting the Zener current flowing to the Zener diode 9, the power source voltage fluctuation is detected while a constant voltage is generated from the constant voltage circuit, the TR 14 is turned on when the power source voltage is a prescribed value or over and the TR 14 is turned of when the power source voltage is below the prescribed value.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、定電圧回路を備える装置の電源電圧を検出す
る電源電圧検出回路に関し、特に音響装置の電源投入時
または電源遮断時に発生する雑音をミニ−ティングする
ミューティング回路に用いて好適な電源電圧検出回路に
関する。
DETAILED DESCRIPTION OF THE INVENTION (A) Industrial Application Field The present invention relates to a power supply voltage detection circuit that detects the power supply voltage of a device equipped with a constant voltage circuit. The present invention relates to a power supply voltage detection circuit suitable for use in a muting circuit for minimizing noise.

(ロ)従来の技術 音響装置の電源投入時及び電源遮断時に、過渡現象によ
り雑音が発生することが知られている。
(B) Prior Art It is known that noise is generated due to transient phenomena when power is turned on or turned off in an audio device.

その為、音響装置には、例えば実公昭53−40129
号公報に記載される如き電源投入時及び電源遮断時に動
作するミー−ティング回路が設けられている。この種の
ミューティング回路は、音響信号が伝送される信号伝送
路にコレクタが接続されたエミッタ接地型のミューティ
ングトランジスタのオン・オフを電圧の変動を検出して
制御するミューティング制御手段を備え、該ミューティ
ング制御手段により電源投入時及び電源遮断時にミュー
ティングトランジスタをオンさせて雑音がスピーカから
放音されるのを防止すること、いわゆるミューティング
を行っていた。
Therefore, for example, the sound equipment is
A meeting circuit is provided which operates when the power is turned on and when the power is turned off, as described in the above publication. This type of muting circuit includes a muting control means that detects voltage fluctuations and controls the on/off of a common-emitter muting transistor whose collector is connected to a signal transmission path through which an acoustic signal is transmitted. The muting control means turns on the muting transistor when the power is turned on and when the power is turned off to prevent noise from being emitted from the speaker, so-called muting.

el  発明が解決しようとする問題点しかしながら、
上述のミー−ティング回路に備えられたミューティング
制御手段は、定電圧回路を介して定電圧化された音響装
置の動作電圧の変動を検出してミューティングトランジ
スタを制御しているので、該定電圧回路が有する時定数
の為に電源投入時及び電源遮断時に即座にミューティン
グ動作が行われず、ミューティング動作が完全になるま
での間に雑音が発生してしまうことがあった。だからと
いって、前記ミニ−ティング制御手段により電源回路か
らの定電圧化されていない電源電圧の変動を検出してミ
ューティングトランジスタを制御したのでは、該電源電
圧に重畳されているリップル成分によりミューティング
トランジスタが誤動作する危惧があり、好ましくない。
el Problems that the invention attempts to solveHowever,
The muting control means provided in the above-mentioned meeting circuit controls the muting transistor by detecting fluctuations in the operating voltage of the acoustic device, which is regulated to a constant voltage via the constant voltage circuit. Due to the time constant of the voltage circuit, the muting operation is not performed immediately when the power is turned on or turned off, and noise may occur until the muting operation is completed. However, if the muting transistor is controlled by detecting fluctuations in the unregulated power supply voltage from the power supply circuit using the miniting control means, the muting transistor will not be affected by the ripple component superimposed on the power supply voltage. This is not desirable as there is a risk that the system may malfunction.

本発明は上述の点に鑑み成されたミューティング回路を
構成するのに好適な電源電圧検出回路を提供せんとする
ものである。
The present invention aims to provide a power supply voltage detection circuit suitable for constructing a muting circuit which has been constructed in view of the above points.

に)問題点を解決するための手段 本発明に係る電源電圧検出回路は、電源線路にコレクタ
・エミッタ路が挿入されたトランジスタ及び該トランジ
スタのコレクタ電流を制御する為のツェナーダイオード
を備え、電源電圧を定電圧化する定電圧回路と、前記ツ
ェナーダイオードのアノードに接続され、該ツェナーダ
イオードに流れる電流を検出する為の検出抵抗と、ベー
スが前記ツェナーダイオードのアノードと検出抵抗との
接続点に接続され、コレクタに電源電圧が印7JDされ
るエミッタ接地型の検出トランジスタとを設けたことを
特徴とする。
A power supply voltage detection circuit according to the present invention includes a transistor in which a collector-emitter path is inserted in a power supply line and a Zener diode for controlling the collector current of the transistor. a constant voltage circuit for constant voltage; a detection resistor connected to the anode of the Zener diode to detect the current flowing through the Zener diode; and a base connected to the connection point between the anode of the Zener diode and the detection resistor. The device is characterized in that it is provided with a common emitter type detection transistor whose collector is supplied with a power supply voltage 7JD.

(4)作用 本発明は、定電圧回路に設けられたツェナーダイオード
に流れるツェナー電流を検出することにより定電圧回路
から定電圧が発生している間に電源電圧の変動を検出し
て、電源電圧が所定値以上のときに検出トランジスタを
オン状態にし、電源電圧が所定値未満のときに検出トラ
ンジスタをオフ状態にしたものである。
(4) Function The present invention detects fluctuations in the power supply voltage while a constant voltage is being generated from the constant voltage circuit by detecting the Zener current flowing through the Zener diode provided in the constant voltage circuit, and The detection transistor is turned on when the voltage is greater than a predetermined value, and the detection transistor is turned off when the power supply voltage is less than a predetermined value.

(へ)実施例 図は本発明に係る電源電圧検出回路をラジオ受信機に使
用した一例を示すもので、■は交流電源(2)、電源ス
ィッチ(3)、電源トランス(4)及び整流回路(5)
から成る電源回路、咀)は電源線路(刀にコレクタ・エ
ミッタ路が挿入されたトランジスタ(8)、該トランジ
スタ(8)のベースにカソードが接続されたツェナーダ
イオード(9)及び該ツェナーダイオード(9)のカソ
ードに印加される電圧を徐々に上昇させ、前記ツェナー
ダイオード(9)のオン時の雑音の発生を防止する為の
抵抗a■とコンデンサ圓とで構成される時定数回路Uか
ら成る定電圧回路、住3)は該定電圧回路暁)のツェナ
ーダイオード(9)のアノード及びアース間に挿入され
る検出抵抗、α6言ベースが前記ツェナーダイオード(
9)のアノードと検出抵抗α3)との接続点Aに、コレ
クタが抵抗α9を介して前記定電圧回路咀)の入力端B
に接続されたエミッタ接地型の検出トランジスタ、(1
0はアンテナ鼎かも受信された電波を中間周波数に変換
し、選択増幅した後に検波して出力端子α〜から音響信
号を取出すチューナ回路、(19は前記出力端子U及び
アース間にコレクタ・エミッタ路が挿入されるミューテ
ィングトランジスタ、■は該ミューティングトランジス
タ員を駆動する駆動トランジスタ、りは抵抗(22及び
@とコンデンサ(財)とから成り、前記駆動トランジス
タ■のオン時間を制御する為の時定数回路、(至)はベ
ースが前記検出トランジスタα滲のコレクタに、コレク
タが前記時定数回路[有]に接続され、前記駆動トラン
ジスタ■を制御する制御トランジスタである。ここで、
前記チューナ回路(10は所望の放送周波数を該チュー
ナ回路C16)に備えられた集積回路で構成されるメモ
リー(ト)に予め記憶させて、受信時に所望の放送周波
数が記憶されたメモリーに対応するチャンネルスイッチ
(図示せず)を押すだけで、所望の放送周波数を受信出
来るプリセット選局機能を有しており、前記メモ1J1
6)にはrLJ信号(インヒビノド信号)が印部される
ことにより該メモリー126)の記憶内容の書き込み動
作が禁止状態に成されるインヒビノド信号(5)が設け
られて℃する。また、前記チューナ回路西は、−チャン
ネルから他のチャンネルに移行させる放送局波数を変化
させるときにrHJ信号を発生するミューティング出力
端子@を有する。
(v) Example The diagram shows an example in which the power supply voltage detection circuit according to the present invention is used in a radio receiver, where ■ indicates an AC power supply (2), a power switch (3), a power transformer (4), and a rectifier circuit. (5)
The power supply circuit consists of a power supply line (transistor (8) with a collector-emitter path inserted in the blade, a Zener diode (9) whose cathode is connected to the base of the transistor (8), and the Zener diode (9). ) to gradually increase the voltage applied to the cathode of the zener diode (9) and to prevent noise from occurring when the Zener diode (9) is turned on. The voltage circuit (3) is a detection resistor inserted between the anode and ground of the Zener diode (9) of the constant voltage circuit (A9), and the α6 base is connected to the Zener diode (9).
The collector is connected to the input terminal B of the constant voltage circuit 9) via the resistor α9 at the connection point A between the anode of 9) and the detection resistor α3).
A common emitter detection transistor connected to (1
0 is a tuner circuit that converts the radio waves received by the antenna into an intermediate frequency, selectively amplifies them, detects them, and extracts the acoustic signal from the output terminal α. (19 is a collector-emitter path between the output terminal U and the ground. A muting transistor is inserted, ■ is a driving transistor that drives the muting transistor, and ri is a resistor (22 and @) and a capacitor (product), and is used to control the on-time of the driving transistor (■). The constant circuit (to) is a control transistor whose base is connected to the collector of the detection transistor α and whose collector is connected to the time constant circuit, and which controls the drive transistor (2).Here,
The tuner circuit (10 indicates a desired broadcast frequency) is stored in advance in a memory (G) constituted by an integrated circuit provided in the tuner circuit C16, and corresponds to the memory in which the desired broadcast frequency is stored at the time of reception. It has a preset tuning function that allows you to receive the desired broadcast frequency by simply pressing a channel switch (not shown).
6) is provided with an inhibit signal (5) which inhibits the write operation of the stored contents of the memory 126) by marking the rLJ signal (inhibitory signal). Further, the tuner circuit west has a muting output terminal @ which generates an rHJ signal when changing the number of broadcasting station waves to be shifted from the - channel to another channel.

まず、電源投入時におけるミニ−ティングについて説明
する。
First, minting when the power is turned on will be explained.

今、電源スィッチ(3)をオンすると、電源回路山は出
力端に正の電源電圧を発生する。前記電源電圧はコンデ
ンサ(ハ)で平滑されると共に定電圧回路■の入力端B
に印加されるので、該定電圧回路四の時定数回路りのコ
ンデンサaυは、該時定数回路υの充電時定数に応じて
充電が開始される。その為、前記コンデンサαυの端子
電圧がツェナーダイオード(9)のツェナー電圧に違す
るまで該ツェナーダイオード(9)には電流が流れない
ので、検出トランジスタ側はオフ状態にある。また、前
記電源回路山から発生された電源電圧は、直ちに抵抗時
を介して前記検出トランジスタ(14)のコレクタに印
加されるが該検出トランジスタ圓がオフ状態にある為に
抵抗(至)を介して制御トランジスタ(ハ)のベースに
印加される。
Now, when the power switch (3) is turned on, the power supply circuit generates a positive power supply voltage at the output terminal. The power supply voltage is smoothed by a capacitor (c) and is also connected to the input terminal B of the constant voltage circuit
Therefore, the capacitor aυ of the time constant circuit of the constant voltage circuit 4 starts charging in accordance with the charging time constant of the time constant circuit υ. Therefore, no current flows through the Zener diode (9) until the terminal voltage of the capacitor αυ becomes different from the Zener voltage of the Zener diode (9), so the detection transistor side is in an off state. Further, the power supply voltage generated from the power supply circuit is immediately applied to the collector of the detection transistor (14) via the resistor, but since the detection transistor is in the off state, the power supply voltage is applied to the collector of the detection transistor (14) via the resistor. is applied to the base of the control transistor (c).

一方、定電圧回路邑)のトランジスタ(8)は、コンデ
ンサαυの端子電圧がツェナーダイオード(9)のツェ
ナー電圧に達する以前にオン状態になるので、そのとき
、駆動トランジスタ■のエミッタには電源回路(ト)か
ら発生された電源電圧が前記トランジスタ(8)を介し
て部側される。その為、時定数回路ゆのコンデンサC2
4)+−!抵抗@及び@を介して徐々に充電されるので
、前記駆動トランジスタ■にベース電流が流れ、該駆動
トランジスタ■はオンする。
On the other hand, the transistor (8) of the constant voltage circuit (2) turns on before the terminal voltage of the capacitor αυ reaches the Zener voltage of the Zener diode (9). The power supply voltage generated from (g) is applied to the circuit through the transistor (8). Therefore, the capacitor C2 of the time constant circuit
4) +-! Since it is gradually charged through the resistors @ and @, a base current flows through the drive transistor (2), and the drive transistor (2) is turned on.

そして、やがて、前記時定数回路@のコンデンサ(財)
が充電されることにより、前記駆動トランジスタ■がオ
フする以前に、丁でにベースに電圧が印加されている制
御トランジスタ器がオンする。その為、前記駆動トラン
ジスタ四はオン状態を継続することになる。
Then, eventually, the capacitor of the time constant circuit @
By being charged, the control transistor to which voltage is already applied to the base is turned on before the drive transistor (2) is turned off. Therefore, the drive transistor 4 continues to be in the on state.

定電圧回路回のコンデンサ圓の充電が進み、該コンデン
サαυの端子電圧がツェナーダイオード(9)のツェナ
ー電圧に達すると、該ツェナーダイオード(9)がオン
状態になるので、前記ツェナーダイオード(9)に電流
が流れ、検出抵抗α3の一端(点A)に電圧が発生する
。ここで、前記検出抵抗時は、定常状態において、前記
ツェナーダイオード(9)に流れる電流値により検出ト
ランジスタα4をオンさせるのに充分な電圧が点Aに発
生される様な抵抗値と成されているので、定常状態にな
ると、点Aに発生される電圧により検出トランジスタ(
14はオンする。その為、点への電圧は、前記検出トラ
ンジスタIのベース・エミッタ間電圧V□となり、また
、前記ツェナーダイオード(9)での電圧降下はツェナ
ー電圧であるので、該ツェナーダイオード(9)のカソ
ードに発生する電圧は一定となり、トランジスタ(8)
のエミッタには定電圧が発生する。また、前記検出トラ
ンジスタαaがオンすることにより、制御トランジスタ
(ロ)のベース電圧は略アース電位となり、該制御トラ
ンジスタCつはオフする。
When the charging of the capacitor circle in the constant voltage circuit progresses and the terminal voltage of the capacitor αυ reaches the Zener voltage of the Zener diode (9), the Zener diode (9) turns on, so the Zener diode (9) A current flows through, and a voltage is generated at one end (point A) of the detection resistor α3. Here, when the detection resistor is used, the resistance value is such that a voltage sufficient to turn on the detection transistor α4 is generated at point A by the current value flowing through the Zener diode (9) in a steady state. Therefore, when the steady state is reached, the voltage generated at point A causes the detection transistor (
14 is turned on. Therefore, the voltage to the point becomes the base-emitter voltage V□ of the detection transistor I, and since the voltage drop across the Zener diode (9) is the Zener voltage, the cathode of the Zener diode (9) The voltage generated at transistor (8) becomes constant and
A constant voltage is generated at the emitter of. Further, when the detection transistor αa is turned on, the base voltage of the control transistor (b) becomes approximately the ground potential, and the control transistor C is turned off.

前記制御トランジスタ(ハ)がオフすると、時定数回路
りのコンデンサ(2)は充電時定数に応じて充電が開始
されるので、該コンデンサ124)の端子電圧が所定値
になるま、で駆動トランジスタ■はオン状態を継続した
後にオフする。前記駆動トランジスタ(2αがオフする
と、ミューティングトランジスタ(Loにベース電圧が
印加されな(なるので、該ミューティングトランジスタ
αlはオフする。すなわち、前記ミューティングトラン
ジスタ(11は検出トランジスタIがオンしてから時定
数回路りのコンデンサ04)の端子電圧が所定電圧にな
るまでの充電時間だけ遅れてオフすることになる。
When the control transistor (c) is turned off, the capacitor (2) in the time constant circuit starts charging in accordance with the charging time constant, so that the drive transistor continues until the terminal voltage of the capacitor (124) reaches a predetermined value. ■ turns off after continuing to be on. When the driving transistor (2α is turned off), the muting transistor (Lo) is not applied with a base voltage (so the muting transistor αl is turned off. In other words, the muting transistor (11 is turned off when the detection transistor I is turned on). It turns off with a delay of the charging time until the terminal voltage of the capacitor 04) in the time constant circuit reaches a predetermined voltage.

一方、定電圧回路(シから発生される定電圧は、ツェナ
ーダイオード(9)がオン状態になったとき、すなわち
、検出トランジスタ側がオンしたときからチューナ回路
αQの動作電圧として印ぶされるので、該チューナ回路
(161の動作電圧が定電圧と成されていない不安定状
態において、ミニ−ティングトランジスタα9はオン状
態にあることになる。
On the other hand, the constant voltage generated from the constant voltage circuit (S) is marked as the operating voltage of the tuner circuit αQ when the Zener diode (9) turns on, that is, when the detection transistor side turns on. In an unstable state where the operating voltage of the tuner circuit (161) is not constant, the miniaturing transistor α9 is in an on state.

したがって、電源投入時において、ミューティングトラ
ンジスタα9は電源スィッチ(3)がオンされると直ち
にオンし、定電圧回路四から定電圧が発生されるまでオ
ン状態が継続されるので、チューナ回路側から発生され
る雑音は確実に防止出来る。
Therefore, when the power is turned on, the muting transistor α9 is turned on immediately when the power switch (3) is turned on, and remains on until a constant voltage is generated from the constant voltage circuit 4. Generated noise can be reliably prevented.

次に電源遮断時におけるミー−ティングについて説明す
る。
Next, a meeting when the power is cut off will be explained.

今、電源スィッチ(3)をオフすると、電源回路(力か
ら発生された電源電圧は該電源回路山が有する時定数の
為に徐々に低下する。電源電圧がある程度低下しても定
電圧回路(句のコンデンサσυの端子電圧がツェナーダ
イオード(9)のツェナー電圧以上であれば、トランジ
スタ(8)のエミッタには定電圧が発生されるが、前記
ツェナーダイオード(9)に流れる電流は前記コンデン
サ(IIJの端子電圧に応じて徐々に減少するので、や
がて、点Aに発生される電圧が検出トランジスタミルの
立上り電圧v■以下となる。その為、前記検出トランジ
スタa署がオフするので、制御トランジスタC2Sがオ
ンする。前記制御トランジスタC5)がオンすると、時
定数回路CDのコンデンサ(24)が瞬時に放電され、
それと共に駆動トランジスタ(2Qがオンするので、ミ
ューティングトランジスタ(I9がオンする。そして、
前記ミューティングトランジスタ(1’Jは定電圧回路
邑)のトランジスタ(8)のエミッタに発生される電圧
がほとんど無くなるまでオン状態となる。したがって、
前記ミー−ティングトランジスタHは定電圧回路(6)
から定電圧が発生されているときにオンし、該定電圧回
路(句から電圧がほとんど発生されなくなるまでオン状
態が続くので、電源遮断時において、チューナ回路αω
から発生さ゛れる雑音は確実に防止される。
Now, when the power switch (3) is turned off, the power supply voltage generated from the power supply circuit (power) gradually decreases due to the time constant of the power supply circuit.Even if the power supply voltage decreases to a certain extent, the constant voltage circuit ( If the terminal voltage of the capacitor συ is equal to or higher than the Zener voltage of the Zener diode (9), a constant voltage is generated at the emitter of the transistor (8), but the current flowing through the Zener diode (9) is higher than the Zener voltage of the Zener diode (9). Since it gradually decreases in accordance with the terminal voltage of IIJ, the voltage generated at point A eventually becomes less than the rising voltage v of the detection transistor mill.Therefore, the detection transistor a turns off, and the control transistor C2S is turned on. When the control transistor C5) is turned on, the capacitor (24) of the time constant circuit CD is instantly discharged,
At the same time, the driving transistor (2Q) turns on, so the muting transistor (I9) turns on.
The muting transistor (1'J is a constant voltage circuit) remains on until the voltage generated at the emitter of the transistor (8) is almost eliminated. therefore,
The meeting transistor H is a constant voltage circuit (6)
It turns on when a constant voltage is being generated from the constant voltage circuit, and the on state continues until almost no voltage is generated from the constant voltage circuit, so when the power is cut off, the tuner circuit αω
The noise generated from the noise is reliably prevented.

尚、チューナ回路(16)は放送周波数を変化させろと
きに「H」信号を発生するミューティング出方端子弼を
有するので、チャンネル移行時に制御トランジスタ(至
)がオンする。その為、上述の電源遮断時と同様に駆動
トランジスタ■がオンされ、ミューティングトランジス
タα9がオンするので、放送電波のない周波数で発生さ
れる局間雑音もミ−ティングされる。
The tuner circuit (16) has a muting output terminal that generates an "H" signal when changing the broadcast frequency, so the control transistor (to) is turned on when changing channels. Therefore, as in the case of power cutoff described above, drive transistor (2) is turned on and muting transistor (alpha)9 is turned on, so that inter-office noise generated at a frequency where there is no broadcast radio wave is also muted.

ところで、図の回路は、検出トランジスタ(14)のコ
レクタに、制御トランジスタ(至)のベースが抵抗(至
)を介して接続される他にチューナ回路u0に設けられ
たプリセット選局の為のメモリー(至)のインヒビット
端子(5)にコレクタが接続されたトランジスタGυの
ベースが分圧回路りを介して接続されている。その為、
前記メモリー(至)は前記トランジスタc3υのオン・
オフに応じて記憶内容の沓き込み動作が禁止される。こ
こで、まず、電源投入時について説明すると、前記トラ
ンジスタGυは、前記検出トランジスタIのオン・オフ
により駆動され、該検出トランジスタa小言上述のミュ
ーティングの説明時に記載した如く、電源投入I後にお
いて、オフ状態にあるので、前記トランジスタ61)の
ベースには、抵抗α9及び分圧回路得で分圧された電源
電圧が印加される。
By the way, in the circuit shown in the figure, in addition to the base of the control transistor (to) being connected to the collector of the detection transistor (14) via a resistor (to), there is also a memory for preset tuning provided in the tuner circuit u0. The base of a transistor Gυ whose collector is connected to the inhibit terminal (5) of (to) is connected via a voltage dividing circuit. For that reason,
The memory (to) turns on/off the transistor c3υ.
Depending on the off state, the operation of importing the memory contents is prohibited. First, when the power is turned on, the transistor Gυ is driven by the on/off of the detection transistor I, and as described in the explanation of muting above, after the power is turned on. , is in the off state, so the power supply voltage divided by the resistor α9 and the voltage divider circuit is applied to the base of the transistor 61).

一方、前記検出トランジスタIがオンする以前に定電圧
回路咀)のトランジスタ(8)のエミッタに定電圧化さ
れていない電圧が発生されるが、前記トランジスタGυ
のコレクタには抵抗畠及びコンデンサ(2)から成る時
定数回路塁を介して前記電圧が印加される様に成されて
いるので、該時定数回略史の充電時定数により電源投入
後置ちにチー−す回路σθのメモリー(26)のインヒ
ピット端子(5)にはrLJ信号が印加される。そして
、前記時定数回絡りのコンデンサc34の充電により、
前記トランジスタC31)のコレクタ電圧が所定値みな
ると該トランジスタ3υはオンすると共に前記コンデン
サ(ロ)は放電される。このとき、前記メモリー(至)
のインヒビソト端子□□□には未だ「L」信号が印加さ
れろ如(設定されており、該インヒビソト端子罰にrL
J信号が印加されている間に前記トランジスタ01)が
オンするので、前記インヒビット端子罰には引き続き「
L」信号が印加されることになる。やがて、検出トラン
ジスタQ41がオンするので、前記トランジスタG1)
がオフし、前記時定数回路9)のコンデンサ(ロ)が充
電時定数により充電される。今度の場合、前記トランジ
スタGDのベース電圧は略アース電位であり、該トラン
ジスタGυはオンしないので、前記コンデンサ(ロ)の
充電は充分に行われ、所定時間後には前記メモリー轍の
インヒビット端子罰にrHJ信号が印加され、核メモ’
J−(26)の書き込み動作の禁止状態が解除される。
On the other hand, before the detection transistor I is turned on, a non-regulated voltage is generated at the emitter of the transistor (8) of the constant voltage circuit (2);
Since the voltage is applied to the collector of the circuit via a time constant circuit consisting of a resistor and a capacitor (2), the voltage is applied to the collector of the circuit after the power is turned on due to the charging time constant of the time constant. The rLJ signal is applied to the inhibit terminal (5) of the memory (26) of the cheese circuit σθ. Then, by charging the capacitor c34 connected to the time constant,
When the collector voltage of the transistor C31) reaches a predetermined value, the transistor 3υ is turned on and the capacitor (b) is discharged. At this time, the memory (to)
The "L" signal should still be applied to the inhibit terminal □□□ of the
Since the transistor 01) is turned on while the J signal is applied, the inhibit terminal continues to be
L” signal will be applied. Eventually, the detection transistor Q41 turns on, so the transistor G1)
is turned off, and the capacitor (b) of the time constant circuit 9) is charged by the charging time constant. In this case, the base voltage of the transistor GD is approximately the ground potential, and the transistor Gυ is not turned on, so that the capacitor (b) is sufficiently charged, and after a predetermined period of time, the inhibit terminal of the memory track is closed. The rHJ signal is applied and the nuclear memo'
The write operation inhibition state of J-(26) is released.

このとき、前記検出トランジスタ側がオン状態、すなわ
ち定電圧回路(旦)からは定電圧が発生されているので
、チューナ回路cLωは定常状態に成されている。した
がって、チューナ回路(1,61に定電圧が印児されず
、前記メモリー(至)の記憶内容の書き込みが確実に出
来ない状態において、該メモリー(イ)の書き込み動作
が禁止されている。
At this time, since the detection transistor side is in an on state, that is, a constant voltage is being generated from the constant voltage circuit, the tuner circuit cLω is in a steady state. Therefore, in a state where a constant voltage is not applied to the tuner circuit (1, 61) and the contents of the memory (1) cannot be reliably written, the write operation of the memory (1) is prohibited.

次に電源遮断時について説明する。Next, what happens when the power is cut off will be explained.

電源遮断時において、検出トランジスタα4は定電圧回
路組)から定電圧が発生されている間にオフする。前記
検出トランジスタa滲がオフすると、電源電圧は抵抗霞
及び分圧回路■を介してトランジスタ0υのベースに印
加される。このとき、前記トランジスタ0υのコレクタ
には未だ定電圧が印加されるので、該トランジスタGυ
がオンする。したがって、チューナ回路αeが定常状態
に成されているとき、すなわち、メモリー(至)の動作
電圧が低下する以前に、該メモリー(至)のインヒビッ
ト端子(5)にrLJ信号が印加され、前記メモ’J−
fiの記憶内容の書き込み動作が禁止される。その為、
前記メモリー+26)にバックアップ電源となるバック
アップコンデンサ(図示せず〕が設げられていれば、前
記メモIJ−〇’6)の記憶内容は確実に保持される。
When the power is cut off, the detection transistor α4 is turned off while a constant voltage is being generated from the constant voltage circuit set. When the detection transistor a is turned off, the power supply voltage is applied to the base of the transistor 0v via the resistor and the voltage dividing circuit. At this time, since a constant voltage is still applied to the collector of the transistor 0υ, the transistor Gυ
turns on. Therefore, when the tuner circuit αe is in a steady state, that is, before the operating voltage of the memory (to) drops, the rLJ signal is applied to the inhibit terminal (5) of the memory (to). 'J-
Writing of the memory contents of fi is prohibited. For that reason,
If the memory +26) is provided with a backup capacitor (not shown) serving as a backup power source, the stored contents of the memo IJ-0'6) will be reliably retained.

(ト)発明の効果 以上述べた如(、本発明に依れば、定電圧回路に設けら
れたツェナーダイオードに流れるツェナー電流を検出す
ることにより電源電圧の変動を検出しているので、定電
圧回路から定電圧が発生されている間に電源投入時及び
電源遮断時における電源電圧の上昇及び低下を検出する
ことが出来る。
(G) Effects of the Invention As stated above, according to the present invention, fluctuations in the power supply voltage are detected by detecting the Zener current flowing through the Zener diode provided in the constant voltage circuit. While a constant voltage is being generated from the circuit, it is possible to detect increases and decreases in the power supply voltage when the power is turned on and when the power is turned off.

また、本発明に係る電源電圧検出回路は、実施例の如く
、音響装置のミューティング回路や集積回路のインヒビ
ット信号を発生する回路に使用すれば、電源投入時及び
電源遮断時におけるミューティングや集積回路の動作の
禁止を確実に行なうことが出来る。
Further, if the power supply voltage detection circuit according to the present invention is used in a muting circuit of an audio device or a circuit that generates an inhibit signal for an integrated circuit as in the embodiment, it can be used to perform muting and integration during power-on and power-off. It is possible to reliably inhibit the operation of the circuit.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の一実施例を示す回路図である。 主な図番の説明 山・・・電源回路、 以・・・定電圧回路、 (9)・
・・ツェナーダイオード、 α3・・・検出抵抗、 I
・・・検出トランジスタ、 αe・・・チューナ回路、
 a9・・・ミューティングトランジスタ、 ■・・・
駆動トランジスタ、(ハ)・・・制御トランジスタ、 
I26)・・・メモリー、 罰・・・インヒビット端子
、C31)−トランジスタ。
The figure is a circuit diagram showing one embodiment of the present invention. Explanation of main drawing numbers: power supply circuit, hereafter: constant voltage circuit, (9)
...Zener diode, α3...detection resistor, I
...Detection transistor, αe...Tuner circuit,
a9... Muting transistor, ■...
Drive transistor, (c)...control transistor,
I26)...Memory, Punishment...Inhibit terminal, C31) - Transistor.

Claims (1)

【特許請求の範囲】[Claims] (1)電源線路にコレクタ・エミッタ路が挿入されたト
ランジスタ及び該トランジスタのコレクタ電流を制御す
る為のツェナーダイオードを備え、電源電圧を定電圧化
する定電圧回路と、前記ツェナーダイオードのアノード
に接続され、該ツェナーダイオードに流れる電流を検出
する為の検出抵抗と、ベースが前記ツェナーダイオード
のアノードと検出抵抗との接続点に接続され、コレクタ
に電源電圧が印加されるエミッタ接地型の検出トランジ
スタとから成り、前記ツェナーダイオードに流れるツェ
ナー電流を検出することにより電源電圧の変動を検出し
て、電源電圧が所定値以上のときに前記検出トランジス
タをオン状態にし、電源電圧が所定値未満のときに該検
出トランジスタをオフ状態にすることを特徴とする電源
電圧検出回路。
(1) A constant voltage circuit that includes a transistor with a collector-emitter path inserted in the power supply line and a Zener diode for controlling the collector current of the transistor, and is connected to the anode of the Zener diode and a constant voltage circuit that makes the power supply voltage constant. a detection resistor for detecting the current flowing through the Zener diode, and a common-emitter detection transistor whose base is connected to a connection point between the anode of the Zener diode and the detection resistor and whose collector is applied with a power supply voltage. detects fluctuations in the power supply voltage by detecting the Zener current flowing through the Zener diode, turns on the detection transistor when the power supply voltage is above a predetermined value, and turns on the detection transistor when the power supply voltage is less than the predetermined value. A power supply voltage detection circuit characterized in that the detection transistor is turned off.
JP60230348A 1985-10-16 1985-10-16 Power source voltage detecting circuit Pending JPS6291007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60230348A JPS6291007A (en) 1985-10-16 1985-10-16 Power source voltage detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60230348A JPS6291007A (en) 1985-10-16 1985-10-16 Power source voltage detecting circuit

Publications (1)

Publication Number Publication Date
JPS6291007A true JPS6291007A (en) 1987-04-25

Family

ID=16906441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60230348A Pending JPS6291007A (en) 1985-10-16 1985-10-16 Power source voltage detecting circuit

Country Status (1)

Country Link
JP (1) JPS6291007A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025919U (en) * 1988-06-27 1990-01-16
JPH02285724A (en) * 1989-03-23 1990-11-26 Thomson Consumer Electron Inc Receiver
JP2016122881A (en) * 2014-12-24 2016-07-07 オンキヨー株式会社 Mute control circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025919U (en) * 1988-06-27 1990-01-16
JPH02285724A (en) * 1989-03-23 1990-11-26 Thomson Consumer Electron Inc Receiver
JP2016122881A (en) * 2014-12-24 2016-07-07 オンキヨー株式会社 Mute control circuit

Similar Documents

Publication Publication Date Title
US4716463A (en) Power down sense circuit
EP0428170A2 (en) Radio receiver comprising automatic gain controlling function
EP0570655A1 (en) Audio amplifier on-off control circuit
US4114105A (en) Noise blanker circuit
US4154980A (en) Noise blanker with variable rate-shut-off and/or variable blanking threshold level
US4100497A (en) Selective rescan delay for multi-channel scanning radio receiver
US2681989A (en) Squelching system
US4627101A (en) Muting circuit
US4132953A (en) Squelch circuit for a radio receiver
US4060766A (en) Automatic signal switching apparatus for a combined transceiver and radio or tape recorder set
US2402083A (en) Frequency responsive control system
JPS6291007A (en) Power source voltage detecting circuit
US3999132A (en) Stereo inhibit circuit
KR930010182B1 (en) Multing circuit
US6573786B2 (en) Electronic devices comprising an audio amplifier and methods for controlling such electronic devices
US3660765A (en) Squelch circuit having short and long time constant filters for squelch tail elimination
US4427949A (en) Signal intercepting circuit
EP0284101A2 (en) FM/FMX stereophonic receiver
US3805166A (en) Squelch circuit with time constant controlled by signal level
US4710958A (en) Circuit for controlling separation and high-cut operation of a stereo demodulator in an FM radio receiver
US4282602A (en) Channel signal detection circuit for scanning receivers
JPS636177B2 (en)
JPS59230306A (en) Muting circuit
JPH0311948Y2 (en)
JPH0310249B2 (en)