JPS6273897A - 遠隔通信交換機構成 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

産業−にの利用分野 本発明は自動デジタル分配フレーム（Ａ　Ｄ　Ｄ　Ｆ　
＞、すなわち２組の幹線を結び、これら２組の幹線の間
の交換を行なう中継交換機に関する。。 問題点を解決するだめの１段 本発明は自動的遠隔通信用交換機構成であって、該交換
機構成の入口と出口とを結ぶ電子交換手段を含み、デジ
タル形式の情報を交換機構成内において予備コード組合
わけが可能なことを特徴とづる冗長ラインコードを使っ
て処理し、その際この予備コード組合せを使ってデータ
の該交換手段を介した伝送に使われる補助データデヤン
ネルを構成し、また該補助ヂ九・ンネルを通っＣ伝達さ
れるデータは入ロー出１」間に形成されたＪａ続の各々
についてその接続に含まれる入口ポートの入口ポート番
号を含み、該接続に含まれる出口においで該補助チャン
ネルを経て受信した入（］ポート番号を抽出して予定の
入口ポート番号と比較し、該比較の結果により交換手段
の動作が正しいか誤っているかが示され、これにより］
−ラヒックを処理しつつ動作をチ［ツタすることがでさ
ることを特徴と１６交換機構成を提供づる。 実施例 以下、本発明を実施例につき図面を参照しながら説明す
る。 １論 本発明に」、る△Ｄ　Ｄ　Ｆは以下のような様々な通信
容品を満足するように設ｎ１されている。 １０００ｘ　１０００　　二方向　２Ｍビット１へ７秒
　仝↑線１０５ｘ　　１０５　　二方向　６Ｍビット、
７７秒　幹線４５０ｘ　４５０　　二方向　８Ｍビット
１へ、７７秒　幹線１５０Ｘ　　１５０　　二方向　３
４Ｍビット１〜／秒　幹線１　、’、＋　Ｘ　　１５　
　二方向　４５Ｍ５Ｍビットミル　斡線４０Ｘ　　４（
ｌ　　二方向１４０Ｍビット１〜／秒　Ｖ？線この通信
容量はある特定の顧客の要求を満足するために開発され
たものであるが、以下説明づる装置はビットｌ−速麿に
無関係に最大２０４８本の二方向斡線容帛を有する。 このように本発明の交換別構成は非常に人さな容ｎの交
換ネットワークを提供するように意図されている。以下
説明するＡＤＤＦは山伏送方向に１つずつ並列に構成さ
れた２つのスイッチを使用し、これらのスイッチは能動
クロスポイントを使っている。伝送フォールトを処理す
るにはスイッチによる迅速な接続の変更が必要である。 スイッチには自己検査機能が含まれているためスイッチ
は二重には構成できない。今日多段交換ネットワーク、
あるいは遠隔通信交換ネットワークの全体を「交換機」
と称するのが流行している。 この交換様は最初に設置する際最大の大きさを備えたラ
ック及びシェルフと共に設置されるが、初期の設置の際
にはその一部にのみ設置するようにしてもよい。 −”−（」ｉ刊−１ 以■、賃上′？１ま２Ｍビットｌ−、、、、／秒の幹線
を接続寸ろように意図され−（いるらのとする４、ただ
し、この原即

【ま他の太さざ及び仙の形式の幹線につい
てし適用でさる。幹線は合口周知のｌ−Ｉ　Ｄ　Ｂ−３
］、１−マットで符号化されたｉつＣＭ情報を搬送号−
る。 入来する幹線は各々ｌＩＤ　Ｂ−３インターフエースブ
ツプ１の半分に変１■器を介して結合され、インターフ
ェースチップの出力は入来する情報を１−＋　Ｌ）　Ｂ
−３７Ａ−マツ１−から以トの表に示す３　Ｂ−６１３
コードに変換するブロック２に供給される。さらに、入
力ポー１一番号、すなわら装置側から見た入来幹線の番
号が以下に示すようにデータ流れの上に印加される。 −Ｂライン］−５ 他の例えば５Ｂ−６Ｂ冗長ラインコードをスイッチを介
した伝送に使用することもできる。 表かられかるように３Ｂ−６８コードはビット流れが直
流に対して平衡された二倍の速さの二進コードであり、
それ自身のタイミングを有している。そこで、これは交
流結合できまた再生でき、論理ゲートを経て伝送できる
。コードの予備の状態は２０４８／　３キロビット／秒
の補助データデヤンネルを形成するのに使われる。これ
（まよＩこ印１ｊ１１された入力ポート番号を伝送する
のにも使える。。 ３　Ｂ−６１３ラインコード中の６ビツ１−ワード１４
上いずれも３つのビットＯと３つのビット１−１とを（
三ｉするのでエラーヂ１ツクが可能である。変換器２の
出力はスイッチマ１〜リクス３に加えられ、一方マトリ
クス３の出力は変換器４に印加されて（」［）Ｂ−３フ
Ａ−マットに逆変換される。スイッチ出力部にはタイミ
ング抽出回路５がさらに設（プられ、その出力信号によ
り特に変換器４が制御される。。 この変換段にＪ３いて変換器２によって挿入されていた
へカポー１一番号が除ムされる３゜変換器４の出力ｔま
ＨＤ　Ｂ−３インターフＬ−スナップの他の半分６に供
給され、出／Ｊが出力側や？線に変圧器を介して結合さ
れる。このＨＤ　１３−３インターフＬ−スナップはそ
の１分が幹線から送られる情報を受信してスイッチで使
われるラインコードに変換するのに使われ、残り１分が
逆の機能に使われる。 スイッチ３の各段間の伝送はワイヤ対によって平衡され
ており、スイッチ出力は再生されｌ−Ｉ　Ｄ　Ｂ−３フ
オーマツトの逆変換１−る１１４に２；りがチＬツクさ
れる。上記の変換は特にかかる変換のために設ａ１され
たＵ　Ｌ　Ａ　（アンコミテッド　ロジックアレー）に
よってｔ′にされる。 人しエエユ瀾遁 スイッチの様々な段及び段の一部を構成しているクロス
ポイン１〜は第２図に丞すように約２１００個のゲート
よりなる０ＭＯ３ｔＪＬＡを使って１６（１１６列の７
１〜リクスとして構成される。１６個のスイッチ人力Ｄ
ｏ−Ｄ１５が１６個の１６対１多Φ化ｊＳ　Ｍ　０〜Ｍ
１５に接続され、その際会ての入力が多重化器に接続さ
れている。多重化器はそれぞれ５ビツトラツチしＯ〜１
−１５により制御される。上記構成はゲートを通る論理
レベル信号を再タイミングすることイ【＜切換える。図
よりわかるように、一つの入力は任意の数の（１を含む
）出力に接続することができる。かかる出力はバラレリ
ングか可能なように三状態になっている。 ５ビツトラツチは９本の制御ライン５ｏ−８８ににつて
Ｌコードされ、そのうＪ５ラインＳ４・〜Ｓ８はラップ
に直接作用する。５ｏ−８３はラップ選択ラインであり
、出力により選択しようどするラッチを指定Ｊ−ろ４対
１６デコーダＤ１に印加される。かかる出力の各々はう
ッチＬＯのゲートＧ。 などを経てそれぞれのラッチに加えられ、ラインＳ４〜
Ｓ８を経（印加された情報はラインＳＯ〜Ｓ３の情報に
応じて選択されたラッチ中に設定される。 かかるゲートの第１はまた占込ｉ＋１１１２ｉｌ信号Ｗ
　Ｒ及びクロック抽出信号であるＣ［の反転信号ＧＥが
入力される人力制御グー１−Ｇｌ６によっても制御され
る。他のゲートはいずれも先行づるグー１〜の出力信号
及びデコーダＤ１の出力信号ににり制御される。 いずれも第２図に示した、制御及び伝送用支援論理回路
を有する４つのクロスポイントアレーは単一の基板上に
取付けられて３２行３２列の７１ノーを形成する。かか
るＶ板を２つの接続づることで３２行６４列、あるいは
６４行３２　＠Ｊのアレーが１ＥＩられ・これらを４つ
接続すると６４行６４列のアレーが得られる。 上記の如きスイッチ基板より第３図に示す如き１０２４
行１０２４列無閉そく３段階スイッチが構成できる。か
かるスイッチは第１段が各々２つの基板よりなる３２個
の３２　ｆｙ　６４列７レーを使用し、第２段が各々甲
−υ板よりなる６４個の３２行３２列アレーを使用Ｊる
。実際にｔま第２段のアレーは正確には６３個であるが
、かかるアレーは６４個設けた方が便利ぐある。第３段
は３２Ｍの６４行３２列スイッチよりなる。 先にも示したように、かかる＋０２４ｘ　４０２４スイ
ツチは各々の伝送方向について１つずつ用いられる。 目的どづる人きざが１０００ｘ　１０００なのぐ２４周
のポート〈すなわちスイッチへの入力及び出口）が試験
ｉ器あるいはループバックのために別に使用可能である
。 第３図のアレー［ジ１−ルでは各々最大６４行６４列（
サイズが可能なのでご３段階無閉そくスイッチは第３図
の各々のスイッチング環の上に挿入した２組の数字で承
りように最大２０４８４−、２０４８列のサイズを右η
ることができる。またスイッチは部分的に構成してやる
ことで１０２４ｘ　１０２４スイツチと４−ることｂで
き、この場合は図中実線で示した七ジュール及び各段中
を結ぶリンクが使われる。またこのスイッチは破線で示
したモジコール及びリンクを取付けることにより既存の
トラヒックを妨げることなく最大サイズである２０４８
ｘ　２０４８まで拡張ザることがでさる。この拡張はト
ラヒックの状態如何で必要になれば多数の段に行なうこ
とができる。第２段スイッチモジュールは単一のり板よ
りなる３２Ｘ３２スイツヂとしてスタートするが、スイ
ッヂ当り３つの基板を追加することにより６４Ｘ６／１
まで拡張できる。第１段のスイッチ七ジュールは常に３
２　ｈ　６４列でありまた第３段のモジュールは常に６
４行３２列て゛あるが、拡張づ゛る際はこれらのモジ１
−ルの数を３２から６４まで増やすことができろ。 スイッチ段間の伝送は同軸ケーブルよりも安くまたかさ
ぼらず、また縦方向へ干渉が許容し１：？るベア線によ
り平衡される。 スイッチアレーはＩ　Ｔ　Ｊ接続により、あるいは直列
接続ににリアス１〜アクセス及びしニタボーｌ゛への呼
を設定することかできる。 Ｎユ旦上１ 機械的組立体は多数のラックを使用し、ラインシェルフ
には各々１６板のラインカードと、制御装置と、二手の
電源ユニットとが含まれる。かがるカードは各々４つの
２方向ボーｉ〜を有している。 スイッチカードはまたシェルフの形にも組立てられ、各
々のシェルフが１６枚のかかるカードと、制御装置と、
二重に構成された電源ユニツ１−とを含むようにできる
。 第４図は一般的な制御構成の概略図であり、各々７つの
シェルフをイｊする３列のラックＲ１゜Ｒ２，Ｒ３を示
す。各々のシェルフはインテリジェントな自己制御カー
ドを有する。シェルフ制御装置は各々そのシェルフ内の
周辺カードと多目的バックブレーンバスによって通信し
、また図示したようにＲ８−４８５ライン（分散分岐回
線）を介して交換制御装置ＳＭと通信１貫る１、同一・
ラック中の全てのシェルフ制闇装冒はシス７一ム構成１
診断状態及びフォールパックルーチンのために必ザな人
間記憶装置を含む交換制御装置５ｔｖｌと通信１Ｊる。 交換高１１りｌＩ装置ＳＭはインｊリジ丁ン１〜通信制
御装置ＩＯＣを介して分散分岐回線と通（ムづ−る。こ
こで「インテリジェント」とは自身の中にマイクロプロ
セッサを石していることを意味俳ろ。、また交換制御装
置ＳＭに対して人−機械インターフ１−ス（ＭＭ　Ｉ　
）として作用４る′１ｉｆｌＢ二］ンソールが協働し、
さらに１０メガピツ１〜ウインブーニスターデイスクフ
アイルが別の犬１１ｆｌ記憶装置として設けられる。 ここで第５図にハードウェア及びラフトウ１ア構成が示
されているシェルフ制御装置を考察する。 このシェルフ制御装置は交換制御装置からｆ＜　Ｓ　−
４８０インターフ１−ス２０を介してｔＪｌでＴ（ユニ
バーサル非同朗受送信鼎）２１に入力され、ＵＡＲＴ２
１は１記バツクブレーンバス２２へ接続される。 Ｒ８−４８５リンクは１００−ｔニロビットト／′秒に
達づる速度で１３００メー１−ルの距離範囲まで動作で
きる。リンクプロトコルはメツセージに阜いて構成され
ており、ＡＣＫ／ＮＡＣＫ　（応答／Ａ不応答プロ１−
フルの特徴、相手の存在の探知、ＮＡＣＫ受信に応じた
メツレージの再伝送、及びリンク時間超過による打切り
の特徴を備えている。 交換制御装置に対するリンクの数を減らすため同一のラ
ックにシェルフ制御ｌｌ　Ｂｉ置のリンクは全て分散分
岐方式により並列化されでＪ５す、メツし一ジ構造によ
ってシェルフのアドレシングがなされる。各々のシェル
フは個別にポーリングされ、シェルフは要求がないこと
を示すメツし−ジを発することができる。メツセージア
ドレスフィールド中の特殊なアドレスは同じリンク中の
全てのシェルフ制御装置へメツセージを送ることを可能
にする。シェルフの電源が失なわれてもＲ８−４８５駆
動器がパワーダウンと同時にブリッヂを生じることイに
く゛′高インピーダンスパへ移（）するのでリンクが使
えなくなることはない。 シェルフ制御１１装置はいずれしライン回路制御２０装
刀あるいはスイッチマ１−リクス制御装置として構成で
き、必要なプログラムコードは全て制６Ｉｌ装置Ｎカー
トドのＥＰＲＯＭ２３中に記憶される。カードは交換制
御装置からのメツセージによって構成されており、この
構成データは不揮発ｆ［ＲＡ　Ｍ　２４中に記憶されて
いる。スイッチ７１−リクスａ、１１６１１装置の場合
だとルート割当てパターンらまたＲＡＭ２４中に記憶さ
れる。交換制御装置中に保持されている内容は複製され
ており、これはルー１ル割当てパターンを変更する必要
がある場合全でのスイッチを同時に切換えなｔ）れば＜
７らない点及び停電の際機能を即時回復せねばならない
理由から局部的に保持される。 ＲＡＭ中にはフォールパックルーチンの例えば８などの
数字を記憶するのに−（分４ｔスペースが設けられる。 これらのパターンはロックすることができ、コントロー
ラはロックされたパターンに切換えてそのパターンを変
更することができくべい。 プロセッサ２５は自己診断チェックを周１９＋的に実行
し動作に支障がないことを確認する３、このチェックの
中にはコード加ｎチェック、ノ［破壊ＲＡＭチェック、
及び非破壊周辺チェックが含まれる１゜さらに、動作ソ
ウ１−ウェアによってウォッチドッグタイマが駆動され
、これをブ［Ｊセッサ２５とタイマ２６どの間のウォッ
チドッグ接続として示１゜このいずれかのチェックの結
東故障が示されるとインターフェース２０中のリンク伝
送バッファへメツセージが与えられ次のポーリングに備
え、バックブレーン書込アクセススイッチ２６Ａをディ
スエーブル化する。これにより故障がある場合プロしツ
サ２５は周辺装置の設定状態を変化させるのを妨げられ
る。スイッチ２６Ａはプロセッサのハードウェア的リセ
ット、すなわら電源投入あるいはリセットキーの操作に
よってのみイネーブルできる。 ライン回路制御装置は各々のＨＤＢ−３人力についてラ
インエラー率及び入力消失アラームを上皿りする。この
制御装置はまた３８６Ｂコードにより形成される補助チ
ャンネルにパターンを抑大して入来したボー１−の同定
を行なう。コードはスイッチの他の例の対応するポー１
−で読取られ、（ａ）バリーアイ−の違反力（生じてい
ないこと、及び（ｂ）予備ビット中の受信されたパター
ンが正しいものであること、ず４【わらスイッチの１ａ
続がｉｖシいことの点についてチェックされる。 スイッチマトリクス制ｈｎ装置は交換制御１１装置の指
示により不揮発メモリ中に保持されているルー１へ割当
てパターンを読取りこれを交換料（１ｉ装首へ送る。リ
ードパックパターンは交換制御２Ｉ！装置において記憶
手段中に保持されているパターンと比較される。シェル
フ制御装置はラインの状態をモニタするためスイッｆ−
マトリクスへの３１侵入タツプを設けることもできる。 シ１ルノ構成が交換制御装置により設定される際シェル
フ中のカードの物理的構成がシェルフ制御装置に知られ
ている必要がある。シェルフ制御装置は第５図の多１］
的バックブレーンインターフェースを介してシェルフ中
の各々のスロットのカードを特定することができる。 シェルフ制御装置はまた二手になった電源供給ユニット
の状態をモニタし、これらの一つが故障した場合メツセ
ージを交換制御装置に送る。 シェルフ制御装置はまたシェルフ制御装置の状態、例え
ば実行中、故障自己診断等を示す前面パネル状態ディス
プレイを有している。 局部的診断のために人・機械インターフェース（ＭＭ　
Ｉ　）が設けられる。保守端末が接続されると交換制御
ＩＩ装装置のリンクはくその制御装置についてのものだ
けが）断たれる。局部ＭＩＶＮはパスワードで保護され
ており、このパスワードは交換制御装置によって管理さ
れている。 スイッヂマ　−ジャ 交換制御装置（スイッチマネージャ）中に含まれるハー
ドウェアは以下の機能を含む。 （ｉ）　　中央プロセッサ。 （ｉｌ）　　０．５〜１．０メガバイトＲＡＭ。 （１１１）１０メガバイトウィンチェスタ−（人容吊記
憶） （ｉｖ）　　外部システムのネット１ノークマネージヤ
への通信リンク （Ｖ）　　試験制御リンク （ｖｉ）　　インテリジェント通信制御装置これらのう
ら、プロセッサ、ＲＡＭ、及びウィンチ１スターは交換
制御５Ａ置の核心部分をなす、。 外部の同様な制御装置へのリンクにはＸ−２５リンクが
使える。 試験制御リンクは様々な試験機器、例えばＰ　ＣＭライ
ンアナライザーと共にリンクに設けられる。 インテリジェント通信制御装置ＩＯＣは第４図に示すよ
うにラック当り１本ずつのシェルフ制御装置に対匁るイ
ンターフェースとして作用する１゜これにより制御ブロ
セッ４ｊはずべての低レベルのポーリング及びメッヒー
ジブロＩ−フルに関する動作から解放される。 交換制御装置はＭＭＩに３段階の優先順位を与える。−
Ｊ’　４ｉわ＃）（ａ）システム制御装置、（ｂ）保守
装置、及び（ｃ）操作者であり、これらの順位はパスワ
ードＣ保護されている。 ＭＭＩは操作を容易にづ−るためにソニー１−ページ形
式にされてＪ３す、メニ９−操伯パッケージとなってい
る。 また複数の端末作業用ポートを設けることもできるが、
その際は回線争奪を防ぐため一時に一つの端末のみが作
用するようにせねば４１らない。 必要に応じてＭＭＩＲ能は上記遠隔ネットワーク制御装
茸へ移りこともできる。第４図の交換制御装置はソフト
ウェア中に要求されでいる回路接続に基いてスイッチマ
１−リクスバターンを生じる自動ルート割当てアルゴリ
ズムを内蔵している。 複数の一フォールバックパターンの他に多数のフィール
バックル−１割当てが記憶されてＪ５す（すなわち、自
動ルート割当てに先立ち）、後者はスイッチ故障の際の
ためのもので、縮小されたサービスパターンが速やかに
構成される。 交換制御装置のための診断は能にはシェルフ制１ｌＩＩ
装置の自己診断機能と同様な自己診断機能及びシェルフ
診断機能を含む。この場合交換制御装置はシェルフ制御
装置を個々にポーリングして（１００例能の一部）診断
７′アラーム／フ４−ルｌ−状態を調べる。 診断機能の外に、シ】−ルフ制ｆｌａｉｌ装置から１−
ラヒックデータが集められ照合することがなされる。 診断情報はすべて外部のネツ１へワーク制御装置ｌｌに
要求に基いて送られる。 （ａ）　　６人並（ユ上ａ　　システムはインターフェ
ースコードがＢ６ＺＳである以外２メカビット１−７秒
と同様である。［３６ＺＳから３８６Ｂへの翻訳を行な
う駈しい設訂のラインカードが必四である。 （ｂ）　　亀左及く工旦Ｚ１　この場合もシステムは２
メガビット／秒の場合と同じである。ラインカードは部
品の値が’Ｎなる以外２メガビットｌ−，７秒の場合と
同じである。 （ｃ）　　　　　　ビット１へ、１３８６Ｂコードのか
わりに５８６　Ｂコードが使われ、４１．２メガビツト
の伝送速用が１５１られる。２メガビット／秒の場合と
同一のクロスポイントが使われる。 ５Ｂ、６　Ｂコードはスイッチモニタ用補助チャンネル
を形成し、エラーモニタを可能にする。５８６Ｂコーデ
イング川ＵＬＡが使われる。 （ｄ）　　４５メガピツ　／′　３４メガビット／秒用
の５８６Ｂコーデイングが使われる。変形されたライン
カードが３ＢＺＳインターフエースコードを許容するの
に使われる。 （ｅ）　　　　　　フビツ　／　　この場合も５８６Ｂ
コードが使われ１６７メガビツ１−７秒の伝送速度が１
ｑられる。しかし、ＣＭＩインターフェースが複雑なた
め、カード当り２つのライン回路しか入らない。ＣＭＯ
ＳクロスポイントＵｌ−Ａはこの速度では適当でないの
でＭＳＩ　　ＥＣＬｌｏＫＩＣが使われる。これにより
１方向６４ｘ　６４スイツチを８枚のカードＬに構成ケ
ることができる。 漿ヌ　　原理的には２メガビット／秒、６メガビツ１−
／秒、及び８メガビット／秒の伝送速度が同一のスイッ
チ上に共存できる。ただし、異なった速度のラインカー
ドがｎいに協働することはぐさない。そこで別個のスイ
ッチを使う構成に勝る利点はなく、またバードウ■ア仝
体の節約と保守が複面になるため相殺される。スイッチ
のυｌ　６１１　ｌｌｉｌｌ作は伝送速度によっては影
響されない、。 一つの位置のスイッチは全て一つの交換制御装置により
動性される。そこで１４０メガじツ１へ、７秒から２メ
ガビットｔ−７秒へのλ１応したスイッチングは不可能
で、１）定の２メガビット１〜／秒の流れを多重化「階
層構造にＪによって切換えることがぐきる。 本発明はＰＣＭデジタル幹線を中継し、多数の、例えば
１０００回線の人力と１０００回線の出力どを・右する
如さ゛幹線の中継を行なう中継交換機用の’ｔｌ’；　
Ｊ″交換ネットワークを提供する。水雷ｒ交換ンツｌ〜
ワークは集積回路を使用し完全に電子的である９、自己
検査機能を付与するために、幹線を介して入来する情報
はスイップマ１〜リクス（３）を介した）＋ｆｌ助デー
タｆ＋・ネルを構成するのに使われる予備コード組合わ
せを４１する例えば３　Ｂ　−６ｆ３冗長ラインコード
に変換される（２）。変換器（２）はデータブ１ｒンネ
ルにスイッチマトリクス（３）を介した接続のための人
Ｌ】ポートの番号を加える、。 出口側では別の変換；Ｗ（４）がラインコードを※？線
で使われるラインコード（例えばＨＤ　Ｂ−３）に変換
し、また入力ポー１一番号を抽出する。これは次いで本
来の入］］ポート番号と比較され、この比較の結果スイ
ッチが正しくｎ能しているか否かが示される。このチェ
ックはスイッチがトラヒックを処理していると同時に実
行される。

【図面の簡単な説明】

第１図は２本の幹線の間に介在されでいる本発明による
交換機の実施例を示すブロック系統図、第２図は集積回
路による構成された、互いに相Ｈ接続されてＪ、り人さ
いスイッチと構成することができる１６ｘ１６スイツチ
のブロック系統図、第３図は各々第２図のスイッチを組
合わせて構成された３２ｘ６４及び６４×６４スイツヂ
を組合わせて３段階１０２４ｘ　１０２４あるいは２０
４８ｘ　２０．１８スイツチが構成される様子を示すブ
ロック系統図、第４図は第：、３図に示した！ｉＩさ交
換組立体（それ自身ｂスイッチどして知られている）を
使った△ＤＤＦシスアムの一般的制ねりブロック図、第
５図はいわゆるシ１ルフ制６０装置と称する装置の列の
ブ［！ツク図で・ある。 １．６・・・インターフ１−スブップ、２．４・・・変
換ブロック、３・・・スイッチマトリクス、５・・・タ
イミング抽出回路、２０・・・インターフェース、２１
・・・ユニバーリルＪｌ同！す１受送信器、２２・・・
バス、２３・・・Ｅ　Ｆ）ＲＯＭ、２３・・・ＲＡＭ、
２５・・・プロセッサ、２Ｇ・・・タイマ、２７・・・
バックブレーンインターフェース、２８・・・電源［ニ
タ、２９・・・ディスプレイ、２６Ａ・・・バックブレ
ーンＪ１込アクセスーλイッヂ、５・・・タイミング抽
出回路、［〕０・〜Ｉ）１５・・・人力、Ｌ、　０〜Ｌ
、　１５・・・ラッチ、ＧＯ〜Ｇ１６・・・ゲート、Ｍ
Ｏ−Ｍ１５・・・多重化器、ＳＯ〜Ｓ８・・・ラッチ制
ｉ２ａうｒン、１〕１・・・デコーダ、Ｒ１〜１で３・
・・ラック、ＩＣＣ・・・インテリジェント通信制御装
置、ＳＭ・・・交換制御３Ｉｌ装冒。 Ｆｔり、３゜ −−１０２４ｘ　ｉ０２１−

Claims (6)

【特許請求の範囲】
1. （１）自動的遠隔通信用交換機構成であつて、該交換機
   構成の入口と出口とを結ぶ電子交換手段を含み、デジタ
   ル形式の情報を交換機構成内において予備コード組合わ
   せが可能なことを特徴とする冗長ラインコードを使つて
   処理し、その際この予備コード組合せを使つてデータの
   該交換手段を介した伝送に使われる補助データチャンネ
   ルを構成し、また該補助チャンネルを通つて伝達される
   データは入口−出口間に形成された接続の各々について
   その接続に含まれる入口ポートの入口ポート番号を含み
   、該接続に含まれる出口において該補助チャンネルを経
   て受信した入口ポート番号を抽出して予定の入口ポート
   番号と比較し、該比較の結果により交換手段の動作が正
   しいか誤つているかが示され、これによりトラヒックを
   処理しつつ動作をチェックすることができることを特徴
   とする交換機構成。
2. （２）該構成は入口と出口とが該交換手段中で使われる
   のとは別のコードを使用する幹線に接続されており、該
   幹線を経て入来する情報はコード変換器により該交換手
   段中で使われる冗長ラインコードに変換され、その際入
   口ポート番号が該変換器により予備コード組合わせによ
   り形成される補助チャンネルに印加され、さらに情報が
   該交換手段から出力される際該情報が別のコード変換器
   によつて幹線で使用するコードに変換され、また該別の
   コード変換器によつて入口ポート番号が補助データチャ
   ンネルから抽出されることを特徴とする特許請求の範囲
   第１項記載の構成。
3. （３）該交換手段内で使われる冗長ラインコードは３Ｂ
   ６Ｂ形式のものであり、各々のコード組合わせは３つの
   ビット１及び３つのビット０よりなる６バイナリービッ
   トよりなることを特徴とする特許請求の範囲第１項記載
   の構成。
4. （４）該交換手段は３段ネットワークであり、各々の段
   は集積回路よりなる多数の座標マトリクスよりなること
   を特徴とする特許請求の範囲第１項記載の構成。
5. （５）多数の入来ＰＣＭ／ＴＤＭ幹線を多数の出力側Ｐ
   ＣＭ／ＴＤＭ幹線に中継する、入来側幹線により入口が
   、また出力側幹線により出口が形成される自動的遠隔通
   信用交換機構成であつて、 （ａ）該構成は構成入口と構成出口とを結ぶ複数の段を
   有する電子交換ネットワークを含み、その際該入口の各
   々はネットワークの入口ポートの一つに接続され、また
   該出口の各々はネットワークの出口ポートの一つに接続
   されており；（ｂ）デジタル形式の伝送したい情報が各
   々の該入口ポートに協働する変換手段により予備コード
   組合せが可能な冗長ラインコードに変換され、その際情
   報は該交換手段内で処理され；（ｃ）該冗長ラインコー
   ド内の情報は該出口ポートに協働する変換手段により該
   出口側幹線に適したデジタルフォーマットに変換され； （ｄ）交換手段内で使われる冗長ラインコードによつて
   構成される予備コードを使つて交換ネットワークを通る
   補助データチャンネルが形成され； （ｅ）該補助データチャンネルを経て交換ネットワーク
   中を伝送されるデータは形成されている入口−出口接続
   の各々についてその接続に含まれている入口の入口ポー
   ト番号を含み、該番号は該第１の変換手段による変換の
   際補助データチャンネル中に挿入されまた該第２の変換
   手段による変換の際該補助データチャンルネから抽出さ
   れ； （ｆ）該出口ポートは各々その出口ポートが接続に含ま
   れる場合該補助データチャンネルより得た入口ポート番
   号を抽出して予期される入口ポート番号と比較する手段
   を含み、該比較の結果によつて交換ネットワークが正し
   く動作しているか否かが示され、これにより交換機構成
   の動作を交換機構成が動作している状態でチェックでき
   ることを特徴とする交換機構成。
6. （６）中継せんとする幹線は双方向幹線であつて各々物
   理的に別個の往及び復伝送路を有し、交換ネットワーク
   は２つ構成され、幹線の往復ハイウェイに対して別々の
   交換ネットワークが使われることを特徴とする特許請求
   の範囲第５項記載の構成。