JPS6273709A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産」Ｌ二の１す１分−狂 この発明はＩＣなどの半導体装置の不純物拡散工程にお
ける製造方法に関し、特に半導体基板に２つのＰＮ接合
部を接近させて形成するに有効な製造方法に関する。

従来夏孜止 半導体基板に、選択的に一導電型不純物と、反対導電型
不純物を順次に拡散して、２つのＰＮ接合部を形成する
従来方法を、第５図乃至第１０図を参照して説明する。

先ず第５図に示すように、一導電型例えばＮ型の半導体
基板（１）上に５ｉ０２などの絶縁Ｉ受（２）を形成し
、この絶縁膜（２）上にフォトレジスト膜（３）を塗布
して、このフすトレジスト膜（３）を選択露光し、現１
象Ｌ２て、フォトレジスト膜（３）に選択的に窓孔（・
ｔ）を形成する。次に、第６図に示すように、フォｌ−
レジス）１９Ｍ（３）に形成された窓孔（４）から露呈
する絶縁膜（２）をエツチングして、絶縁膜（２）に窓
孔（４）と一致する窓孔（５）を形成する。次に、第７
図に示すように、絶縁膜（２）上のフォトレジスト膜（
３）を有機溶剤で溶解除去したのち、窓孔（５）から露
呈する半導体基板（１）にＰ型不純物（６）をガス拡散
性などで拡散して、半導体基板（１）内にＰ型領域（７
）を形成し、第１のＩ）　Ｎ接合部（８）を形成する。

次に、第８図に示すように、半導体基板（１）上に再び
絶縁膜（２”）を形成し、その上にフォトレジストＭＵ
（３’）を塗布して、フォトレジスト膜（３′）の上部
Ｐ型領域（７）上の部分をＰＲ法で選択的に窓開けし、
フォトレジストＩｌｌ！（３’）にＰ型領域（７）より
小サイズの窓孔（９）を形成する。次に、第９回に示す
ように、窓孔（９）からｉｉ呈する暮色１ｉＩＷ　（２
’）をエツチングして、絶縁膜（２′）に窓孔（９）と
一致する窓孔（１０）を形成する。

次に、第１０図に示すように絶ｔｊＩＩ史（２′）上の
フォトレジスト膜（３゛）を除去したのち、前記窓孔（
１０）よりＰ型領域（７）にＮ型不純物（１１）をガス
拡散法などで拡散して、Ｎ型領域（１２）を形成し、第
２のＰＮ接合部（１３）を形成する。

−・日が＆　１しよ−）とする、　占 上記のような半導体基板に２つのＰＮ接合部を順次に形
成する工程における、ＰＲ法や不純物選択拡散法は様々
に改良がなされ、極めて高度な技術で実施されている。

しかし、上記製造方法は半導体基板に不純物を選択拡散
するまでに、フォトレジスト膜の塗布形成、選択露光、
現像、エツチングといった数多くの工程を経る必要があ
って、半導体基板に複数のＰＮ接合部を順次に形成する
のに多数の工程が必要で、作業的に、設備的に大変であ
るという問題があった。

また、半導体基板に１つのＰＮ接合部を形成した後、２
つ目のＰＮ接合部を形成するため行われるフォトレジス
トＭＩの窓開けを、既に形成されたＰＮ接合部と、常に
精度良く目合せして行うことが難しく、そのため２つの
ＰＮ接合部間の距離にばらつきが生じる等して、信頼性
に問題があった。

そこで、本発明は半導体基板に２つのＰＮ接合部をより
少ない工程数で、より高精度に形成する製造方法を提供
することを目的とする。

開立Ａ　７　　るための　。

本発明は上記目的を、次のＩ〜■の工程で達成するよう
にしたものである。

（ｒ）一導電型半導体基板上にポリシリコン層を形成し
、このポリシリコン層を異方性ドライエツチング法で選
択的に窓開けして、この窓開は完了のジャストエツチン
グ後に、所定時間だけオーバーエツチングする工程。

（ＩＩ）ポリシリコン層に形成された前記窓孔から露呈
する半導体基板に、半導体基板と反対導電型不純物を等
方性拡散して、第１のＰＮ接合部を形成する工程。

（［１）上記ポリシリコン層の窓孔から一導電型不純物
を半導体基板に異方性拡散して、第２のＰＮ接合部を形
成する工程。

昨月− 上記本発明の工ｆ”Ａ　Ｉで、半導体基板上のポリシリ
コン層に形成される窓孔は、オーバエツチングの時に窓
孔の壁面下部がテーバ状に削られて、ポリシリコン層の
窓孔部分の断面が逆メサ状になり、この形状が上記工程
■、■を連続して行わしめることを可能にし、その結果
、半導体基板に２つのＰＮ接合部を、少ない工程数で、
高精度に、順次に形成することが可能となる。

裏立珂 以下、本発明の具体的実施例を第１図の（イ）〜（ハ）
、及び第２図、第３図を参照して説明する。

本発明は、上記上程Ｉを基本的技術背景としたもので、
この工程■を第１図の（イ）〜（ハ）で説明する。先ず
、第１図の（イ）に示すように、一導電型例えばＮ型半
導体基板（１４）上に６０００人程度０厚さでポリシリ
コン層（１５）を形成し、このポリシリコンＮ　（１５
）上にフォトレジストｌ１ｆｆ　（１６）を形成したの
ち、フォトレジスト膜（１６）を従来同様にフォトリソ
グラフィで選択的に窓開は加工し、フオトレジス）ＭＪ
（１６）に窓孔（１７）を形成する。次に、第１図の（
ロ）に示すように、フォトレジスト膜（１６）の窓孔（
１７）から露呈するポリシリコン層（１５）　ヲプラズ
マエソチング、リアクティブイオンエツチング等の異方
性エツチング法でエツチングする。この異方性エツチン
グは、窓孔（１７）から真下に直線状にエツチングが進
行するエツチングで、このエツチングにより形成される
ポリシリコン層（１５）の窓孔（工８）はフォトレジス
ト膜（１６）の窓孔（１７）と一致する。そして、ポリ
シリコン層（Ｉ５）のプラズマエツチングが進行し、半
導体ｐ板（１４）の上面が露呈する時点の、いわゆるジ
ャストエツチングが終ってから、プラズマエツチングを
所定時間延長させて続ける〔オーバエツチング〕。この
オーバエツチング時に、ポリシリコン層（１５）に形成
された窓孔（１８）の内壁面下部がテーバ状にエツチン
グされて、第１図の（ハ）に示すように、ポリシリコン
層（１５）は窓孔（１８）のところで逆メサ形になる。

具体的には、プラズマエツチングを始めて、ジャストエ
ツチングまでが４分程度であるとすると、オーバエツチ
ングを２分程度行う。すると、ポリシリコン層（１５）
の窓孔（１８）の内壁面下部に、ポリシリコン層（１５
）の厚さの約２のところから約４５゛の角度でテーバ状
内壁面（ｍ）が形成される。

このように、’Ｉ程■で製造された半導体基板（１４）
に対し、上記工程■、■が順次に連続Ｌ２て行われる。

先ず、第２図に示すように、ポリシリコン層（１５）に
形成された窓孔（１８）より、Ｎ型の半導体基板（１４
ンにＰ型不純物（１９）をガス拡散法により拡散、即ち
Ｐ型不純物（１９）が窓孔（１８）より露呈する半導体
基板（１４）に垂直方向と共に横方向にも拡散する等方
性拡散させる。これにより２、半導体基板（１４）に、
窓孔（１８）より食み出す大きさのＰ型頭域（２０）が
形成され、第１のＰＮ接合部（２１）が形成される。

次に、第３図に示すように、ポリパ／リコン層（１５）
の窓孔（１８）に垂直にＮ型不純物（２２）のイオンを
注入し、Ｎ型不純物（２２）を半導体基板（１４）に異
方性拡散する。このＮ型不純物（２２）は窓孔（１８）
の内壁上部エツジ（ｎ）に沿って半導体基板（１４）に
垂直に拡散されて、半導体基板（１４）のＰ型頭域（２
０）内にＮ型領域（２３）を形成し、第２のＰＮ接合部
（２４）を形成する。

ここで、半導体基板（１４）上における第１、第２のＰ
Ｎ接合部（２１）　　（２４）は、ポリシリコン！（１
５）の窓孔（１日）で決まる大きさで形成されるので、
両者の相対寸法関係がばらつく心配が無く、富に高精度
に形成できる。また、第１、第２のＰＮ接合部（２１）
　　（２４）の間隔は、ポリシリコン層（１５）のオー
バエツチング時間で決まる窓孔（１８）のテーバ状内壁
面（ｍ）のサイズによりコントロールすることもできて
、製造管理上有利である。

尚、上記のように半導体基板（１４）に２つのＰＮ接合
部（２１）　　（２４）を形成した後、両ＰＮ接合部（
２１）　　（２４）間からの電極外部引出しが行われる
が、これは半導体基板（１４）からポリシリコンＲ（１
５）を除去して、通常の電極パターン形成法により行う
か、又は例えば第４図に示すように、半導体基板（１４
）とポリシリコン層（１５）を、間に形成した絶縁１１
ｊ！　（２５）で部分的に絶縁しておいて、ポリシリコ
ン層（１５）を電極引出しに利用するようにしてもよい
。

又、絶縁膜に窓孔を形成した後に、この窓孔から半導体
基板の不純物と反対導電型不純物を等方性拡散し、次い
で前記窓孔から一導電型不純物をイオン注入する本発明
類似の方法も考えられないではないが、この場合は、半
導体基板表面の反対導電型領域の幅が小さくて耐電圧不
良、リーク不良が発生しやすい。

発所二泣果 本発明によれば、半導体基板に２つのＰＮ接合部を順次
に形成する工程の工数が大幅に少くできて、作業性改善
、製造設備の縮小化が図れる。また、半導体基板に形成
される２つのＰＮ接合部の形状は、半導体基板上のポリ
シリコン層に形成した１つの窓孔で決定されるので、２
つのＰＮ接合部の間隔のばらつきが無くなり、より高精
度の半導体製造が実現できる。

【図面の簡単な説明】

第１図の（イ）、（ロ）、（ハ）及び第２図、第３図は
本発明の方法の具体的実施例を説明するための、各工程
での半導体基板の部分断面図である。第４図は本発明で
製造された半導体基板の変形例を示す部分断面図である
。 第５図乃至第１０図は従来の半導体装置の製造方法を説
明するための、各工程での半導体基板の部分断面図で涜
）る９ （１４）−−・半導体基板、（１５）−・−ポリシリコ
ン層、（１８）−・窓孔、（１９）・・−反対導電型不
純物、（２２）　−−−−一導電型土ン、４Ｌ物。 第５図 ［ 第ｆｌ［４ □□−ゴ イ □−−− 第８１４ ↓ 第９図 ↓ 第１Ｏ図 ｆ

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体基板上に形成されたポリシリコン
   層を異方性ドライエッチング方で選択的に窓開けし、こ
   の窓開け完了のジャストエッチング後に所定時間だけオ
   ーバエッチングする工程と、 ポリシリコン層に形成された窓孔から露呈する半導体基
   板に反対導電型不純物を等方性拡散する工程と、 一導電型不純物を前記窓孔から半導体基板に異方性拡散
   する工程とを含むことを特徴とする半導体装置の製造方
   法。