JPS6271474A - Switching circuit - Google Patents

Switching circuit

Info

Publication number
JPS6271474A
JPS6271474A JP20791085A JP20791085A JPS6271474A JP S6271474 A JPS6271474 A JP S6271474A JP 20791085 A JP20791085 A JP 20791085A JP 20791085 A JP20791085 A JP 20791085A JP S6271474 A JPS6271474 A JP S6271474A
Authority
JP
Japan
Prior art keywords
switching
winding
switching transistor
power capacity
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20791085A
Other languages
Japanese (ja)
Inventor
Takao Kusaka
隆夫 日下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20791085A priority Critical patent/JPS6271474A/en
Publication of JPS6271474A publication Critical patent/JPS6271474A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To increase power capacity as the whole switching circuit by shortening ON time of a first switching transistor having small power capacity and alternately bringing a first and a second switching transistors to an ON state. CONSTITUTION:First and second switching transistors 3a, 3b are connected in parallel between first and second terminals 1, 2 as both terminals of a switching circuit. Current feedback circuits 4a, 4b are each mounted in response to the switching transistors 3a, 3b. A control winding 9 is supplied with pulses through control terminals 10a, 10b, and the switching transistors 3a, 3b are brought alternately to an ON state. In this case, ON time period of the first switching transistor 3a having small power capacity is shortened, and ON time period of the second switching transistor 3b having large power capacity is lengthened.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はスイッチング回路に係り、特にスイッチング電
源等に使用される電力用のスイッチング回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a switching circuit, and particularly to a power switching circuit used in a switching power supply or the like.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

スイッチング電源(スイッチングレギュレータ)等にお
ける電力用スイッチング回路では、スイッチング素子と
してトランジスタ、サイリスタ、GTO等が使用されて
いる。しかしながら、従来の電力用スイッチング回路に
おいては、スイッチング素子のオン・オフ、制御を行な
うための駆動回路を電子回路により構成しているため、
スイッチング素子の電力容量の増大に伴ない、駆動回路
も電力容量の大きいものが必要となる。従って装置が高
価格となり、形状的にも大型化するという問題があった
In power switching circuits such as switching power supplies (switching regulators), transistors, thyristors, GTOs, etc. are used as switching elements. However, in conventional power switching circuits, the drive circuit for turning on/off and controlling the switching elements is composed of electronic circuits.
As the power capacity of switching elements increases, a drive circuit with a large power capacity is also required. Therefore, there are problems in that the device becomes expensive and large in size.

〔発明の目的〕[Purpose of the invention]

本発明はこのような従来の問題を解決するためになされ
たもので、低電力でスイッチングトランジスタをオン・
オフ制御できるスイッチング回路を提供することを目的
とする。
The present invention was made to solve these conventional problems, and it is possible to turn on and off switching transistors with low power.
The purpose of the present invention is to provide a switching circuit that can be turned off.

〔発明の概要〕[Summary of the invention]

本発明はこの目的を達成するため、第1の端子と第2の
端子との間に電力容量の比較的小さい第1のスイッチン
グトランジスタおよび電力容量の比較的大きい第2のス
イッチングトランジスタを並列に接続し、これら第1お
よび第2のスイッチングトランジスタのオン・オフ制御
を寸法の比較的小さい可飽和コアを有する第1の電流帰
還回路および寸法の比較的大きい第1の再飽和コアを有
する第2の電流帰還回路を用いて行なうことを基本とす
る。
In order to achieve this object, the present invention connects a first switching transistor with a relatively small power capacity and a second switching transistor with a relatively large power capacity in parallel between a first terminal and a second terminal. The on/off control of the first and second switching transistors is controlled by a first current feedback circuit having a saturable core with a relatively small size and a second current feedback circuit having a first resaturable core with a relatively large size. Basically, this is done using a current feedback circuit.

即ち、第1および第2の電流帰還回路の各々の出力巻線
を第1および第2のスイッチングトランジスタの各々の
ベース・エミッタ間にそれぞれ接続し、各々の入力巻線
を全体として閉ループをなすように結合し、さらに各々
の帰還巻線を第1の端子と第1および第2のスイッチン
グトランジスタのコレクタとの間にそれぞれ接続する。
That is, the output windings of each of the first and second current feedback circuits are connected between the base and emitter of each of the first and second switching transistors, and the input windings of each are connected as a whole to form a closed loop. and each feedback winding is connected between the first terminal and the collectors of the first and second switching transistors, respectively.

さらに可飽和コアの寸法が小さい方の第1の電流帰還回
路の入力巻線に制御巻線を結合し、その制御巻線を介し
て第1および第2のスイッチングトランジスタのオン・
オフ制御を行なう。そして、第1および第2のスイッチ
ングトランジスタが交互にTs 、 T2  (但し、
TI <72 )なる時間ずつオン状態となるように構
成する。
Further, a control winding is coupled to the input winding of the first current feedback circuit whose saturable core has a smaller dimension, and the on-state switching of the first and second switching transistors is performed via the control winding.
Performs off control. Then, the first and second switching transistors alternately switch between Ts and T2 (however,
It is configured to be in the on state for a time period such that TI<72).

このように構成された本発明に係るスイッチング回路で
は、制御巻線にパルスが印加されることにより、第1お
よび第2のスイッチングトランジスタと第1および第2
の電流帰還回路とで構成される回路が発振動作を行ない
、両スイッチングトランジスタが交互にオン状態となる
。この場合、電力容量の小さい第1のスイッチングトラ
ンジスタのオン時間は短く、電力容量の大きい第2のス
イッチングトランジスタのオン時間は長いので、スイッ
チングトランジスタに負担をかけることなく、スイッチ
ング回路全体としての電力容量を大きくできる。スイッ
チング回路をオフ状態にするには、制御巻線に再び第1
の電流帰還回路が飽和する程度の電流を流すか、または
制御巻線を短絡することにより発振動作を停止させれば
よい。
In the switching circuit according to the present invention configured as described above, by applying a pulse to the control winding, the first and second switching transistors and the first and second switching transistors are connected to each other by applying a pulse to the control winding.
A circuit consisting of a current feedback circuit and a current feedback circuit performs an oscillation operation, and both switching transistors are alternately turned on. In this case, the on-time of the first switching transistor with a small power capacity is short, and the on-time of the second switching transistor with a large power capacity is long, so that the power capacity of the entire switching circuit is increased without putting a burden on the switching transistor. can be made larger. To turn the switching circuit off, the control winding is again connected to the first
The oscillation operation may be stopped by passing a current sufficient to saturate the current feedback circuit of the oscillator, or by short-circuiting the control winding.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、第1の電流帰還回路における寸法の小
さい可飽和コアを飽和させるに必要な程度の低い電力で
、電力容量の小さい第1のスイッチングトランジスタは
勿論、電力容量の大きいスイッチングトランジスタのオ
ン・オフ制御が可能であるため、駆動回路が簡略化され
、低価格化と小型化を図ることができる。
According to the present invention, with the low power required to saturate the small-sized saturable core in the first current feedback circuit, not only the first switching transistor with small power capacity but also the switching transistor with large power capacity can be used. Since on/off control is possible, the drive circuit can be simplified and the cost and size can be reduced.

〔発明の実施例〕[Embodiments of the invention]

第1図は本発明の一実施例に係るスイッチング回路の回
路構成図である。スイッチング回路の両端である第1の
端子1と第2の端子2との間に、第1および第2のスイ
ッチングトランジスタ3a。
FIG. 1 is a circuit diagram of a switching circuit according to an embodiment of the present invention. First and second switching transistors 3a are provided between a first terminal 1 and a second terminal 2, which are both ends of the switching circuit.

3bが並列に接続されている。これらスイッチトランジ
スタ3a、3bの電力容量P1.P2は、P!<P2の
関係にあるものとする。
3b are connected in parallel. Power capacity P1. of these switch transistors 3a, 3b. P2 is P! It is assumed that the relationship is <P2.

第1および第2のスイッチングトランジスタ3a、3b
の各々に対応して、第1および第2の電流帰還回路4a
、4bが設けられている。電流帰還回路4a、4bは第
1および第2の可飽和コア5a、5bに出力巻lea、
6b、入力巻線7a。
First and second switching transistors 3a, 3b
The first and second current feedback circuits 4a correspond to each of the
, 4b are provided. Current feedback circuits 4a, 4b have output windings lea,
6b, input winding 7a.

7bおよび帰還巻線8a、8bをそれぞれ巻回したもの
である。ここで、第1の可飽和コア5aは寸法が比較的
小さく、第2の可飽和コア5bは寸法が比較的大きいも
のとする。換言すれば、コア5aの平均磁路長をコア5
bの平均磁路長より短くしている。
7b and feedback windings 8a and 8b, respectively. Here, it is assumed that the first saturable core 5a has a relatively small size, and the second saturable core 5b has a relatively large size. In other words, the average magnetic path length of the core 5a is
It is shorter than the average magnetic path length of b.

第1および第2の電流帰還回路4a、4bの各々の出力
巻線6a、6bはスイッチングトランジスタ3a、3b
のベース・エミッタ間にそれぞれ接続され、各々の入力
巻線7a、7bは両端どうしが結合され全体として閉ル
ープをなしている。
The output windings 6a, 6b of the first and second current feedback circuits 4a, 4b are the switching transistors 3a, 3b.
The input windings 7a and 7b are connected at both ends to form a closed loop as a whole.

また、帰還巻線8a、 8bは第1の端子1とスイッチ
ングトランジスタ3a、3bのコレクタとの間にそれぞ
れ接続されている。
Further, feedback windings 8a and 8b are connected between the first terminal 1 and the collectors of switching transistors 3a and 3b, respectively.

そして、第1の電流帰還回路4aにおける入力者978
に、制御巻線9ハ結合されている。制御巻線9の他端は
、ilJ a 18子10a、10bを介して図示しな
い駆動回路に接続される。
Then, the input person 978 in the first current feedback circuit 4a
A control winding 9 is coupled to the control winding 9. The other end of the control winding 9 is connected to a drive circuit (not shown) via ilJ a 18 children 10a, 10b.

次に、このスイッチング回路の動作を説明する。Next, the operation of this switching circuit will be explained.

まず、制御端子10a、10bを介して制御巻線9にパ
ルスが供給され、第1の’IFIt帰還回路4aの可飽
和コア5aが飽和状態となる。
First, a pulse is supplied to the control winding 9 via the control terminals 10a, 10b, and the saturable core 5a of the first 'IFIt feedback circuit 4a becomes saturated.

次いで、この制御巻線9に供給されたパルスの立下りで
、可飽和コア5aの磁束が低下し、この磁束変化により
出力巻線7aに第1のスイッチングトランジスタ3aの
ベース・エミッタ間に対し順方向の電位が発生して、ス
イッチングトランジスタ3aにベース電流が流れる。こ
れによりスイッチングトランジスタ3aがオン状態とな
り、第2図(a)に示すようにコレクタ電流leaが流
れ始める。このコレクタ電流1caにより帰還巻線8a
を介して電流帰還回路4aに正帰還がかかり、可飽和コ
ア5aがさらに励磁されるため、スイッチングトランジ
スタ3aはオン状態を維持する。
Next, with the fall of the pulse supplied to the control winding 9, the magnetic flux of the saturable core 5a decreases, and this change in magnetic flux causes the output winding 7a to have a uniform voltage between the base and emitter of the first switching transistor 3a. A potential in the direction is generated, and a base current flows through the switching transistor 3a. As a result, the switching transistor 3a is turned on, and the collector current lea begins to flow as shown in FIG. 2(a). With this collector current 1ca, the feedback winding 8a
Positive feedback is applied to the current feedback circuit 4a via the current feedback circuit 4a, and the saturable core 5a is further excited, so that the switching transistor 3a maintains an on state.

そして、 TI  =  (4Nt  Bmt  St  )  
/Vt    −(1)(但し、N1は出力巻線6aの
巻数、8m1はコア5aの最大磁束密度、Siはコア5
aの断面積、■1はトランジスタ3aのベース・エミッ
タ間の飽和電圧)  。
And TI = (4Nt Bmt St)
/Vt - (1) (However, N1 is the number of turns of the output winding 6a, 8m1 is the maximum magnetic flux density of the core 5a, and Si is the core 5
(1) is the saturation voltage between the base and emitter of the transistor 3a).

なる時間T1の経過後、コア5aが飽和状態となること
により、出力巻116aと帰還巻線7aとの結合が切れ
、スイッチングトランジスタ3aにベース電流が流れな
くなるため、スイッチングトランジスタ3aはオフ状態
となる。
After the time T1 has elapsed, the core 5a becomes saturated, and the connection between the output winding 116a and the feedback winding 7a is broken, and the base current no longer flows through the switching transistor 3a, so the switching transistor 3a is turned off. .

第1のスイッチングトランジスタ3aがオフ状態になる
と、可飽和コア5aの磁束は先と逆方向に低下する。こ
のとき出力巻線6aに発生する電位は、スイッチングト
ランジスタ3aのベース・エミッタ間に対しては逆方向
であり、従ってこのスイッチングトランジスタ3aをオ
ン状態にすることはないが、入力巻線7aを通して第2
の電流帰還回路4bにおける入力巻線7bに伝わり、可
飽和コア5bの磁束を変化させる。この可飽和コア5b
の磁束変化により出力巻線6bに第2のスイッチングト
ランジスタ3bのベース・エミッタ間に対し順方向の電
位が発生するため、スイッチングトランジスタ3bのベ
ース電流が流れる。従って、今度は第2のスイッチング
トランジスタ3bがオン状態となり、第2図(b)に示
すようにコレクタ電流1cbが流れ始める。以下、先と
同様にコレクタ電流1cbにより帰還巻線8bを介して
電流帰還回路4bに正帰還がかかり、コア5bがざらに
励磁されることによって、スイッチングトランジスタ3
bはオン状態を維持する。そして、T2−<4N2Bm
2S2>/V2−(’2(但し、N2は出力巻線6bの
巻数、3m2はコア5bの最大磁束密度、Stはそ、の
断面積、v2はトランジスタ3bのベース・エミッタ間
の飽和電圧) なる時間T2の経過後、コア5bが飽和状態となること
により、出力巻線6bと帰還巻線7bとの結合が切れ、
スイッチングトランジスタ3bのベース電流が流れなく
なるため、スイッチングトランジスタ3bはオフ状態と
なる。
When the first switching transistor 3a is turned off, the magnetic flux of the saturable core 5a decreases in the opposite direction. At this time, the potential generated in the output winding 6a is in the opposite direction with respect to the base-emitter of the switching transistor 3a, and therefore does not turn on the switching transistor 3a. 2
The current is transmitted to the input winding 7b in the current feedback circuit 4b, and changes the magnetic flux of the saturable core 5b. This saturable core 5b
A forward potential is generated in the output winding 6b between the base and emitter of the second switching transistor 3b due to the change in the magnetic flux, so that a base current of the switching transistor 3b flows. Therefore, the second switching transistor 3b is now turned on, and collector current 1cb begins to flow as shown in FIG. 2(b). Thereafter, as before, positive feedback is applied to the current feedback circuit 4b via the feedback winding 8b by the collector current 1cb, and the core 5b is roughly excited, so that the switching transistor 3
b remains on. And T2-<4N2Bm
2S2>/V2-('2 (where, N2 is the number of turns of the output winding 6b, 3m2 is the maximum magnetic flux density of the core 5b, St is the cross-sectional area of the core, and v2 is the saturation voltage between the base and emitter of the transistor 3b) After the time T2 has elapsed, the core 5b becomes saturated, and the coupling between the output winding 6b and the feedback winding 7b is broken.
Since the base current of the switching transistor 3b stops flowing, the switching transistor 3b is turned off.

以下、同様にして第1および第2のスイッチングトラン
ジスタ3a、3bが交互にオン状態となる。即ち、第1
および第2のスイッチングトランジスタ3a、3bおよ
び電流帰還回路4a、4b−で構成される回路は、f−
1/ (T1 +72 )なる周波数で発撮し、スイッ
チング回路のオン状態を維持する。また、制御端子10
a、10bを介して制御1巻線9に第1の電流帰還回路
4aの可飽和コア5aを飽和させるに十分に電流を再び
流すか、または端子108.10b間、つま−り制m’
a   −線9の両端を短絡すれば、スイッチング回路
をオフ状態に戻すことができる。
Thereafter, the first and second switching transistors 3a and 3b are alternately turned on in the same manner. That is, the first
and second switching transistors 3a, 3b and current feedback circuits 4a, 4b-.
Shooting is performed at a frequency of 1/(T1 +72), and the switching circuit is maintained in the on state. In addition, the control terminal 10
a, 10b to control 1 winding 9 again with sufficient current to saturate the saturable core 5a of the first current feedback circuit 4a, or between terminals 108, 10b, i.e. control m'
By shorting both ends of the a-line 9, the switching circuit can be returned to the OFF state.

ここで、第1および第2のスイッチングトランジスタ3
a、3bのオン時間Tl 、T2の関係はTI <72
に設定される。これは具体的には、(1)(2)式にお
いて、St <82 、 Bmt −8mz  (m1
75a、5bの材料が同じとする)、 Vr −T2で
あるから、N1−N2またはNt <N2に選べばよい
。また、TI/T2の比は、第1および第2のスイッチ
ングトランジスタ3a、3bの電力容量の比PI /P
2にほぼ等しくすることが望ましい。
Here, the first and second switching transistors 3
The relationship between on-time Tl and T2 of a and 3b is TI < 72
is set to Specifically, in equations (1) and (2), St < 82, Bmt -8mz (m1
(assuming that the materials of 75a and 5b are the same), Vr - T2, so N1 - N2 or Nt < N2 may be selected. Further, the ratio TI/T2 is the ratio PI/P of the power capacities of the first and second switching transistors 3a and 3b.
It is desirable to make it approximately equal to 2.

以上のように構成すれば、電力容量の小さい第1のスイ
ッチングトランジスタ3aを長時間オン状態にすること
がないため、該トランジスタ3aに過度の負担を強いる
ことがなくなる。また、この電力容量の小ざ(′・第1
のスイッチングトランジスタ3aと組合わされる小型の
第1の可飽和コア5aを制御巻l19を介して飽和させ
ることで、第1および第2のスイッチングトランジスタ
3a。
With the above configuration, the first switching transistor 3a, which has a small power capacity, is not kept in an on state for a long time, so that an excessive load is not imposed on the transistor 3a. Also, the small size of this power capacity (′・1st
By saturating the small first saturable core 5a combined with the switching transistor 3a of the first and second switching transistors 3a through the control winding l19.

3bのオン・オフ制御を行なうため、電力容量の大きい
第2のスイッチングトランジスタ3bを有しながらも、
オン・オフ制陣は小型の可飽和コア5aを飽和させるに
必要な程度の低い電力で済むという利点がある。
In order to perform on/off control of 3b, although the second switching transistor 3b has a large power capacity,
The advantage of the on-off system is that the power required to saturate the small saturable core 5a is low enough.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係るスイッチング回路の構
成を示す図、第2図は同実施例のスイッチング回路の動
作を説明するための波形図である。 1.2・・・第1および第2の端子、3a、3b・・・
第1および第2のスイッチングトランジスタ、4a、4
b・・・第1および第2の電流帰還回路、5a、5b・
・・第1および第2の可飽和コア、6a。 −6b・・・出力巻線、7a、7b・・・入力巻線、B
a。 8b・・・帰還巻線、9・・・制御巻線、10a、10
b・・・制御端子。
FIG. 1 is a diagram showing the configuration of a switching circuit according to an embodiment of the present invention, and FIG. 2 is a waveform diagram for explaining the operation of the switching circuit of the embodiment. 1.2...first and second terminals, 3a, 3b...
first and second switching transistors, 4a, 4
b...first and second current feedback circuits, 5a, 5b.
...first and second saturable cores, 6a. -6b...Output winding, 7a, 7b...Input winding, B
a. 8b... Feedback winding, 9... Control winding, 10a, 10
b...Control terminal.

Claims (1)

【特許請求の範囲】 第1の端子と第2の端子との間に並列に接続された電力
容量の比較的小さい第1のスイッチングトランジスタお
よび電力容量の比較的大きい第2のスイッチングトラン
ジスタと、 寸法の比較的小さい第1の可飽和コアおよび寸法の比較
的大きい第2の可飽和コアをそれぞれ有し、各々の出力
巻線が前記第1および第2のスイッチングトランジスタ
の各々のベース・エミッタ間に接続され、各々の入力巻
線が全体として閉ループをなすように結合され、さらに
各々の帰還巻線が前記第1の端子と前記第1および第2
のスイッチングトランジスタのコレクタとの間にそれぞ
れ接続された第1および第2の電流帰還回路と、前記第
1の電流帰還回路における入力巻線に結合された制御巻
線とを備え、 前記第1および第2のスイッチングトランジスタが交互
にT_1、T_2(但し、T_1<T_2)なる時間ず
つオン状態となるように構成したことを特徴とするスイ
ッチング回路。
[Claims] A first switching transistor with a relatively small power capacity and a second switching transistor with a relatively large power capacity connected in parallel between a first terminal and a second terminal; a first saturable core of relatively small size and a second saturable core of relatively large size, each output winding being connected between the base and emitter of each of the first and second switching transistors. and each input winding is coupled to form a closed loop as a whole, and each feedback winding is connected to the first terminal and the first and second terminals.
a control winding coupled to an input winding in the first current feedback circuit; and a control winding coupled to an input winding in the first current feedback circuit; A switching circuit characterized in that the second switching transistor is configured to be in an on state alternately for times T_1 and T_2 (where T_1<T_2).
JP20791085A 1985-09-20 1985-09-20 Switching circuit Pending JPS6271474A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20791085A JPS6271474A (en) 1985-09-20 1985-09-20 Switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20791085A JPS6271474A (en) 1985-09-20 1985-09-20 Switching circuit

Publications (1)

Publication Number Publication Date
JPS6271474A true JPS6271474A (en) 1987-04-02

Family

ID=16547589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20791085A Pending JPS6271474A (en) 1985-09-20 1985-09-20 Switching circuit

Country Status (1)

Country Link
JP (1) JPS6271474A (en)

Similar Documents

Publication Publication Date Title
JPH0850463A (en) Electric-power supply circuit for electroluminescent lamp
US4002999A (en) Static inverter with controlled core saturation
US3914680A (en) Static inverter
JPH0550234B2 (en)
JPS63204814A (en) Power transistor driving circuit
JPS6271474A (en) Switching circuit
US3229121A (en) Blocking oscillator employing two switch means for setting and automatically resetting magnetic core transformer
US3493895A (en) Current ffedback oscillator with initial overdrive
JPS6367434B2 (en)
US3223945A (en) Controllable frequency magnetically coupled multivibrator
US3475675A (en) Transformer regulated self-stabilizing chopper
JPS58151721A (en) Transistor driving circuit
JPH0574310B2 (en)
JPH0117610B2 (en)
JPS586413B2 (en) Block King Hasshinki
JPS645993Y2 (en)
JP2000069751A (en) Forward converter with active snubber
JPS59144375A (en) Inverter device
JPS6158480A (en) Drive circuit of transistor inverter
SU1150753A1 (en) Magnetic-transistor switch
JPH03245768A (en) Ringing choke converter
EP0145394A2 (en) Voltage converter
JPS619173A (en) Power switching circuit
JPS5911290B2 (en) Pulse generation circuit
JPS58197704A (en) L-shaped inductance transformer